CN114639609A - 封装结构和芯片的封装方法 - Google Patents

封装结构和芯片的封装方法 Download PDF

Info

Publication number
CN114639609A
CN114639609A CN202210260160.4A CN202210260160A CN114639609A CN 114639609 A CN114639609 A CN 114639609A CN 202210260160 A CN202210260160 A CN 202210260160A CN 114639609 A CN114639609 A CN 114639609A
Authority
CN
China
Prior art keywords
chip
protective cover
cover plate
packaging
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210260160.4A
Other languages
English (en)
Inventor
李瀚宇
林焱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN202210260160.4A priority Critical patent/CN114639609A/zh
Publication of CN114639609A publication Critical patent/CN114639609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种封装结构和芯片的封装方法，该方法包括：提供芯片单元，所述芯片单元具有相对的第一表面和第二表面，所述第一表面具有感应区和焊垫，所述焊垫与所述感应区电耦合；提供一保护盖板，所述保护盖板具有相对的第三表面和第四表面；在保护盖板的第三表面上覆盖一层二氧化硅保护层；将芯片单元的第一表面与保护盖板的第四表面相对结合。本发明在保护影像传感区的保护盖板表面形成一层SiO2层，在封装过程中，晶圆翘曲小、涨缩小，封装效率高，产品性能好。

Description

封装结构和芯片的封装方法
技术领域
本发明是关于半导体封装技术领域，特别是关于一种封装结构和芯片的封装方法。
背景技术
晶圆级芯片封装(Wafer Level Chip Size Packaging,WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术。经晶圆级芯片封装技术封装后的芯片达到了高度微型化，芯片成本随着芯片的减小和晶圆尺寸的增大而显著降低。该技术顺应了市场对微电子产品日益轻、小、短、薄化和低价化的要求，从而成为当前封装领域的热点和发展趋势。
影像传感芯片作为一种将光学图像信号转换成电子信号的芯片，其具有感应区域，在利用现有的晶圆级芯片封装技术对影像传感芯片进行封装时，为保护影像传感器的感应区域不受损伤及污染，通常需要在感光区位置形成一个封装盖以保护其感光区域。考虑到光线的正常传递，封装盖通常为透明基板。透明基板可作为影像传感芯片封装体形成过程中的支撑，使制程得以顺利进行。在完成晶圆级芯片封装后，透明基板仍会继续保留，在后续影像传感芯片的使用过程中，继续保护感应区域免受损伤和污染。
现有技术中，影像传感器的封装过程中，透明基板的光学面会贴一层胶带来保护光学玻璃面不被划伤，但是由于胶带的使用会导致晶圆翘曲严重，影响后续的封装制程，最后导致封装良率低，信耐性差。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种封装结构和芯片的封装方法，其能够克服现有技术中采用胶带导致的晶圆翘曲的问题。
为实现上述目的，本发明的实施例提供了一种芯片的封装方法，包括：
提供芯片单元，所述芯片单元具有相对的第一表面和第二表面，所述第一表面具有感应区和焊垫，所述焊垫与所述感应区电耦合；
提供一保护盖板，所述保护盖板具有相对的第三表面和第四表面；
在保护盖板的第三表面上覆盖一层二氧化硅保护层；
将芯片单元的第一表面与保护盖板的第四表面相对结合。
在本发明的一个或多个实施方式中，所述二氧化硅保护层的厚度为0.5μm～1μm。
在本发明的一个或多个实施方式中，将芯片单元的第一表面与保护盖板的第四表面相对结合的方法包括：
在保护盖板的第四表面或芯片单元的第一表面形成支撑结构，所述支撑结构支撑于所述芯片单元的第一表面和保护盖板的第四表面之间，使得芯片单元的感应区位于支撑结构与保护盖板围成的凹槽内。
在本发明的一个或多个实施方式中，在保护盖板的第四表面形成支撑结构的方法包括：
在保护盖板的第四表面形成一层环氧树脂材料；
对所述环氧树脂材料进行曝光、显影，形成所述的支撑结构。
在本发明的一个或多个实施方式中，所述的芯片单元为影像传感芯片，
所述的保护盖板采用透明材料。
在本发明的一个或多个实施方式中，所述保护盖板采用玻璃。
在本发明的一个或多个实施方式中，还包括：
从所述芯片单元的第二表面刻蚀所述芯片单元，形成过孔，所述过孔暴露出所述焊垫；
在芯片单元的第二表面以及过孔的侧壁形成绝缘层；
在绝缘层的表面形成再分布线路层，所述再分布线路层与所述焊垫电性连接；
在再分布线路层表面以及绝缘层表面形成具有开孔的阻焊层，所述开孔暴露出部分的所述再分布线路层；
在所述开孔内形成与所述再分布线路层电性连接的焊接凸起。
在本发明的一个或多个实施方式中，所述芯片单元位于待封装晶圆上，所述待封装晶圆包括多个所述芯片单元，芯片单元之间形成有切割道区域，在完成焊接凸起后，所述方法还包括：
沿所述切割道区域对所述待封装晶圆、保护盖板进行切割，形成多个分离的封装结构。
在本发明的一个或多个实施方式中，所述的封装结构中，保留所述的二氧化硅保护层。
为实现上述目的，本发明的实施例还提供了一种芯片的封装结构，采用任一所述的方法制作。
与现有技术相比，本发明在保护影像传感区的保护盖板表面形成一层SiO2层，在封装过程中，晶圆翘曲小、涨缩小，封装效率高，产品性能好。
附图说明
图1a至图1h是根据本发明实施例1的封装结构制作流程的中间结构示意图；
图2是根据本发明实施例2的晶圆结构示意图；
图3是图2中A-A’的剖视图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
实施例1
如图1a至图1h所示，根据本发明实施方式的一种芯片的封装方法，包括如下的步骤。
步骤S01，参图1a所示，提供一芯片单元10，芯片单元10具有相对的第一表面11和第二表面12，所述第一表面11具有感应区111和焊垫112，所述焊垫112与所述感应区111电耦合。
芯片单元10可以为影像传感器芯片单元，感应区111可以将照射至感应区111的光学信号转化为电学信号。感应区111为光学感应区域，例如可以由多个光电二极管阵列排布而成，还可以进一步形成与影像传感器芯片单元相连接的关联电路，如用于驱动芯片的驱动单元(图未示)、获取感光电流的读取单元(图未示)和处理感应区电流的处理单元(图未示)等。焊垫112作为感应区111内的器件与外部电路连接的输入和输出端。
在其他实施例中，器件区域111也可以为其他光电元件、射频元件、表面声波元件、压力感测器件等利用热、光及压力等物理量变化来测量的物理感测器，或者微机电系统、微流体系统等。
步骤S02，参图1b所示，提供一保护盖板20，所述保护盖板20具有相对的第三表面21和第四表面22。
在保护盖板20的第三表面21上覆盖一层二氧化硅保护层30。
保护盖板20的材料优选采用可透光材料，比如可以为无机玻璃或有机玻璃。
二氧化硅保护层30用以在封装过程中对保护盖板20的光学面进行保护，其厚度一方面要考虑透光率，另一方面还需要考虑强度，综合考虑其厚度优选为0.5μm～1μm，比如可以为0.6μm、0.7μm、0.8μm或0.9μm。
一实施例中，二氧化硅保护层30通过溅射的方式形成。
步骤S03，参图1c所示，在保护盖板20的第四表面22形成一层环氧树脂材料，对所述环氧树脂材料进行曝光、显影，图形化所述的环氧树脂形成支撑结构40。
支撑结构40与保护盖板20的第四表面22之间形成一凹槽41。
步骤S04，参图1d所示，将芯片单元10的第一表面11与保护盖板20的第四表面22相对结合，支撑结构40支撑在芯片单元10的第一表面11和保护盖板20的第四表面22之间，使得芯片单元10的感应区111位于支撑结构40与保护盖板20围成的凹槽41内。
步骤S05，参图1e所示，从芯片单元10的第二表面12对芯片单元10进行减薄，以降低封装结构的厚度和便于后续过孔的刻蚀，减薄的方式可以采用机械研磨、化学研磨等工艺。
步骤S06，参图1f所示，从所述芯片单元10的第二表面12刻蚀所述芯片单元10，形成过孔13，所述过孔13暴露出所述焊垫112。
过孔13的形状可以为自芯片单元10的第二表面12至第一表面11孔径逐渐增大的倒梯形孔，也可以为自第二表面12至第一表面11孔径大小相同的直孔，如图1f所示。
过孔13的横截面形状可以为圆形、方形或三角形，本案并不限制。
步骤S07，参图1g所示，在芯片单元10的第二表面12以及过孔13的侧壁形成绝缘层50。
绝缘层50用以实现电绝缘，其材料可以为氧化硅、氮化硅、氮氧化硅或绝缘树脂。
步骤S08，参图1h所示，在绝缘层50的表面形成再分布线路层60，所述再分布线路层60与所述焊垫112电性连接。再分布线路层60为金属层，可以是通过金属薄膜沉积然后通过刻蚀形成。
在再分布线路层60表面以及绝缘层50表面形成具有开孔的阻焊层70，所述开孔暴露出部分的所述再分布线路层60。阻焊层70还填充过孔13，阻焊层70的材料可以为氧化硅、氮化硅等绝缘介质材料，用于保护再分布线路层60。
在所述开孔内形成与所述再分布线路层60电性连接的焊接凸起80。焊接凸起80可以焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料。最终获得单个的封装结构100。
在上述的步骤S03中，也可以先在芯片单元10的第一表面先制作支撑结构40，然后再与保护盖板20进行对合。
实施例2
结合图2和图3所示，根据本发明实施方式的一种芯片的封装方法，该方法采用晶圆封装的方式，然后通过切割获得图1h所示的封装结构100，包括如下的步骤。
步骤S201，参图2所示，提供一待封装晶圆200，待封装晶圆200包括多个图1a所示的芯片单元10以及位于相邻芯片单元10之间的切割道区域201，切割道区域201用于后续工艺中对所述芯片单元100进行切割，从而形成独立的芯片封装结构100。
步骤S202，参图1b至图1g，执行实施例1中的步骤S02至步骤S08，在待封装晶圆200上完成制作保护盖板20、二氧化硅保护层30、支撑结构40、过孔13、绝缘层50、再分布线路层60、阻焊层70和焊接凸起80。最终获得图3所示的结构，图3为图1中A-A’的剖视图，包含了2个芯片单元10。其中，一保护盖板20覆盖所有的所述芯片单元10。
步骤S203，结合图3和图1h所示，沿所述切割道区域201对所述待封装晶圆200、保护盖板20进行切割，形成多个分离的封装结构100。
实施例3
根据本发明实施方式的一种芯片的封装结构，由上述实施例1或2的方法制作形成，该封装结构中，二氧化硅保护层30可以保留，其厚度为0.5μm～1μm，不影响保护盖板20的透光效果。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种芯片的封装方法，其特征在于，包括：
提供芯片单元，所述芯片单元具有相对的第一表面和第二表面，所述第一表面具有感应区和焊垫，所述焊垫与所述感应区电耦合；
提供一保护盖板，所述保护盖板具有相对的第三表面和第四表面；
在保护盖板的第三表面上覆盖一层二氧化硅保护层；
将芯片单元的第一表面与保护盖板的第四表面相对结合。
2.如权利要求1所述的芯片的封装方法，其特征在于，所述二氧化硅保护层的厚度为0.5μm～1μm。
3.如权利要求1所述的芯片的封装方法，其特征在于，将芯片单元的第一表面与保护盖板的第四表面相对结合的方法包括：
在保护盖板的第四表面或芯片单元的第一表面形成支撑结构，所述支撑结构支撑于所述芯片单元的第一表面和保护盖板的第四表面之间，使得芯片单元的感应区位于支撑结构与保护盖板围成的凹槽内。
4.如权利要求3所述的芯片的封装方法，其特征在于，在保护盖板的第四表面形成支撑结构的方法包括：
在保护盖板的第四表面形成一层环氧树脂材料；
对所述环氧树脂材料进行曝光、显影，形成所述的支撑结构。
5.如权利要求1所述的芯片的封装方法，其特征在于，所述的芯片单元为影像传感芯片，
所述的保护盖板采用透明材料。
6.如权利要求5所述的芯片的封装方法，其特征在于，所述保护盖板采用玻璃。
7.如权利要求1所述的芯片的封装方法，其特征在于，还包括：
从所述芯片单元的第二表面刻蚀所述芯片单元，形成过孔，所述过孔暴露出所述焊垫；
在芯片单元的第二表面以及过孔的侧壁形成绝缘层；
在绝缘层的表面形成再分布线路层，所述再分布线路层与所述焊垫电性连接；
在再分布线路层表面以及绝缘层表面形成具有开孔的阻焊层，所述开孔暴露出部分的所述再分布线路层；
在所述开孔内形成与所述再分布线路层电性连接的焊接凸起。
8.如权利要求1所述的芯片的封装方法，其特征在于，所述芯片单元位于待封装晶圆上，所述待封装晶圆包括多个所述芯片单元，芯片单元之间形成有切割道区域，在完成焊接凸起后，所述方法还包括：
沿所述切割道区域对所述待封装晶圆、保护盖板进行切割，形成多个分离的封装结构。
9.如权利要求8所述的芯片的封装方法，其特征在于，所述的封装结构中，保留所述的二氧化硅保护层。
10.一种芯片的封装结构，采用权利要求1至9任一所述的方法制作。
CN202210260160.4A 2022-03-16 2022-03-16 封装结构和芯片的封装方法 Pending CN114639609A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210260160.4A CN114639609A (zh) 2022-03-16 2022-03-16 封装结构和芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210260160.4A CN114639609A (zh) 2022-03-16 2022-03-16 封装结构和芯片的封装方法

Publications (1)

Publication Number Publication Date
CN114639609A true CN114639609A (zh) 2022-06-17

Family

ID=81950379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210260160.4A Pending CN114639609A (zh) 2022-03-16 2022-03-16 封装结构和芯片的封装方法

Country Status (1)

Country Link
CN (1) CN114639609A (zh)

Similar Documents

Publication Publication Date Title
US10157811B2 (en) Chip package and method for forming the same
KR100657117B1 (ko) 집적회로장치 및 그 제조방법
US8164191B2 (en) Semiconductor device
US8536672B2 (en) Image sensor package and fabrication method thereof
US7180149B2 (en) Semiconductor package with through-hole
US8153458B2 (en) Image sensing devices and methods for fabricating the same
US8508039B1 (en) Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
US7525167B2 (en) Semiconductor device with simplified constitution
US9799588B2 (en) Chip package and manufacturing method thereof
CN106449546B (zh) 影像传感芯片封装结构及其封装方法
US10541262B2 (en) Image sensing chip packaging structure and packaging method
TW202133258A (zh) 半導體元件以及其製造方法
TW201715672A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
CN107369695B (zh) 晶片封装体与其制造方法
TWI739697B (zh) 晶片封裝體及其製造方法
CN112563216B (zh) 具有图样坝层的晶片封装结构
US10490583B2 (en) Packaging structure and packaging method
TW201824528A (zh) 影像感測晶片封裝結構及其封裝方法
KR20180040657A (ko) 패키지 구조 및 패키징 방법
US10461117B2 (en) Semiconductor structure and method for manufacturing semiconductor structure
CN114639609A (zh) 封装结构和芯片的封装方法
CN105118843A (zh) 封装结构及封装方法
CN100470769C (zh) 半导体封装体及其制造方法
CN109920765B (zh) 一种扇出型封装器件
CN217405421U (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination