JP2009129954A - 半導体撮像素子及びその製造方法 - Google Patents

Abstract

【課題】プリント基板等にはんだ付けする際に熱の影響及び熱膨張係数の違いによる反りの影響を受けにくい半導体撮像素子を実現できるようにする。
【解決手段】半導体撮像素子は、基板１１と、基板１１の一の面に形成され、撮像部１２Ａ、周辺回路部１２Ｂを有する半導体素子１２と、一の面上に接着部材１６により接着され、第１の部分１４Ａと第１の部分１４Ａよりも膜厚が薄い第２の部分１４Ｂとを有する光学部材１４と、基板１１の一の面と反対側の面に形成され、半導体素子１２と電気的に接続された外部電極１８とを備えている。光学部材１４は、第１の部分１４Ａが撮像部１２Ａを覆い、第２の部分１４Ｂが撮像部１２Ａを除く領域を覆い、外部電極１８は、撮像部１２Ａを除く領域の反対側に形成されている。
【選択図】図１

Description

本発明は、半導体撮像素子及びその製造方法に関し、特にプリント基板等に実装する半導体撮像素子及びその製造方法に関する。

近年、電子機器の小型化、薄型化、かつ軽量化とともに半導体装置の高密度実装化の要求が強くなっている。さらに、微細加工技術の進歩による半導体素子の高集積化とあいまって、チップサイズパッケージ又はベアチップの半導体素子を直接実装する、いわゆるチップ実装技術が提案されている。このような動向は、半導体撮像素子においても同様であり、種々の構成が示されている。

例えば、半導体撮像素子において半導体素子の撮像領域の上に透明板を接着材で貼り合わせて、半導体撮像素子の薄型化と低コスト化を実現しようとした素子構造及び製造方法が示されている（例えば、特許文献１を参照。）。

従来の半導体撮像素子は、半導体基板の主面側には、半導体素子と半導体素子を覆うガラス等の保護部材とが形成され、半導体基板の裏面側には、半導体素子の直下にはんだボールを有する外部電極が形成されている。このため、半導体撮像素子の外形サイズは半導体素子とほぼ同等となり、いわゆるチップサイズと同等の小型化を実現できる。
特開２００６−７３８５２号公報

しかしながら、前記従来の半導体撮像素子には以下のような問題がある。半導体撮像素子は、機器に実装する際にはんだボールを介して、プリント基板等にはんだ付けする。このため、はんだ付けの際に、半導体撮像素子が高温となる。また、半導体撮像素子とプリント基板との熱膨張係数の違いにより、機器に実装された、半導体撮像素子に反りが発生し、光学特性や撮像特性が低下する。

本発明は、前記従来の問題を解決し、プリント基板等にはんだ付けする際に熱の影響及び熱膨張係数の違いによる反りの影響を受けにくい半導体撮像素子を実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は半導体撮像素子を、撮像部を覆う部分が他の部分よりも厚い光学部材と、撮像部の裏面を除く領域に形成された外部電極とを備えた構成とする。

本発明に係る半導体撮像素子は、基板と、基板の一の面に形成され、撮像部、周辺回路部を有する半導体素子と、一の面上に接着部材により接着され、第１の部分と該第１の部分よりも膜厚が薄い第２の部分とを有する光学部材と、基板の一の面と反対側の面に形成され、半導体素子と電気的に接続された外部電極とを備え、光学部材は、第１の部分が撮像部を覆い、第２の部分が撮像部を除く領域を覆い、外部電極は、撮像部を除く領域の反対側に形成されていることを特徴とする。

本発明の半導体撮像素子は、光学部材は、第１の部分が撮像部を覆い、第２の部分が撮像部を除く領域を覆っている。このため、第１の部分に覆われた撮像部は、厚さが薄い第２の部分に覆われた撮像部以外の領域と比べて剛性が大きくなる。従って、半導体撮像素子をプリント基板等へはんだ付けする際に、半導体撮像素子とプリトン基板等との熱膨張係数の違いにより発生する半導体撮像素子の反りは、撮像部ではほとんど生じない。また、外部電極は、撮像部を除く領域の反対側に形成されているため、はんだ付けの際の熱は、撮像部には伝わりにくく、撮像部においてさらに反りが発生しにくい。また、熱自体による撮像部の劣化も抑えることができる。その結果、プリント基板等にはんだ付けする際に熱の影響及び熱膨張係数の違いによる反りの影響を受けにくい半導体撮像素子を実現できる。

本発明の半導体撮像素子において、半導体素子は、撮像部の周囲の領域に形成された素子電極を有し、周辺回路部は、撮像部と素子電極との間の領域に形成され、外部電極は、半導体基板を貫通し、素子電極と接続された貫通配線を介して半導体素子と電気的に接続されていてもよい。このような構成とすることにより、はんだ付けの際の熱をさらに撮像部に伝わりにくくすることができる。

本発明の半導体撮像素子において、外部電極は、バンプを有していてもよい。

本発明の半導体撮像素子において第１の部分は、第２の部分よりも表面粗さが小さくてもよい。

本発明の半導体撮像素子において、光学部材における第１の部分と第２の部分との境界部には、テーパを有する段差部が形成されていてもよい。

本発明の半導体撮像素子において、光学部材は、第１の部分を除いて遮光膜に覆われていてもよい。

本発明に係る半導体撮像素子の製造方法は、半導体ウェハの一の面に撮像部、周辺回路部及び素子電極を有する複数の半導体素子を形成する工程（ａ）と、一の面に光学部材を接着部材により接着する工程（ｂ）と、半導体ウェハの一の面と反対側の面における撮像部の反対側を除く領域に、貫通配線を介して素子電極と電気的に接続された外部電極を形成する工程（ｃ）と、光学部材における撮像部以外の領域を覆う部分の膜厚を、撮像部を覆う部分の膜厚よりも薄くすることにより、第１の部分と該第１の部分よりも膜厚が薄い第２の部分とを形成する工程（ｄ）と、光学部材が接着された半導体ウェハを半導体素子ごとに切断する工程（ｅ）とを備えていることを特徴とする。

本発明の半導体撮像素子の製造方法は、光学部材における撮像部以外の領域を覆う部分の膜厚を、撮像部を覆う部分の膜厚よりも薄くすることにより、第１の部分と該第１の部分よりも膜厚が薄い第２の部分とを形成する工程を備えている。このため、第１の部分に覆われた撮像部は、第２の部分に覆われた撮像部以外の領域よりも剛性が大きくなる。従って、半導体撮像素子をプリント基板等にはんだ付けする際に、撮像部には反りが生じにくい。また、半導体ウェハの一の面と反対側の面における撮像部の反対側を除く領域に、貫通配線を介して素子電極と電気的に接続された外部電極を形成する。このため、はんだ付けの際の熱は撮像部に伝わりにくく、撮像部の反りをさらに抑えることができると共に、熱自体による撮像部の劣化も抑えることができる。

本発明の半導体素子の製造方法において、工程（ｄ）は、工程（ｂ）よりも前に行い、工程（ｂ）では、第１の部分が撮像部を覆い、第２の部分が撮像部を除く領域を覆うように、光学部材を接着してもよい。

本発明の半導体撮像素子の製造方法は、工程（ｅ）よりも前に、半導体ウェハの厚さを薄くする工程（ｆ）をさらに備えていてもよい。

本発明の半導体撮像素子の製造方法において、周辺回路部は撮像部と素子電極との間の領域に形成してもよい。

本発明の半導体撮像素子の製造方法において、工程（ｄ）では外部電極にバンプを形成してもよい。

本発明の半導体撮像素子の製造方法において、工程（ｅ）では第２の部分における表面粗さを第１の部分における表面粗さよりも大きくしてもよい。

本発明の半導体撮像素子の製造方法において、工程（ｅ）では第１の部分と第２の部分との境界部にテーパを有する段差部を形成してもよい。

本発明の半導体撮像素子の製造方法において、工程（ｅ）よりも後に、光学部材における第１の部分を除く部分に遮光膜を形成する工程（ｈ）をさらに備えていてもよい。

本発明に係る半導体撮像素子によれば、プリント基板等にはんだ付けする際に熱の影響及び熱膨張係数の違いによる反りの影響を受けにくい半導体撮像素子を実現できる。

（一実施形態）
図１は本発明の一実施形態に係る半導体撮像素子の断面構成を示している。図１に示すように、シリコン（Ｓｉ）等からなる半導体基板１１の一の面に半導体素子１２が形成されている。半導体素子１２は、撮像部１２Ａと、撮像部１２Ａの周囲に形成された周辺回路部１２Ｂ及び素子電極１２Ｃを有している。

半導体基板１１の上には、半導体素子１２を覆うように、ガラス等からなる光学部材１４が透明な接着材１６により接着されている。光学部材１４は、膜厚が厚い第１の部分１４Ａと第１の部分１４Ａよりも膜厚が薄い第２の部分１４Ｂとを有しており、第１の部分１４Ａが撮像部１２Ａを覆うように接着されている。

半導体基板１１の半導体素子１２と反対側の面（裏面）には、はんだ等からなる突起であるバンプ２０を有する外部電極１８が形成されている。外部電極１８と素子電極１２Ｃとは、半導体基板１１を貫通する貫通配線２２により電気的に接続されている。

本実施形態の半導体撮像素子は、光学部材１４が膜厚の厚い第１の部分１４Ａと第１の部分１４Ａよりも膜厚が薄い第２の部分１４Ｂを有している。また、撮像部１２Ａが膜厚が厚い第１の部分に覆われ、撮像部１２Ａを除く周辺回路部１２Ｂ及び素子電極１２Ｃが膜厚が薄い第２の部分１４Ｂに覆われている。

膜厚が厚い第１の部分１４Ａに覆われた領域は、剛性が大きく、反りが生じにくい。従って、半導体撮像素子とプリント基板等との熱膨張係数の違いによる反りは、撮像部１２Ａにはほとんど生じない。

また、外部電極１８は撮像部１２Ａを除く領域の裏面に形成されている。従って、半導体撮像素子をプリント基板等にはんだ付けする際の熱は、撮像部１２Ａには伝わりにくい。このため、撮像部１２Ａにはさらに反りが生じにくくなる。また、熱自体による撮像部１２Ａの劣化も抑えることができる。

撮像部１２Ａと素子電極１２Ｃとの間に周辺回路部１２Ｂを形成すれば、撮像部１２Ａと素子電極１２Ｃとを離すことができる。これにより、外部電極１８と撮像部１２Ａとの距離も離すことができるため、熱の影響をさらに低減することが可能となる。

なお、図２に示すように、第２の部分１４Ｂの表面及び第２の部分１４Ｂと第１の部分１４Ａとの境界である段差部１４Ｃの表面を覆う金属膜等からなる遮光膜２４を形成してもよい。このように、第１の部分１４Ａを除いて光学部材１４の表面を遮光膜２４により覆うことにより、撮像部１２Ａ及び周辺回路部１２Ｂへ外光が入るのを防ぐことができ、光学特性を向上させることができる。

また、図３に示すように、段差部１４Ｄがテーパを有するようにしてもよい。段差部１４Ｄがテーパを有することにより段差部１４Ｄの底面の角に応力が集中することを防ぐことができる。

以下に、本実施形態に係る半導体撮像素子の製造方法について図面を参照して説明する。まず、図４（ａ）に示すように、半導体ウェハ１０に、それぞれが撮像部１２Ａ、周辺回路部１２Ｂ及び素子電極１２Ｃを有する複数の半導体素子１２を形成する。続いて、半導体ウェハ１０の半導体素子１２が形成された面の上に、接着材１６を用いて光学部材１４を接着する。

半導体ウェハ１０は、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）又はガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）若しくは炭化硅素（ＳｉＣ）等の化合物半導体材料とすればよい。また、厚さが２００μｍ〜８００μｍ程度、直径が２インチ〜２０インチ程度のものを用いればよい。光学部材１４は、厚さが５０μｍ〜１０００μｍ程度のガラスを用いればよい。接着材１６は、撮像部１２Ａにおいて利用する波長の光の吸収が小さいものであればよく、例えばアクリル、ポリエステル又はエポキシ等を主成分とする液状又はシート状のものを用いればよい。また、熱硬化型であっても、紫外線硬化型であっても、常温硬化型であってもよい。

光学部材１４を接着する際には、まず始めに、半導体ウェハ１０の表面に接着材１６を塗布する。塗布は、スピンコート、印刷方式、ローラー方式等により行えばよい。シート状の場合は、ローラー方式を用いればよい。次に、光学部材１４と接着材１６とを密着させる。この際、光学部材１４のサイズ及び形状を半導体ウェハ１０とほぼ等しいものであっても、半導体ウェハ１０の一部を覆うものであってもよい。接着材１６と光学部材１４との間に気泡が発生することを抑えるため、真空中で光学部材１４と接着材１６とを密着させてもよい。さらに、接着材１６を押し出すように光学部材１４を加圧してもよい。また、接着材１６を光学部材１４側に塗布してもよい。次に、接着材１６を硬化させる。接着材１６の硬化は紫外線硬化型の場合は、超高圧水銀ランプ等を用いて光学部材１４側から紫外線を照射すればよい。また、熱硬化型の場合は、赤外線ランプ又は硬化炉により５０〜２００℃程度に加熱すればよい。

次に、図４（ｂ）に示すように、半導体ウェハ１０の裏面を研磨し、厚さを１０μｍ〜２００μｍとする。半導体ウェハ１０の研磨は、砥石等による機械研磨又はドライエッチング等により行えばよい。この時、撮像部１２Ａ及び周辺回路部１２Ｂは、半導体ウェハ１０の表面を覆おう光学部材１４により保護されているため、高い歩留まりを実現できる。 次に、素子電極１２Ｃを露出する貫通孔１０ａを裏面側から形成する。貫通孔１０ａは、半導体ウェハ１０の裏面に選択的にレジスト等を形成した後、半導体ウェハ１０の裏面が露出した部分をプラズマエッチングやウエットエッチング等でエッチングして形成すればよい。この際に、素子電極１２Ｃの下部に存在していたＳｉや絶縁膜も除去し、素子電極１２Ｃの裏面を露出させる。

次に、貫通孔１０ａの内壁及び、半導体ウェハ１０の裏面に絶縁膜（図示せず）を形成する。絶縁膜は、ＳｉＯ₂膜又はＳｉＮ膜等を化学気相堆積（ＣＶＤ）法等により形成すればよい。また、絶縁性樹脂をコーティングして形成してもよい。絶縁膜は、素子電極１２Ｃの裏面にも形成されため、レジスト等を選択的に形成した後、ドライエッチング又はウエットエッチング等の方法により素子電極１２Ｃの裏面に形成された絶縁膜を除去する。

続いて、図２（ｃ）に示すように、真空蒸着、スパッタリング又はめっき等により、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）等の金属膜を貫通孔の内壁、素子電極１２Ｃの裏面及び半導体ウェハ１０の裏面に形成する。その後、レジスト等を選択的に形成し、金属膜を選択的にエッチングすることにより、半導体ウェハ１０の裏面に外部電極１８を形成すると共に、貫通孔１０ａに素子電極１２Ｃと外部電極１８とを電気的に接続する貫通配線２２を形成する。なお、外部電極１８は、撮像部１２Ａの直下を除く領域に形成する。

次に、図５（ａ）に示すように、光学部材１４における撮像部１２Ａを覆う部分以外の部分を研磨する。これにより、撮像部１２Ａを覆う膜厚が厚い第１の部分１４Ａと、撮像部１２Ａ以外の領域を覆う第１の部分１４Ａよりも膜厚が薄い第２の部分１４Ｂとを形成する。第２の部分１４Ｂの厚さは１０μｍ〜５００μｍ程度とすればよい。光学部材１４の研磨は、例えばダイシングによる切削を部分的に行えばよい。ダイシングによる方法の場合には、ダイシングのブレードの幅を選択することで１回〜数回のダイシングにより第２の部分１４Ｂを形成できる。また、研磨に代えてウエットエッチング又はドライエッチング等により第２の部分１４Ｂを形成してもよい。

ダイシングにより第２の部分１４Ｂを形成した場合には、第２の部分１４Ｂの表面及び第２の部分１４Ｂと第１の部分１４Ａとの境界である段差部の表面には、ダイシングのブレードが接触することにより微視的な凹凸が形成される。このため、第２の部分１４Ｂの表面粗度及び第２の部分１４Ｂと第１の部分１４Ａとの境界である段差部の表面粗度は、第１の部分１４Ａの表面粗度よりも大きくなり、表面の粗さが粗くなる。これにより、外光が周辺回路部１２Ｂへ入りにくくなり、周辺回路部１２Ｂの誤動作を防止することができる。

また、ブレードの形状を選択したり、ウエットエッチング又はドライエッチングを用いることにより、第１の部分１４Ａと第２の部分１４Ｂとの境界をテーパを有する段差部とすることができる。段差部にテーパを形成することにより段差部の底面の角に応力が集中することを防ぐことができる。

また、光学部材１４に第２の部分１４Ｂを形成した後に、第２の部分１４Ｂの表面及び第２の部分１４Ｂと第１の部分１４Ａとの境界である段差部の表面を覆う金属膜等の遮光膜を形成してもよい。このように、第１の部分１４Ａを除いて光学部材１４の表面を遮光膜により覆うことにより、撮像領域や周辺回路領域へ外光が入るのを防ぐことができ、光学特性を向上させることができる。

次に図５（ｂ）に示すように、ボール搭載法等を用いてはんだボールからなるバンプ２０を外部電極１８に形成する。この後、光学部材１４ごと半導体ウェハ１０を切断することにより、図５（ｃ）に示すような半導体撮像素子を形成する。半導体ウェハ１０の切断は、ダイシングにより光学部材１４及び半導体ウェハ１０を連続して切削すればよい。光学部材１４は、膜厚が薄い第２の部分１４Ｂにおいて切断するため、ダイシング時に適用するブレードは、幅の薄いものを用いることができ、半導体ウェハ１０の切断幅を小さくすることができる。これにより、一枚の半導体ウェハ１０から得られるの半導体撮像素子の数を多くすることができ、生産性が高くし、コストを低く抑えることが可能となる。

本実施形態の半導体撮像素子は、光学部材１４が厚さが厚い第１の部分１４Ａと厚さが薄い第２の部分１４Ｂとを有し、外部電極１８を半導体基板１１における第２の部分１４Ｂの反対側の領域に形成している。このため、プリント基板にはんだ付けする際に撮像部１２Ａでは反りが発生せず、第２の部分１４Ｂに覆われた領域のみで反りが発生するため光学特性の低下が小さく、信頼性が高い半導体撮像素子を実現できる。

本実施形態は、光学部材１４を半導体ウェハ１０と接着した後、研磨又はエッチングすることにより第１の部分１４Ａ及び第２の部分１４Ｂを形成する例を示した。しかし、光学部材１４をあらかじめ研磨又はエッチングして第１の部分１４Ａ及び第２の部分１４Ｂを形成した後、半導体ウェハ１０と接着してもよい。

本発明に係る半導体撮像素子は、プリント基板等にはんだ付けする際に熱の影響及び熱膨張係数の違いによる反りの影響を受けにくい半導体撮像素子を実現でき、特にプリント基板等に実装する半導体撮像素子及びその製造方法等として有用である。

本発明の一実施形態に係る半導体撮像素子を示す断面図である。 本発明の一実施形態に係る半導体撮像素子の変形例を示す断面図である。 本発明の一実施形態に係る半導体撮像素子の変形例を示す断面図である。 本発明の一実施形態に係る半導体撮像素子の製造方法を工程順に示す断面図である。 本発明の一実施形態に係る半導体撮像素子の製造方法を工程順に示す断面図である。

符号の説明

１０ 半導体ウェハ
１０ａ 貫通孔
１１ 半導体基板
１２ 半導体素子
１２Ａ 撮像部
１２Ｂ 周辺回路部
１２Ｃ 素子電極
１４ 光学部材
１４Ａ 第１の部分
１４Ｂ 第２の部分
１４Ｃ 段差部
１４Ｄ 段差部
１６ 接着材
１８ 外部電極
２０ バンプ
２２ 貫通配線
２４ 遮光膜

Claims (14)

1. 基板と、
   前記基板の一の面に形成され、撮像部、周辺回路部を有する半導体素子と、
   前記一の面上に接着部材により接着され、第１の部分と該第１の部分よりも膜厚が薄い第２の部分とを有する光学部材と、
   前記基板の前記一の面と反対側の面に形成され、前記半導体素子と電気的に接続された外部電極とを備え、
   前記光学部材は、前記第１の部分が前記撮像部を覆い、前記第２の部分が前記撮像部を除く領域を覆い、
   前記外部電極は、前記撮像部を除く領域の反対側に形成されていることを特徴とする半導体撮像素子。
2. 前記半導体素子は、前記撮像部の周囲の領域に形成された素子電極を有し、
   前記周辺回路部は、前記撮像部と前記素子電極との間の領域に形成され、
   前記外部電極は、前記半導体基板を貫通し、前記素子電極と接続された貫通配線を介して前記半導体素子と電気的に接続されていることを特徴とする請求項１に記載の半導体撮像素子。
3. 前記外部電極は、バンプを有していることを特徴とする請求項１又は２に記載の半導体撮像素子。
4. 前記第１の部分は、前記第２の部分よりも表面粗さが小さいことを特徴とする請求項１〜３のいずれか１項に記載の半導体撮像素子。
5. 前記光学部材における前記第１の部分と前記第２の部分との境界部には、テーパを有する段差部が形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体撮像素子。
6. 前記光学部材は、前記第１の部分を除いて遮光膜に覆われていることを特徴とする請求項１〜５のいずれか１項に記載の半導体撮像素子。
7. 半導体ウェハの一の面に撮像部、周辺回路部及び素子電極を有する複数の半導体素子を形成する工程（ａ）と、
   前記一の面に光学部材を接着部材により接着する工程（ｂ）と、
   前記半導体ウェハの前記一の面と反対側の面における前記撮像部の反対側を除く領域に、貫通配線を介して前記素子電極と電気的に接続された外部電極を形成する工程（ｃ）と、
   前記光学部材における前記撮像部以外の領域を覆う部分の膜厚を、前記撮像部を覆う部分の膜厚よりも薄くすることにより、第１の部分と該第１の部分よりも膜厚が薄い第２の部分とを形成する工程（ｄ）と、
   前記光学部材が接着された前記半導体ウェハを前記半導体素子ごとに切断する工程（ｅ）とを備えていることを特徴とする半導体撮像素子の製造方法。
8. 前記工程（ｄ）は、前記工程（ｂ）よりも前に行い、
   前記工程（ｂ）では、前記第１の部分が前記撮像部を覆い、前記第２の部分が前記撮像部を除く領域を覆うように、前記光学部材を接着することを特徴とする請求項７に記載の半導体撮像素子の製造方法。
9. 前記工程（ｅ）よりも前に、前記半導体ウェハの厚さを薄くする工程（ｆ）をさらに備えていることを特徴とする請求項７又は８に記載の半導体撮像素子の製造方法。
10. 前記周辺回路部は、前記撮像部と前記素子電極との間の領域に形成することを特徴とする請求項７〜９のいずれか１項に記載の半導体撮像素子の製造方法。
11. 前記工程（ｄ）では、前記外部電極にバンプを形成することを特徴とする請求項７〜１０のいずれか１項に記載の半導体撮像素子の製造方法。
12. 前記工程（ｅ）では、前記第２の部分における表面粗さを前記第１の部分における表面粗さよりも大きくすることを特徴とする請求項７〜１１のいずれか１項に記載の半導体撮像素子の製造方法。
13. 前記工程（ｅ）では、前記第１の部分と前記第２の部分との境界部にテーパを有する段差部を形成することを特徴とする請求項７〜１２のいずれか１項に記載の半導体撮像素子の製造方法。
14. 前記工程（ｅ）よりも後に、前記光学部材における前記第１の部分を除く部分に遮光膜を形成する工程（ｈ）をさらに備えていることを特徴とする請求項７〜１３のいずれか１項に記載の半導体撮像素子の製造方法。

Images