KR20160016095A - 글래스 인터포저 제조 방법 - Google Patents

글래스 인터포저 제조 방법 Download PDF

Info

Publication number
KR20160016095A
KR20160016095A KR1020140099576A KR20140099576A KR20160016095A KR 20160016095 A KR20160016095 A KR 20160016095A KR 1020140099576 A KR1020140099576 A KR 1020140099576A KR 20140099576 A KR20140099576 A KR 20140099576A KR 20160016095 A KR20160016095 A KR 20160016095A
Authority
KR
South Korea
Prior art keywords
substrate
pattern
glass
laminate
forming
Prior art date
Application number
KR1020140099576A
Other languages
English (en)
Other versions
KR102396144B1 (ko
Inventor
정헌
김애림
이건천
이규원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140099576A priority Critical patent/KR102396144B1/ko
Publication of KR20160016095A publication Critical patent/KR20160016095A/ko
Application granted granted Critical
Publication of KR102396144B1 publication Critical patent/KR102396144B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 신뢰성 있는 미세회로를 구비하는 글래스 인터포저의 제조 방법에 관한 것으로, 글래스 인터포저 제조 방법은, 감광성 글래스인 제1기판에 패턴을 형성하는 단계, 감광성 글래스인 제2기판에 비아를 형성하는 단계, 및 제1기판과 제2기판을 합쳐 적층체를 형성하는 단계를 포함한다.

Description

글래스 인터포저 제조 방법{Method for Manufacturing Glass Interposer}
본 발명의 실시예들은 인터포저의 제조 방법에 관한 것으로, 보다 상세하게는 신뢰성 있는 미세회로를 구비하는 글래스 인터포저의 제조 방법에 관한 것이다.
인터포저(Interposer)는 기판 위에 칩들을 얹거나 실장하기 위해 기판에 비아를 형성하여 칩들 간, 칩과 인쇄회로기판(PCB) 간을 연결하는 전자 부품의 일종이다. 인터포저의 제작에 사용되는 기판 소재는 크게 실리콘(Silicon)과 유리(Glass)로 나누어진다. 실리콘을 이용하면, 실리콘이 전기적으로 손실이 있는 기판임에도 불구하고 그 물성을 용이하게 조절할 수 있고 열전도도가 높으며 미세 패턴이 가능한 장점이 있다. 글래스를 이용하면, 전기적으로 부도체이고 가격이 싸다는 장점이 있으며, 특히 디스플레이 산업의 발달로 인해 실리콘으로는 생각할 수 없는 패널 크기로 공정을 개발할 수 있는 이점이 있어 대량 생산을 통한 저가격화에 유리하다.
글래스 인터포저의 제조 공법으로는, 먼저 동박을 포함하는 절연 부재 상에 드라이 필름을 도포한 후, 노광 및 현상을 통해 드라이 필름 패턴을 형성하고 에칭을 통해 회로 회로를 형성하는 감법(Subtractive) 방법이 대표적이다.
한편, 종래의 글래스 인터포저는 RDL(Re Design Layer) 역할을 위해 L/S 약 5/5㎛ 이하의 구현이 필요하나, 드라이 필름을 사용하는 패터닝 방법으로 필요한 해상도를 얻을 수 없어 미세회로 구현이 어렵다. 게다가, 드라이 필름이 기판에 안정적으로 밀착하지 못하여 회로 단선이나 회로 오픈(open)의 불량을 유발한다.
더욱이, 종래의 글래스 인터포저의 제조 공법에서는 기판상에 드라이 필름을 밀착시키고 제거하는 공정으로 인하여 파손 및 재료 비용이 증가한다. 이러한 문제점은 신뢰성 있는 미세회로 구현에 있어서 네거티브한 상관 관계를 가지며, 따라서 글래스 인터포저에서 미세 회로를 구현하기 위해 현재 새로운 공법이 요구되고 있는 실정이다.
본 발명의 일실시예에서는 드라이 필름 밀착 불량 등에 의한 종래 기술의 문제점을 해결할 수 있고, 신뢰성 있는 미세회로를 형성할 수 있는 글래스 인터포저 제조 방법을 제공하고자 한다.
상기 기술적 과제를 해결하기 위하여 본 발명의 일측면에 따른 글래스 인터포저 제조 방법은, 감광성 글래스인 제1기판에 패턴을 형성하는 단계, 감광성 글래스인 제2기판에 비아를 형성하는 단계, 및 제1기판과 제2기판을 합쳐 적층체를 형성하는 단계를 포함한다.
일실시예에서, 글래스 인터포저 제조 방법은, 패턴과 비아에 금속재료가 충진되도록 적층체를 도금하는 단계를 더 포함한다.
일실시예에서, 금속재료는 금, 구리, 티타늄, 니켈 또는 이들 중 적어도 어느 하나의 성분을 함유하는 금속성 합금이다.
일실시예에서, 글래스 인터포저 제조 방법은, 패턴이 금속재료로 도금된 제1기판과 비아가 금속재료로 도금된 제2기판을 연마하는 단계를 더 포함한다.
일실시예에서, 제1기판 또는 제2기판을 형성하는 단계는, 감광성 글래스 기판을 자외선 또는 레이저 소스를 통해 노광하는 단계, 노광 후에 감광성 글래스 기판을 열처리하는 단계, 및 열처리 후에 감광성 글래스 기판을 습식 에칭하는 단계를 포함한다.
본 발명의 다른 측면에 따른 글래스 인터포저 제조 방법은, 감광성 글래스 기판을 패터닝하여 적어도 일면에 패턴을 가진 패턴기판을 형성하는 단계, 패턴기판의 타면 상에 글래스기판을 합쳐 적층체를 형성하는 단계, 패턴에 금속재료가 충진되도록 적층체를 도금하는 단계, 및 금속재료가 도금된 패턴기판과 글래스기판을 연마하는 단계를 포함한다.
일실시예에서, 감광성 글래스 기판은 무기 글래스를 포함하고, 무기 글래스는 주요 재료로서 실리케이트(Silicate)를 포함한다.
일실시예에서, 적층체를 도금하는 단계는, 적층체에 무전해 도금을 통해 금속시드층을 형성하는 단계, 및 금속시드층이 형성된 적층체에 전해 도금을 통해 연결패턴 또는 TGV(Through glass via)패턴을 형성하는 단계를 포함한다.
본 발명에 의하면, 연결패턴 글래스 기판과 TGV(Through glass via) 글래스 기판을 준비하고, 두 글래스 기판을 일체로 적층한 후, 구리 충진 도금을 통해 일련의 패턴 즉 미세회로를 형성하며, 이에 의해 신뢰성 있는 미세회로 형성이 가능한 글래스 인터포저 제조 방법을 제공할 수 있다.
즉, 본 발명에 의하면, 드라이 필름 등의 기존 감광성 물질에 의지한 제조 방법에서 기판 표면과 드라이 필름 간의 약한 밀착력에 의해 발생하는 회로 오픈, 회로 단락, 도금 시드층 잔사 등의 불량을 차단할 뿐 아니라, 감광성 물질을 사용하지 않아 밀착(Lamination), 박리(Stripping) 공정을 생략할 수 있고, 연마 공정을 통해 최종적으로 사용자가 원하는 기판 두께의 글래스 인터포저를 제조할 수 있다.
도 1은 본 발명의 일실시예에 따른 글래스 인터포저 제조 방법의 순서도
도 2는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판을 준비하는 과정에 대한 공정 흐름도
도 3은 도 1의 글래스 인터포저 제조 방법 중 TGV(Through glass via) 글래스 기판을 준비하는 과정에 대한 공정 흐름도
도 4a 및 도 4b는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판과 TGV 글래스 기판을 합쳐 미세회로를 형성하는 과정에 대한 공정 흐름도
도 5는 본 발명의 다른 실시예에 따른 글래스 인터포저 제조 방법의 순서도
도 6a 및 도 6b는 도 5의 글래스 인터포저 제조 방법에 대한 공정 흐름도
도 7은 도 6a의 글래스 인터포저 제조 방법 중 글래스 적층체에 도금하는 과정에 대한 공정 흐름도
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 또한, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다. 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
도 1은 본 발명의 일실시예에 따른 글래스 인터포저 제조 방법의 순서도이다.
도 1을 참조하면, 본 실시예에 따른 글래스 인터포저 제조 방법은, 먼저 감광성 글래스(Photo sensitive Glass)의 제1기판에 패턴을 형성한다(S11). 다음, 감광성 글래스의 제2기판에 비아를 형성한다(S12). 다음, 제1기판과 제2기판을 합쳐 적층체를 형성한다(S13). 그런 다음, 적층체를 도금한다(S14). 그리고, 도금된 적층체를 연마한다(S15).
위의 제조방법에 따라 제조된 글래스 인터포저는 저가의 신뢰성 있는 미세회로를 구비한다. 이러한 글래스 인터포저에 대하여 도 2 내지 도 4b를 참조하여 아래에서 상세히 설명하기로 한다.
도 2는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판을 준비하는 과정에 대한 공정 흐름도이다.
도 2의 공정은 도 1의 제1단계(S11)의 상세 공정에 해당하는 것으로, 노광, 열처리 및 습식식각 공정들을 포함한다.
먼저, 도 2의 (a)에 나타낸 바와 같이, 연결패턴용 비아를 구비하는 연결패턴 글래스 기판(이하, 패턴기판)(10)의 제조를 위해, 먼저 감광성 글래스인 제1기판(11)을 마스크(12)를 통해 노광한다.
노광은 제1기판(11) 상에 마스크(12)를 배열한 후 마스크(12)를 통해 높은 밀도의 자외선(Ultraviolet)이나 레이저 소스(Laser Source)의 빛(Light)을 제1기판(11)에 노출시키는 것을 포함한다.
포지티브 또는 네거티브 감광성 글래스인 제1기판(11)의 노광을 위해, 마스크(12)는 제1기판(11)에 배치하고자 하는 연결패턴에 따라 제1기판(11)의 일면 상에 위치하는 소정의 개구부 또는 윈도우(12a)를 가질 수 있다. 이하의 설명에서는 설명의 편의상 제1기판(11)이 포지티브 감광성 글래스인 것으로 가정한다.
다음, 도 2의 (b)에 나타낸 바와 같이, 노광된 제1기판(11)을 열처리한다. 열처리(13)는 제1기판(11)에서 연결패턴을 형성하고자 하는 패턴영역(14)의 물성을 변화시켜 패턴영역(14)의 기판 소재가 습식 식각에 의해 쉽게 제거될 수 있도록 하기 위한 것이다. 본 실시예의 열처리 공정에서는 핫 플레이트(hot plate)의 온도 또는 제1기판(11)의 일면에서의 온도를 120~130℃로 하고 제1기판(11)의 두께에 따라 약 30초 내지 5분간 제1기판(11)을 열처리한다.
다음, 도 2의 (c)에 나타낸 바와 같이, 열처리된 제1기판(11)을 습식 식각한다. 제1기판(11)을 습식 식각하면, 제1기판(11)의 패턴영역(14)이 식각되어 이후의 공정에서 도전성 재료를 도금하여 연결패턴을 형성할 수 있는 비아(16)가 마련된다.
습식 식각(15)은 불산(Hydrofluoric acid, HF)을 이용할 수 있다. 예를 들어, 습식 식각은 물에 불산을 희석시킨 용액(Diluted hydrofluoric acid, DHF)을 이용하는 전용조(Batch) 타입 단조식(single-tank) 공법이나, HF 전용조가 필요없는 대칭형 연속 유압식(continuous-flow) 공법 등으로 구현될 수 있다. 전용조 타입 단조식 공법을 이용하면, 단조식 공법의 장점인 장치점유면적(Footprint)의 축소와 이중조(dual-tank) 타입 공법의 장점인 균일성을 함께 실현할 수 있다.
또한, 습식 식각의 부식액(etchant)으로는 불산 외에 질산(HNO3), 초산(CH3COOH) 또는 이들의 혼합물(불산 포함)을 사용할 수 있으며, 실리케이트(Silicate)를 재료로 하는 글래스 기판에 습식 식각으로 비아(16)를 형성할 수 있는 부식액이라면 특별히 한정되지 않고 대부분 적용 가능하다.
전술한 공정을 통해 패턴기판(10)을 형성한다. 패턴기판(10)은 제1기판(11)과 제1기판(11)에 설치되고 연결패턴용 도전성 재료를 도금할 수 있는 비아(16)를 구비하는 것에 대응한다. 패턴기판(10)의 비아(16) 또는 이후에 형성되는 연결패턴은 도 2의 (d)에 나타낸 바와 같이, 제1기판(11)의 일면(17)에 소정 형태의 외부패턴(18)으로 노출될 수 있다.
도 3은 도 1의 글래스 인터포저 제조 방법 중 TGV 글래스 기판을 준비하는 과정에 대한 공정 흐름도이다.
도 3의 공정은 도 1의 제2단계(S12)의 상세 공정에 해당하는 것으로, 노광 공정, 열처리 공정 및 습식식각 공정을 포함한다.
먼저, 도 3의 (a)에 나타낸 바와 같이, TGV(Through Glass Via)를 구비하는 TGV 글래스 기판(이하, TGV기판)(20)의 제조를 위해, 먼저 감광성 글래스인 제2기판(21)을 마스크(22)를 통해 노광한다.
노광은 제2기판(21) 상에 마스크(22)를 배열한 후 마스크(22)를 통해 높은 밀도의 자외선이나 레이저 소스의 빛(Light)을 제2기판(11)에 노출시키는 것을 포함한다.
포지티브 또는 네거티브 감광성 글래스인 제2기판(21)의 노광을 위해, 마스크(22)는 제2기판(21)에 배치하고자 하는 TGV의 배열에 따라 제2기판(21)의 일면 상에 위치하는 소정의 개구부 또는 윈도우(22a)를 가질 수 있다. 이하의 설명에서는 설명의 편의상 제2기판(21)이 포지티브 감광성 글래스인 것으로 가정한다.
다음, 도 3의 (b)에 나타낸 바와 같이, 노광된 제2기판(21)을 열처리한다. 열처리(23)는 제2기판(21)에서 미세회로를 형성하고자 하는 TGV영역(24)의 물성을 변화시켜 TGV영역(24)의 기판 소재가 습식 식각에 의해 쉽게 제거될 수 있도록 기능한다. 본 실시예의 열처리 공정에서는 핫 플레이트(hot plate)의 온도 또는 제2기판(21)의 일면에서의 온도를 120~130℃로 하고 제2기판(21)의 재료나 두께에 따라 약 30초 내지 5분간 열처리할 수 있다.
다음, 도 3의 (c)에 나타낸 바와 같이, 열처리된 제2기판(21)을 습식 식각한다. 제2기판(21)을 습식 식각하면, 제2기판(21)의 TGV영역(24)이 식각되어 이후의 공정에서 도전성 재료를 도금하여 TGV패턴을 형성할 비아 즉 TGV(26)가 마련된다. TGV(26)는 사이즈(예컨대, 직경, 길이), 배열 구조 등이 다를 뿐, 도 2의 비아(16)와 실질적으로 동일할 수 있다.
습식 식각(25)은 불산(Hydrofluoric acid, HF)을 이용할 수 있다. 또한, 습식 식각의 부식액(etchant)으로는 불산, 질산, 초산 또는 이들의 혼합물을 사용할 수 있으며, 실리케이트를 재료로 하는 글래스 기판에 습식 식각으로 TGV(26)를 형성할 수 있는 부식액이라면 특별히 한정되지 않고 모두 적용 가능하다.
전술한 공정을 통해 TGV기판(20)을 형성한다. TGV기판(20)은 제2기판(21)과 제2기판(21)에 설치되고 TGV패턴용 도전성 재료가 도금되는 TGV(26)를 구비하는 것을 지칭한다. TGV기판(20)의 TGV(26) 혹은 이후 공정에서 형성되는 TGV패턴은 도 3의 (d)에 나타낸 바와 같이 제2기판(21)의 타면(27)에 소정 형태의 외부패턴(28)으로 노출될 수 있다.
도 4a 및 도 4b는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판과 TGV 글래스 기판을 합쳐 미세회로를 형성하는 과정에 대한 공정 흐름도이다.
도 4a 및 도 4b의 공정은 도 1의 제3단계(S13), 제4단계(S14) 및 제5단계(S15)의 상세 공정에 해당하는 것으로, 적층체 형성 공정, 도금 공정 및 연마 공정을 포함한다.
먼저, 도 4a의 (a)에 나타낸 바와 같이, 패턴기판(10)과 TGV기판(20)을 접합한다. 본 실시예에서, 비아(16)를 가진 감광성 글래스로 이루어진 연결패턴(10)과 TGV(26)를 가진 감광성 글래스로 이루어진 TGV패턴(20)은 서로 접합된다.
패턴기판(10)과 TGV기판(20)의 접합 공정은 두 글래스 기판을 접합하는 기존의 글래스 접합 공법 중에서 적절하게 선택될 수 있다. 즉, 접합 공정은 패턴기판(10)과 TGV기판(20)을 접합하고 이들의 접합체(즉, 적층체)에 이후의 도금 공정에서 비아(16)와 TGV(26)에 도금되는 도전성 패턴(연결패턴 등)을 신뢰성 있게 형성할 수 있는 공정이라면, 특별히 한정되지 않는다.
다음, 도 4a의 (b)에 나타낸 바와 같이, 적층체를 도전성 재료(30)로 도금한다. 본 실시예에서는, 제조되는 장치를 반도체 패키지의 인터포저(Interposer)로 사용할 수 있도록 도금 공정을 무전해 도금과 전해 도금의 순차 도금 공정으로 구현하고, 이를 통해 연결패턴 자체, TGV패턴 자체, 그리고 연결패턴과 TGV패턴 간의 패턴 접속에 대한 신뢰성을 확보한다. 예를 들어, 도금 공정은 무전해 도금을 통해 금속시드층을 형성한 후 전해 도금을 통해 충분히 금속층을 형성하도록 구현될 수 있다.
도금 공정의 재료로는 구리(Cu), 티타늄(Ti), 니켈(Ni) 또는 이들 중 하나 이상의 성분을 포함하는 금속성 합금이 사용될 수 있다.
도금 공정에 의하면, 도전성 재료(30)는 적층체의 일면(도 2의 17 참조)과, 일면의 반대측인 타면(도 3의 27 참조)과, 비아(16) 및 TGV(26)에 충진된다. 도금 공정을 통해 비아(16)에 충진되는 연결패턴과 TGV(26)에 충진되는 TGV패턴은 선택적으로 서로 연결된다. 여기서, TGV패턴은 패턴기판(10)의 비아(16)와 다른 패턴 구조나 배열을 가지고 TGV기판(20)의 TGV(26)에 형성되는 것을 제외하고 연결패턴과 실질적으로 동일할 수 있다.
다음, 도 4b의 (c)에 나타낸 바와 같이, 도금된 적층체를 연마한다. 본 실시예에서 연마 공정은 도금이 완료된 적층체를 원하는 두께까지 적층체의 양면을 물리적으로 연마하는 것을 포함한다. 물리적인 연마는 그라인딩(Grinding) 및 폴리싱(Polishing)을 포함한다.
그라인딩은 적층체 연마의 첫 단계로서 다음 단계의 폴리싱을 위해 적층체에 가능한 최소한의 변형을 주도록 이루어진다. 예를 들어, 그라인딩은 다이아몬드, SiC 등의 연마제가 접착된 디스크(40)(또는 페이퍼, 패드 등)를 이용하여 도전성 재료(30)가 도금된 적층체의 일면 및 타면의 표면을 평탄하게 연마하도록 구현될 수 있다.
그리고, 폴리싱은 정반이나 패드의 재질에 따라 소프트 폴리싱과 하드 폴리싱을 구분되며, 소프트 폴리싱은 베이스 플레이트에 상대적으로 소프트 재질의 패드를 붙여 사용하고, 하드 폴리싱은 상대적으로 단단한 재질의 정반을 사용하는 것을 지칭한다. 폴리싱은 적층체의 요구되는 면조도에 따라 하드 폴리싱과 소프트 폴리싱을 조합하여 구현될 수 있다.
본 실시예에서는 적층체가 제1점선(41)과 제2점선(42) 사이의 두께를 갖도록 적층체의 양면을 물리적으로 연마한다. 이러한 구성에 의하면, 연마를 통해 최종 제품(글래스 인터포저)의 두께를 결정할 수 있으므로, 사용자가 원하는 두께로 글래스 인터포저를 용이하게 구현할 수 있고, 최종 공정에서 두께를 결정함으로써 제품의 두께 자유도를 크게 향상시킬 수 있다.
전술한 공정에 의하면, 도 4b의 (d)에 도시한 바와 같은 글래스 인터포저를 제조할 수 있다. 즉, 글래스 접합과 연마에 의해 원하는 두께를 갖는 패턴기판(10)과 TGV기판(20)의 적층체 구조로 글래스 인터포저를 제조할 수 있다.
제조된 글래스 인터포저에 있어서, 패턴기판(10)의 비아(16)에 형성된 연결패턴(30a)과 TGV기판(20)의 TGV(26)에 형성된 TGV패턴(30b)은 선택적으로 서로 연결된다. 그리고, 글래스 인터포저의 제1면(17a)에는 소정 형태의 제1노출패턴(18)이 구비되고, 제1면(17a)의 반대측인 제2면(27a)에는 소정 형태의 제2노출패턴(28)이 구비된다. 제1노출패턴(18)과 제2노출패턴(28)은 솔더볼 등의 연결수단을 사이에 두고 반도체 칩의 패드에 연결되거나 인쇄회로기판의 패드에 연결될 수 있다. 여기서, 제1면(17a)은 적층체의 일면(도 2의 17 참조)이 연마된 면이고, 제2면(27a)은 적층체의 타면(도 3의 27 참조)이 연마된 면이다.
전술한 실시예에 의하면, 감광성 글래스의 특성을 활용하여 미세 패턴을 구현할 수 있다. 즉, 드라이 필름(Dry film) 등의 기존 감광성 물질을 이용하여 제조되는 기존의 인터포저에서 감광성 물질의 사용에 의해 발생하는 기판 표면과 드라이 필름 간의 약한 밀착력에 따른 회로 오프, 회로 단락, 도금 시드 잔사 등의 불량을 차단할 수 있을 뿐 아니라 감광성 물질을 사용하지 않아, 밀착(Lamination) 공정과 박리(Stripping) 공정을 생략할 수 있고, 밀착 공정과 박리 공정에서 발생하는 자재의 파손과 비용 발생의 문제를 해결할 수 있으며, 최종의 연마 공정을 통해 사용자가 원하는 두께의 글래스 인터포저를 효율적으로 제공할 수 있다. 요컨대, 본 발명에 의하면, 실리콘 대비 글래스의 장점을 살린 신뢰성 있는 글래스 인터포저를 제공할 수 있고, 그에 의해 장치의 제조 공정을 단순화하며 제조 비용을 절감하는 효과를 얻을 수 있다.
도 5는 본 발명의 다른 실시예에 따른 글래스 인터포저 제조 방법의 순서도이다.
도 5를 참조하면, 본 실시예에 따른 글래스 인터포저 제조 방법은, 먼저 감광성 글래스(Photo sensitive Glass) 기판을 패터닝하여 적어도 일면에 패턴을 가진 패턴기판을 준비한다(S51). 다음, 패턴기판의 타면 상에 글래스 기판을 합쳐 적층체를 형성한다(S52). 그런 다음, 적층체를 도금한다(S53). 그리고, 도금된 적층체를 연마한다(S54).
위의 제조방법에 따라 제조된 글래스 인터포저는 저가의 신뢰성 있는 미세회로를 구비한다. 이러한 글래스 인터포저에 대하여 도 6a, 6b 및 7을 참조하여 아래에서 상세히 설명하기로 한다.
도 6a 및 도 6b는 도 5의 글래스 인터포저 제조 방법에 대한 공정 흐름도이다. 도 7은 도 6b의 적층체 도금 과정에 대한 공정 흐름도이다.
본 실시예에 따른 글래스 인터포저 제조 방법은, 먼저 도 6a의 (a)에 나타낸 바와 같이, 패턴기판(10)의 타면에 글래스 기판(50)을 일체로 적층하여 적층체를 형성한다.
패턴기판(10)은 감광성 글래스 기판(11)에 비아(16)가 형성된 것으로 도 2를 참조하여 앞서 설명한 패턴기판(10)일 수 있으나, 이에 한정되지는 않는다.
글래스 기판(50)은 패턴기판(10)과 동일한 소재의 글래스 기판이거나, 글래스 접합에 실질적인 악영향이 없는 한 패턴기판(10)과 다른 소재의 글래스 기판일 수 있다. 또한, 다양한 글래스 기판이 가능한데, 예를 들어 글래스 기판(50)은 적어도 일면 부근에 매립된 도전성 패턴을 구비하는 기판이거나, 기판 일면 상에 도전성 회로가 패터닝된 기판일 수 있다. 또한, 글래스 기판(50)은 도 3을 참조하여 앞서 설명한 TGV기판(20)에서 TGV(26)가 형성되지 않은 상태의 기판일 수 있다. 이러한 글래스 기판(50)은 이후의 도금 공정에서 실질적으로 도금 형성이 필요 없는 기판에 해당할 수 있다. 이하에서는 본 실시예의 주된 특징 중 하나로서 글래스 기판(50)이 일면 부근에 매립 패턴을 구비하는 것으로 가정한다. 이 경우, 글래스 기판(50)은 패턴매립기판이 된다.
다음, 도 6a의 (b)에 나타낸 바와 같이, 적층체를 도금한다. 도금은 적층체의 일면 즉, 패턴기판(10)의 일면과 비아(16)에 대하여만 수행될 수 있다.
도금 공정은 도 7에 도시한 바와 같이, 글래스 적층체의 일면에서 무전해 도금을 통해 금속시드층(Metal seed layer)을 형성하고(S531), 전해 도금을 통해 금속시드층이 형성된 적층체에 회로 즉 연결패턴을 형성하도록 이루어진다(S532).
도금 공정은 특히 비아(16)에 회로를 구성하는 도전성 재료를 충분히 채울 수 있고, 회로 부분의 딤플(Dimple)을 방지할 수 있도록 수행된다. 여기서, 딤플은 도금 공정에서 비아 내부를 전해 동도금에 의해 충진할 때, 동도금이 비아 내벽으로부터 성장하면서 충진된 비아의 상부가 움푹 패인 형태를 갖는 것을 지칭한다.
다음, 도 6b의 (c)에 나타낸 바와 같이, 글래스 적층체를 제1점선(41)과 제2점선(42) 사이의 부분을 남기도 연마한다. 연마 공정을 통해 글래스 적층체의 패턴기판(10)에서 도전성 재료(30)와 감광성 글래스 기판(11)과 비아(16)의 일부가 제거되고, 글래스 기판(50)에서 타면측 일부가 제거된다. 도금 공정에서 글래스 적층체의 표면에 도금 잔사가 남지 않도록 하는 것이 바람직하다. 이러한 연마 공정은 도 4b의 (c)와 실질적으로 동일할 수 있다.
전술한 공정에 의하면, 도 6b의 (d)에 나타낸 바와 같은 패턴 매립형 글래스 인터포저를 제공할 수 있다. 즉, 글래스 접합과 연마에 의해 원하는 두께를 갖는 패턴기판(10)과 글래스기판(50)의 적층체 구조로서 패턴 매립형 글래스 인터포저를 제조할 수 있다.
제조된 글래스 인터포저에 있어서, 패턴기판(10)의 비아에 형성된 연결패턴(30a)은 글래스기판(50)에 매립된 패턴(미도시)과 전기적으로 서로 연결된다. 그리고, 글래스 인터포저의 제1면(17a)에는 소정 형태의 제1노출패턴(18)이 구비된다. 물론, 제1면(17a)의 반대측인 글래스 인터포저의 제2면(27a)에는 소정 형태의 노출패턴(미도시)이 구비되거나 구비되지 않을 수 있다. 제1노출패턴(18)은 솔더볼 등의 연결수단을 사이에 두고 반도체 칩의 패드에 연결되거나 인쇄회로기판의 패드에 연결될 수 있다.
전술한 실시예에 의하면, 감광성 글래스의 특성을 활용하여 글래스 인터포저에서 미세 패턴을 용이하게 구현할 수 있을 뿐 아니라 매립 패턴을 가진 글래스 인터포저를 효과적으로 구현할 수 있다. 또한, 드라이 필름(Dry film) 등의 기존 감광성 물질을 사용하지 않아 기존 인터포저 제조 방법에서의 밀착(Lamination) 공정과 박리(Stripping) 공정을 생략할 수 있고, 그에 의해 기판 표면과 드라이 필름 간의 약한 밀착력에 따른 회로 오픈, 회로 단락, 도금 시드 잔사 등의 불량을 원천적으로 차단할 수 있다.
전술한 제조 방법에 의해 제조되는 글래스 인터포저는, 인터포저를 이용한 2.5D 기술이 적용되는 분야로서, MEMS(Microelectromechanical systems)와 센서를 위한 삼차원 캡핑(capping) 인터포저, 로직을 위한 인터포저, 로직과 메모리의 집적을 위한 인터포저, CMOS(Complementary metal oxide semiconductor) 이미지 센서 인터포저, HBLED(High-brightness light emitting diode) 실리콘 인터포저, 전력/RF(Radio frequency)/아날로그 집적 인터포저, 메모리 적층 인터포저 등 다양한 분야에 이용될 수 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 일탈함 없이 본 발명에 대해 다수의 적절한 변형 및 수정이 가능함을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변형 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
10: 패턴기판
11: 제1기판
12, 22: 마스크
14, 24: 패턴영역
16: 비아(via)
17, 17a: 제1면
18, 28: 노출패턴
20: TGV기판
21: 제2기판
26: TGV(Through glass via)
27, 27a: 제면
30: 도전성 재료
30a: 연결패턴
30b: TGV패턴
40: 디스크
50: 글래스기판(패턴매립기판)

Claims (10)

  1. 감광성 글래스인 제1기판에 패턴을 형성하는 단계;
    감광성 글래스인 제2기판에 비아를 형성하는 단계; 및
    상기 제1기판과 상기 제2기판을 합쳐 적층체를 형성하는 단계;
    를 포함하는 글래스 인터포저 제조 방법.
  2. 청구항 1에 있어서,
    상기 패턴과 상기 비아에 금속재료가 충진되도록 상기 적층체를 도금하는 단계를 더 포함하는 글래스 인터포저 제조 방법.
  3. 청구항 2에 있어서,
    상기 금속재료는 금, 구리, 티타늄, 니켈 또는 이들 중 적어도 어느 하나의 성분을 함유하는 금속성 합금인 글래스 인터포저 제조 방법.
  4. 청구항 2에 있어서,
    상기 패턴이 상기 금속재료로 도금된 상기 제1기판과 상기 비아가 상기 금속재료로 도금된 상기 제2기판을 연마하는 단계를 더 포함하는 글래스 인터포저 제조 방법.
  5. 청구항 4에 있어서,
    상기 제1기판 또는 상기 제2기판을 형성하는 단계는,
    상기 감광성 글래스 기판을 자외선 또는 레이저 소스를 통해 노광하는 단계,
    상기 노광 후에 상기 감광성 글래스 기판을 열처리하는 단계, 및
    상기 열처리 후에 상기 감광성 글래스 기판을 습식 에칭하는 단계
    를 포함하는 글래스 인터포저 제조 방법.
  6. 감광성 글래스 기판을 패터닝하여 적어도 일면에 패턴을 가진 패턴기판을 형성하는 단계;
    상기 패턴기판의 타면 상에 글래스기판을 합쳐 적층체를 형성하는 단계;
    상기 패턴에 금속재료가 충진되도록 상기 적층체를 도금하는 단계; 및
    상기 금속재료가 도금된 패턴기판과 상기 글래스기판을 연마하는 단계;
    를 포함하는 글래스 인터포저 제조 방법.
  7. 청구항 6에 있어서,
    상기 감광성 글래스 기판은 무기 글래스를 포함하고, 상기 무기 글래스는 실리케이트(Silicate)를 포함하는 글래스 인터포저 제조 방법.
  8. 청구항 7에 있어서,
    상기 금속재료는 금, 구리, 티타늄, 니켈 또는 이들 중 적어도 어느 하나의 성분을 함유하는 금속성 합금인 글래스 인터포저 제조 방법.
  9. 청구항 6에 있어서,
    상기 패턴기판을 형성하는 단계는,
    상기 감광성 글래스 기판을 자외선 또는 레이저 소스를 통해 노광하는 단계,
    상기 노광 후에 상기 감광성 글래스 기판을 열처리하는 단계, 및
    상기 열처리 후에 상기 감광성 글래스 기판을 습식 에칭하는 단계
    를 포함하는 글래스 인터포저 제조 방법.
  10. 청구항 9에 있어서,
    상기 적층체를 도금하는 단계는,
    상기 적층체에 무전해 도금을 통해 금속시드층을 형성하는 단계, 및
    상기 금속시드층이 형성된 적층체에 전해 도금을 통해 연결패턴을 형성하는 단계를 포함하는 글래스 인터포저 제조 방법.
KR1020140099576A 2014-08-04 2014-08-04 글래스 인터포저 제조 방법 KR102396144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140099576A KR102396144B1 (ko) 2014-08-04 2014-08-04 글래스 인터포저 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140099576A KR102396144B1 (ko) 2014-08-04 2014-08-04 글래스 인터포저 제조 방법

Publications (2)

Publication Number Publication Date
KR20160016095A true KR20160016095A (ko) 2016-02-15
KR102396144B1 KR102396144B1 (ko) 2022-05-10

Family

ID=55356896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140099576A KR102396144B1 (ko) 2014-08-04 2014-08-04 글래스 인터포저 제조 방법

Country Status (1)

Country Link
KR (1) KR102396144B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764138B2 (en) 2018-01-30 2023-09-19 Toppan Printing Co., Ltd. Glass core device and method of producing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007520A (ja) * 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
JP2008066671A (ja) * 2006-09-11 2008-03-21 Fuji Electric Device Technology Co Ltd 薄型磁気部品及びその製造方法
KR100941691B1 (ko) * 2009-04-10 2010-02-12 (주)제이스 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007520A (ja) * 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
JP2008066671A (ja) * 2006-09-11 2008-03-21 Fuji Electric Device Technology Co Ltd 薄型磁気部品及びその製造方法
KR100941691B1 (ko) * 2009-04-10 2010-02-12 (주)제이스 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764138B2 (en) 2018-01-30 2023-09-19 Toppan Printing Co., Ltd. Glass core device and method of producing the same

Also Published As

Publication number Publication date
KR102396144B1 (ko) 2022-05-10

Similar Documents

Publication Publication Date Title
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
TWI769606B (zh) 半導體裝置及其製造方法
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
JP2014154800A (ja) 配線基板及びその製造方法
JP2010034403A (ja) 配線基板及び電子部品装置
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
JP2007115774A (ja) 半導体装置の製造方法
JP2006229112A (ja) 半導体装置およびその製造方法
JP5830702B2 (ja) 回路装置の製造方法
US9425066B2 (en) Circuit substrate
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2007287953A (ja) 回路基板およびその製造方法
KR100723532B1 (ko) 도전성 범프 형성용 몰드, 그 몰드 제조방법, 및 그몰드를 이용한 웨이퍼에 범프 형성방법
US10256117B2 (en) Manufacturing method and wiring substrate with through electrode
WO2019007082A1 (zh) 一种芯片封装方法
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
KR102396144B1 (ko) 글래스 인터포저 제조 방법
JP2006191153A (ja) 半導体装置及びその製造方法
JP2013058545A (ja) 電子デバイス及びその製造方法
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP2008218521A (ja) 回路装置およびその製造方法
KR20090032225A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant