CN105321892B - 半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法 Download PDF

Info

Publication number
CN105321892B
CN105321892B CN201410341520.9A CN201410341520A CN105321892B CN 105321892 B CN105321892 B CN 105321892B CN 201410341520 A CN201410341520 A CN 201410341520A CN 105321892 B CN105321892 B CN 105321892B
Authority
CN
China
Prior art keywords
engagement features
layer
organic material
redistribution layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410341520.9A
Other languages
English (en)
Other versions
CN105321892A (zh
Inventor
萧伟民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201410341520.9A priority Critical patent/CN105321892B/zh
Publication of CN105321892A publication Critical patent/CN105321892A/zh
Application granted granted Critical
Publication of CN105321892B publication Critical patent/CN105321892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种半导体衬底，其包括：有机材料层，其包括两个表面并包覆多个金属柱；第一线路重布层，其位于所述有机材料层的一个表面上并电性连接到所述金属柱；第二线路重布层，其位于所述有机材料层的另一表面上并电性连接到所述金属柱；多个第一接合特征，其彼此间间隔第一距离；以及多个第二接合特征，其彼此间间隔第二距离，所述第一距离大于所述第二距离。

Description

半导体衬底及其制造方法
技术领域
本发明涉及半导体衬底及其制造方法。
背景技术
封装衬底(package substrate)或是中介板(interposer)可用于将裸片(die)连接到系统衬底或电路板上。
常见形成封装衬底或中介板的材料为硅。然而，以硅作为封装衬底或中介板的材料会使工艺变得相对繁复与冗长。例如，必须先在硅衬底上钻孔，再填入导电材料的方式形成直通硅晶穿孔(Through-Silicon Via，TSV)。
此外，在制造封装衬底或中介板时，必须使用胶材将封装衬底或中介板粘贴于载具(carrier)上。然而在粘贴裸片到载具时可能发生贴合面不平坦(flat/coplanar)或是对位不准(misalignment)的问题。
胶材选择还须考虑到耐热程度，以避免粘胶在制造过程中失去粘性。
再者，胶材的热膨胀系数(coefficient of thermal expansion，CTE)还需经过仔细挑选以减少衬底在工艺中受热所产生的翘曲(warpage)。
载具移除后尚须清洗残余的胶材以确保封装结构的可靠性。未能完全清除的胶材(残胶)常影响封装结构的可靠性。
发明内容
本发明的一实施例涉及一种衬底，其包括：有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层包覆多个金属柱；第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接所述多个金属柱；第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接所述多个金属柱；多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；以及多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离。
本发明的另一实施例涉及一种半导体封装结构，包括：有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层包覆多个金属柱；第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接所述多个金属柱；第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接所述多个金属柱；多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；以及至少一裸片，所述至少一裸片位于所述第四表面上且电性连接所述多个第二接合特征。
本发明的另一实施例涉及一种半导体封装结构，包括：有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层包覆多个金属柱；第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接所述多个金属柱；第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接所述多个金属柱；多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；中介层，所述中介层位于所述有机材料层的第四表面上且包括：第五表面；第六表面，所述第六表面相对于所述第五表面；多个金属柱；以及多个第三接合特征，所述多个第三接合特征位于所述中介层的第六表面，每一所述多个第三接合特征与另一所述多个第三接合特征间隔第三距离，所述第一距离大于所述第三距离，所述多个第二接合特征通过所述中介层的所述多个金属柱电性连接所述多个第三接合特征；以及至少一裸片，所述至少一裸片位于所述中介层的第六表面上且电性连接所述多个第三接合特征。
本发明的另一实施例涉及一种制造衬底的方法，所述方法包括：形成第一线路重布层；形成多个金属柱于所述第一线路重布层上，所述多个金属柱与所述第一线路重布层电性连接；将有机材料层压合于所述第一线路重布层上，使得所述有机材料层包覆所述多个金属柱并且暴露所述多个金属柱的顶面；及于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接所述多个金属柱。
本发明的另一实施例涉及一种制造衬底的方法，所述方法包括：形成第一线路重布层；将有机材料层压合于所述第一线路重布层上，所述有机材料层包覆多个金属柱并暴露所述多个金属柱的第一端和第二端，所述多个金属柱的第一端电性连接所述第一线路重布层；及于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接所述多个金属柱的第二端。
本发明的另一实施例涉及一种制造衬底的方法，所述方法包括：提供柔性衬底，所述柔性衬底包括：有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层包覆多个金属柱；第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接所述多个金属柱；第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接所述多个金属柱；多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；以及多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；提供中介层，所述中介层包括：第五表面；第六表面，所述第六表面相对于所述第五表面；多个金属柱；以及多个第三接合特征，所述多个第三接合特征位于所述中介层的第六表面，每一所述多个第三接合特征与另一所述多个第三接合特征间隔第三距离，所述第一距离大于所述第三距离；以及将所述柔性衬底压合到所述中介层，使得所述多个第二接合特征通过所述中介层的所述多个金属柱电性连接所述多个第三接合特征。
本发明的另一实施例涉及一种制造半导体封装结构的方法，所述方法包括：形成第一线路重布层；形成多个金属柱于所述第一线路重布层上，所述多个金属柱与所述第一线路重布层电性连接；将有机材料层压合于所述第一线路重布层上，使得所述有机材料层包覆所述多个金属柱并且暴露所述多个金属柱的顶面；及于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接所述多个金属柱；以及将至少一裸片电性连接所述第二线路重布层。
本发明的另一实施例涉及一种制造半导体封装结构的方法，所述方法包括：形成第一线路重布层；将有机材料层压合于所述第一线路重布层上，所述有机材料层包覆多个金属柱并暴露所述多个金属柱的第一端和第二端，所述多个金属柱的第一端电性连接所述第一线路重布层；及于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接所述多个金属柱的第二端；以及将至少一裸片电性连接所述第二线路重布层。
本发明的另一实施例涉及一种制造半导体封装结构的方法，所述方法包括：提供柔性衬底，所述柔性衬底包括：有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层包覆多个金属柱；第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接所述多个金属柱；第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接所述多个金属柱；多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；以及多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；提供中介层，所述中介层包括：第五表面；第六表面，所述第六表面相对于所述第五表面；多个金属柱；以及多个第三接合特征，所述多个第三接合特征位于所述中介层的所述第六表面，每一所述多个第三接合特征与另一所述多个第三接合特征间隔第三距离，所述第一距离大于所述第三距离；将所述柔性衬底压合到所述中介层，使得所述多个第二接合特征通过所述中介层的所述多个金属柱电性连接所述多个第三接合特征；以及将至少一裸片电性连接所述多个第三接合特征。
附图说明
图1A所示为根据本发明一实施例的衬底。
图1B所示为根据本发明一实施例的半导体封装结构。
图2A所示为根据本发明一实施例的衬底。
图2B所示为根据本发明一实施例的半导体封装结构。
图3所示为根据本发明一实施例的有机薄膜。
图4A到4D所示为根据本发明一实施例的衬底的制造方法。
图5所示为根据本发明一实施例的有机材料层。
图6A到6D所示为根据本发明一实施例的衬底的制造方法。
图7A所示为根据本发明一实施例的中介层。
图7B所示为根据本发明一实施例的衬底。
图8A到8C所示为根据本发明另一实施例的衬底的制造方法。
图9所示为根据本发明一实施例的半导体封装结构的制造方法。
具体实施方式
可通过本发明的各个图式以及以下说明而更加了解本发明的各实施例的内容。然而，以下所述的元件及其组合方法乃是用以简化本发明，且所述元件及组合方法仅为范例，并非表示本发明的范围仅限于此。此外，相同的元件符号会被重复地应用于不同的实施例中，但重复应用元件符号的目的仅在于简化说明内容并使其更加明确，而不会对不同实施例中的特定元件或其组合关系造成限定。
图1A所示为根据本发明一实施例的衬底。衬底1a包括第一表面101以及第二表面102。第一表面101相对于第二表面102。
衬底1a可包括线路重布层(RDL)11、有机材料层12、至少一金属柱121、线路重布层13、至少一接合特征141以及至少一接合特征142。
至少一接合特征141位于第一表面101上。至少一接合特征142位于第二表面102上。接合特征141及142可为但不限于迹线(trace)或导电焊垫(conductive pad)。
线路重布层11及13可包括但不限于有机材料，或其它适合的材料。在线路重布层11及13中，可使用多个导电柱112及132分别连接多个图案化金属层111及131。
线路重布层11及13所包括的有机材料以及有机材料层12可由例如双马来酰亚胺三嗪(Bismaleimide-Triazine，BT)、ABF(Ajinomoto Build-up Film)、聚丙烯(polypropylene，PP)或其它具可塑性及柔性的有机材料所组成。
线路重布层11包覆图案化金属层111以及导电柱112。导电柱112电性连接至少一接合特征142。
线路重布层13包覆图案化金属层131以及导电柱132。导电柱132电性连接至少一接合特征141。
有机材料层12位于线路重布层11和线路重布层13之间。有机材料层12包覆金属柱121。线路重布层11、有机材料层12以及线路重布层13可分别具有从3到6微米(μm)的厚度但可视需要而调整。
线路重布层11及13所包括的有机材料以及有机材料层12可由同一种有机材料所组成。在本发明另一实施例中，线路重布层11及13所包括的有机材料以及有机材料层12可分别由不同有机材料组成。
衬底1a具有包覆金属柱121的有机材料层12。由于有机材料层12具有可塑性，因此不需要使用钻孔技术，而可使用层压(lamination)技术将有机材料层12压合金属柱121而使有机材料层12紧密包覆金属柱121，因此减少了钻孔的成本。
金属柱121电性连接导电柱112和导电柱132。金属柱121可至少包括金、银、铜、铝、锡或其合金。
接合特征142具有从50μm到100μm的宽度w1。各接合特征142间具有从100微米(μm)到400μm之间距d1。
接合特征141具有从15μm到50μm的宽度w2。各接合特征141间具有从30μm到100μm之间距d2。
间距d1不小于间距d2，换句话说，间距d1可大于或等于间距d2。宽度w1不小于宽度w2，换句话说，宽度w1可大于或等于宽度w2。接合特征141及142可通过线路重布层11、金属柱121及线路重布层13，达成电性连接。
图1B所示为根据本发明一实施例的半导体封装结构。半导体封装结构1可包括至少一裸片15、至少一离散元件16、衬底1a以及电性连接材料17。
至少一裸片15及至少一离散元件16具有但不限于由铜所构成的接合特征(图未示)，且所述接合特征之间距实质上等于衬底1a接合特征141之间距d2。至少一裸片15及至少一离散元件16的接合特征与接合特征141连接。可使用焊接、直接接合或其它适合的方式将至少一裸片15及至少一离散元件16的接合特征连接到接合特征141。例如，接合特征141可包括铜，可在预定的温度下以预定的压力将裸片15及离散元件16的接合特征压合到接合特征141以形成连接。在本发明的另一实施例中，可使用电性连接材料，例如焊锡或导电粘胶，将至少一裸片15及至少一离散元件16连接到接合特征141。
可在衬底1a的接合特征142上形成电性连接材料17以连接系统衬底或电路板(图未示)。电性连接材料17可以是锡球或焊锡(solder)，也可以是其它适于电性连接的材料。
由于衬底1a接合特征141之间距d2实质上等于至少一裸片15及至少一离散元件16的接合特征之间距，因此衬底1a可不需要中介板而直接和裸片15以及离散元件16连接。因此可减少制造中介板的成本。
衬底1a接合特征142之间距d1不小于接合特征141之间距d2。因此具有相对较密集输入/输出(I/O)(间距较小)的裸片15及/或离散元件16可以通过衬底1a电性地连接到具有相对较不密集I/O(间距较大)的系统衬底或电路板(图未示)。
图2A所示为根据本发明一实施例的衬底。衬底2a包括衬底1a以及中介层14。中介层14具有第一表面144和第二表面145。第二表面145相对于第一表面144。
中介层14的第二表面145通过接合特征141而与衬底1a的线路重布层13电性连接。中介层14的第一表面144上具有至少一个接合特征143。中介层14内可包括但不限于导电柱及重布层，以及其它图未示的半导体结构，例如集成被动元件(Integrated PassiveDevice，IPD)，使得接合特征143可电性连接接合特征142。
中介层14的材料可为但不限于玻璃或其它适合的材料。在形成玻璃中介层14的过程中，可调整形成玻璃的掺杂物以改变中介层14的热膨胀系数(coefficient of thermalexpansion，CTE)。
接合特征143具有从15μm到50μm的宽度w3，而各接合特征143之间具有从30μm到100μm的间距d3。间距d2不小于间距d3。宽度w2不小于宽度w3。
图2B所示为根据本发明一实施例的半导体封装结构。半导体封装结构2可包括至少一裸片15、至少一离散元件16、衬底2a以及电性连接材料17。
至少一裸片15及至少一离散元件16具有由铜构成的接合特征(图未示)，且所述接合特征的间距实质上等于衬底2a的接合特征143的间距d3。至少一裸片15及至少一离散元件16的接合特征与接合特征143连接。可使用焊接、直接接合或其它适合的方式将至少一裸片15及至少一离散元件16的接合特征连接到接合特征143。例如，接合特征143可包括铜，可在预定的温度下以预定的压力将裸片15及离散元件16的接合特征压合到接合特征143以形成连接。在本发明的另一实施例中，可使用电性连接材料，例如焊锡或导电粘胶，将至少一裸片15及至少一离散元件16连接到接合特征143。
可在衬底2a的接合特征142上形成电性连接材料17以连接系统衬底或电路板(图未示)。电性连接材料17可以是锡球或焊锡(solder)，也可以是其它适于电性连接的材料。
衬底2a接合特征142之间距d1不小于接合特征143之间距d3。因此具有相对较密集输入/输出(I/O)(间距较小)的裸片15及/或离散元件16可以通过衬底2a电性地连接到具有相对较不密集I/O(间距较大)的系统衬底或电路板(图未示)。
由于半导体封装结构2在制造过程中可能会在高温的环境下加工，因而使衬底2a产生翘曲。由于中介层14包括玻璃，因此中介层14的热膨胀系数可通过改变形成玻璃的掺杂物来调整。换句话说，可调整衬底2a的中介层14的热膨胀系数，使得中介层14的热膨胀系数与例如裸片15、离散元件16及线路重布层11、有机材料层12、线路重布层13等的热膨胀系数相匹配，以减少衬底2a因受热所产生翘曲的程度。
图3所示为具有柔性及可塑性的有机薄膜。有机薄膜3可呈卷状，且可用于制造如图1A到2B的衬底1a和2a。有机薄膜3可由有机材料所组成，例如双马来酰亚胺三嗪(Bismaleimide-Triazine，BT)、ABF(Ajinomoto Build-up Film)、聚丙烯(polypropylene，PP)或其它适合材料。有机薄膜3可具有但不限于从100μm到1000μm的厚度。虽然图3未详细绘示，但所属领域的技术人员可从以上叙述得知，在本发明的另一实施例中，有机薄膜3可包括但不限于类似图1A到2B的衬底1a和2a中的线路重布层11、有机材料层12或线路重布层13。在本发明的另一实施例中，有机薄膜3在其表面或其中可包括电路或电子元件，例如接合特征及集成被动元件(Integrated Passive Device，IPD)等。虽然图3所示的单片有机薄膜3呈卷状，但所属领域的技术人员在经过深思熟虑后应可明了图3的有机薄膜3还可以其它型态呈现，例如以分离的多张薄膜的形式呈现。
图4A-4D所示为根据本发明一实施例的衬底的制造方法。
参见图4A，可提供载具10，载具10可在衬底的制造过程中提供支撑以便于加工。载具10可包括但不限于硅、玻璃、或其它适合材料。
可在载具10的上表面103上形成至少一接合特征142。在形成至少一接合特征142后，在至少一接合特征142上方形成线路重布层11，其包括图案化金属层111以及导电柱112。可形成有机材料层以包覆图案化金属层111和导电柱112。在形成线路重布层11后，在线路重布层11上形成至少一金属柱121。
导电柱112除了连接图案化金属层111外，还可电性连接接合特征142以及金属柱121。
参考图4B，可将有机材料层12压合到线路重布层11上以包覆金属柱121。有机材料层12可为但不限于图3的有机薄膜3。有机材料层12的厚度可实质上相同于金属柱121的高度，使得有机材料层12压合到线路重布层11上后，有机材料层12可暴露金属柱121的顶面。在本发明的另一实施例中，有机材料层12的厚度可大于金属柱121的高度，在有机材料层12压合到线路重布层11上后，可使用研磨技术去除部分有机材料层12，以使有机材料层12暴露金属柱121的顶面。
在本发明的另一实施例中，也可在线路重布层11上形成硅材料层(图未示)，并在硅材料层中利用蚀刻、激光钻孔等技术形成多个通孔(through silicon via，TGV)，并在硅通孔中形成金属柱121。相较于上述实施例，由于本实施例需要钻孔的步骤，因此工艺的成本会相对提高。
参见图4C，可在有机材料层12上形成线路重布层13以及连接图案化金属层131及导电柱132。可形成有机材料层以包覆图案化金属层131和导电柱132。
参见图4D，可在线路重布层13上形成至少一接合特征141。导电柱132除了连接图案化金属层131外，还可电性连接接合特征141以及金属柱121。
在形成至少一接合特征141后，可将载具10移除，即可形成图1A所示的衬底1a。
图5所示为具有可塑性及柔性的有机材料层12，其包括金属柱121。有机材料层12可呈卷状，且可用于制造如图1A到2B的衬底1a和2a。有机材料层12的例示性材料及厚度已于先前所述，故在此不再重复。虽然图5未详细绘示，但所属领域的技术人员可从以上叙述得知，在本发明的另一实施例中，有机材料层12在其表面或其中可包括其它电路或电子元件，例如接合特征及/或集成被动元件等。虽然图5所示的单片有机材料层12呈卷状，但所属领域的技术人员在经过深思熟虑后应可明了：图5的有机材料层12还可以其它型态呈现，例如以分离的多张薄膜的形式呈现。
图6A到6D所示为根据本发明另一实施例的衬底的制造方法。
参见图6A，可提供载具10，并且在载具10的上表面103上形成至少一接合特征142。在形成至少一接合特征142后，在至少一接合特征142上方形成线路重布层11，其包括图案化金属层111以及导电柱112。可形成有机材料层以包覆图案化金属层111和导电柱112。载具10可在衬底的制造过程中提供支撑以便于加工。载具10可包括但不限于硅、玻璃、或其它适合材料。
参见图6B，在形成线路重布层11后，可将包括金属柱121的有机材料层12压合或贴合到线路重布层11上。包括金属柱121的有机材料层12可为图5所示的具有可塑性及柔性的有机材料层12。
图6C与图6D所示的步骤相似于与图4C及图4D所示的步骤，于此不再赘述。
在形成至少一接合特征141后，可将载具10移除，即可形成图1A所示的衬底1a。
所属领域的技术人员从上述揭露内容可知根据本发明的不同实施例的衬底制造方法可适应不同的工艺需求，但都可达到降低成本的效果。在图4A-4D所示的实施例中，金属柱121先形成在线路重布层11上，再将有机材料层12压合到线路重布层11上以包覆金属柱121。在图6A到6D所示的实施例中，可预先制造包括有金属柱121的有机材料层12，以形成如图5所示的卷状薄膜12，再将卷状薄膜12直接压合到线路重布层11。上述实施例皆不需钻孔等步骤以形成金属柱121，因此工艺成本可以降低。
图7A所示为呈卷状且具有柔性的中介层14，中介层14的第二表面145包括至少一接合特征141。虽然图7A未详细绘示，中介层14的第一表面144还可包括至少一接合特征。图7A所示的中介层14可具有但不限于与图2A所示的中介层14相同的结构。为图式清晰及简明起见，图7A并未详细描绘中介层14所可包括的各层结构。中介层14的例示性材料及厚度已于先前所述，故在此不再赘述。
虽然图7A未详细绘示，但所属领域的技术人员可从以上叙述得知，在本发明的另一实施例中，中介层14在其表面或其中可包括其它电路或电子元件，例如集成被动元件等。虽然图7A所示的单片中介层14呈卷状，但所属领域的技术人员在经过深思熟虑后应可明了图7A的中介层14还可以其它型态呈现，例如以分离的多张薄膜的形式呈现。
图7B所示为呈卷状且具有可塑性及柔性的衬底1a，衬底1a的第二表面102包括至少一接合特征142。虽然图7B未详细绘示，衬底1a的第一表面101还可包括至少一接合特征141。图7B所示的衬底1a可具有与图1A所示的衬底1a相同的结构。为图式清晰及简明起见，图7B未详细描绘衬底1a的结构。
虽然图7B未详细绘示，但所属领域的技术人员可从以上叙述得知，在本发明的另一实施例中，衬底1a在其表面或其中可包括其它电路或电子元件，例如集成被动元件等。虽然图7B所示的单片衬底1a呈卷状，但所属领域的技术人员在经过深思熟虑后应可明了图7B的衬底1a还可以其它型态呈现，例如以分离的多张薄膜的形式呈现。
图7B所示的衬底1a可以如图4A到4D或是图6A到6D的实施例所示的方式制成，还可由其它适合的方式制成。
图8A到8C所示为根据本发明一实施例的衬底的制造方法。
参见图8A，可提供载具10并在载具10上形成粘着材料81。粘着材料81可包括但不限于暂时性薄膜接合胶材或液态胶材。
参见图8B，可在粘着材料81上形成至少一接合特征143之后，再将中介层14贴合在粘着材料81上。可将如图7A所示的卷状中介层14贴合在粘着材料81上以简化工艺。
参见图8C，可将图7B的衬底1a压合或贴合在中介层14的第二表面145上。随后可将载具10移除并清除粘着材料81即可得到图2A所示的衬底2a。
在图8A到8C所示的实施例中，各层均以薄膜贴合或压合的方式形成，免除了钻孔等步骤，因此得以降低工艺成本。
图9所示为根据本发明一实施例的半导体封装结构的制造方法的示意图。参考图7，由于图1A或2A所示衬底1a或2a具有柔性，因此可使用卷动式(roll-to-roll)设备(图未示)来加工衬底1a或2a。可使用芯片接合设备(chip bonder)91将裸片15及/或离散元件16接合到衬底1a或2a。接着使用点胶(dispensing)设备92形成树脂(resin)以包覆并保护衬底1a或2a的表面以及接合在衬底1a或2a上的裸片15及/或离散元件16。可使用切割设备93将以树脂包覆后的衬底1a或2a单体化(singularization)，并植入导电连接材料17(图未示)以形成如图1B或2B中的半导体封装结构1或2。
图9的步骤可促进生产自动化，进而提高生产效率且降低生产成本。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，所属领域的技术人员对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如后述的权利要求书所列。

Claims (15)

1.一种衬底，其包括：
有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层经压合以包覆多个具有均匀横截面的金属柱，所述有机材料层具有柔性及可塑性；
第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接到所述多个金属柱；
第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接到所述多个金属柱；
多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；以及
多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离。
2.根据权利要求1所述的衬底，其进一步包括：
中介层，所述中介层位于所述第四表面上且包括：
第五表面；
第六表面，所述第六表面相对于所述第五表面；
多个具有均匀横截面的金属柱；以及
多个第三接合特征，所述多个第三接合特征位于所述中介层的所述第六表面，每一所述多个第三接合特征与另一所述多个第三接合特征间隔第三距离，所述第一距离大于所述第三距离，所述多个第二接合特征通过所述中介层的所述多个金属柱电性连接到所述多个第三接合特征。
3.根据权利要求2所述的衬底，其中所述中介层的材料为玻璃。
4.根据权利要求1到3中任一权利要求所述的衬底，其中所述有机材料层具有柔性。
5.根据权利要求1到3中任一权利要求所述的衬底，其中所述多个第一接合特征位于所述第三表面且电性连接到所述第一线路重布层。
6.根据权利要求1到3中任一权利要求所述的衬底，其中所述多个第二接合特征位于所述第四表面且电性连接到所述第二线路重布层。
7.根据权利要求1到3中任一权利要求所述的衬底，其中所述有机材料层的材料包括从以下材料所组成的群组中选出的一者：双马来酰亚胺三嗪(Bismaleimide-Triazine，BT)、ABF(Ajinomoto Build-up Film)、及聚丙烯(polypropylene，PP)。
8.一种半导体封装结构，其包括：
有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层经压合以包覆多个具有均匀横截面的金属柱，所述有机材料层具有柔性及可塑性；
第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接到所述多个金属柱；
第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接到所述多个金属柱；
多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；
多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；以及
至少一裸片，所述至少一裸片位于所述第四表面上且电性连接到所述多个第二接合特征。
9.一种半导体封装结构，其包括：
有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层经压合以包覆多个具有均匀横截面的金属柱，所述有机材料层具有柔性及可塑性；
第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接到所述多个金属柱；
第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接到所述多个金属柱；
多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；
多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；
中介层，所述中介层位于所述有机材料层的第四表面上且包括：
第五表面；
第六表面，所述第六表面相对于所述第五表面；
多个具有均匀横截面的金属柱；以及
多个第三接合特征，所述多个第三接合特征位于所述中介层的第六表面，每一所述多个第三接合特征与另一所述多个第三接合特征间隔第三距离，所述第一距离大于所述第三距离，所述多个第二接合特征通过所述中介层的所述多个金属柱电性连接到所述多个第三接合特征；以及
至少一裸片，所述至少一裸片位于所述中介层的第六表面上且电性连接到所述多个第三接合特征。
10.一种制造衬底的方法，所述方法包括：
形成第一线路重布层；
形成多个具有均匀横截面的金属柱于所述第一线路重布层上，所述多个金属柱与所述第一线路重布层电性连接；
将有机材料层压合于所述第一线路重布层上，使得所述有机材料层包覆所述多个金属柱并且暴露所述多个金属柱的顶面，所述有机材料层具有柔性及可塑性；及
于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接到所述多个金属柱。
11.一种制造衬底的方法，所述方法包括：
形成第一线路重布层；
将有机材料层压合于所述第一线路重布层上，所述有机材料层包覆多个具有均匀横截面的金属柱并暴露所述多个金属柱的第一端和第二端，所述有机材料层具有柔性及可塑性，所述多个金属柱的第一端电性连接到所述第一线路重布层；及
于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接到所述多个金属柱的第二端。
12.一种制造衬底的方法，所述方法包含：
提供柔性衬底，所述柔性衬底包括：
有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层经压合以包覆多个具有均匀横截面的金属柱，所述有机材料层具有柔性及可塑性；
第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接到所述多个金属柱；
第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接到所述多个金属柱；
多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；以及
多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；
提供中介层，所述中介层包括：
第五表面；
第六表面，所述第六表面相对于所述第五表面；
多个具有均匀横截面的金属柱；以及
多个第三接合特征，所述多个第三接合特征位于所述中介层的第六表面，每一所述多个第三接合特征与另一所述多个第三接合特征间隔第三距离，所述第一距离大于所述第三距离；以及
将所述柔性衬底压合到所述中介层，使得所述多个第二接合特征通过所述中介层的所述多个金属柱电性连接到所述多个第三接合特征。
13.一种制造半导体封装结构的方法，所述方法包括：
形成第一线路重布层；
形成多个具有均匀横截面的金属柱于所述第一线路重布层上，所述多个金属柱与所述第一线路重布层电性连接；
将有机材料层压合于所述第一线路重布层上，使得所述有机材料层包覆所述多个金属柱并且暴露所述多个金属柱的顶面，所述有机材料层具有柔性及可塑性；及
于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接到所述多个金属柱；以及
将至少一裸片电性连接所述第二线路重布层。
14.一种制造半导体封装结构的方法，所述方法包括：
形成第一线路重布层；
将有机材料层压合于所述第一线路重布层上，所述有机材料层经压合以包覆多个具有均匀横截面的金属柱并暴露所述多个金属柱的第一端和第二端，所述有机材料层具有柔性及可塑性，所述多个金属柱的第一端电性连接到所述第一线路重布层；及
于所述有机材料层上形成第二线路重布层，并使所述第二线路重布层电性连接到所述多个金属柱的第二端；以及
将至少一裸片电性连接到所述第二线路重布层。
15.一种制造半导体封装结构的方法，所述方法包括：
提供柔性衬底，所述柔性衬底包括：
有机材料层，所述有机材料层包括第一表面及第二表面，所述有机材料层经压合以包覆多个具有均匀横截面的金属柱，所述有机材料层具有柔性及可塑性；
第一线路重布层，所述第一线路重布层位于所述第一表面上且具有相对于所述第一表面的第三表面，所述第一线路重布层电性连接到所述多个金属柱；
第二线路重布层，所述第二线路重布层位于所述第二表面上且具有相对于所述第二表面的第四表面，所述第二线路重布层电性连接到所述多个金属柱；
多个第一接合特征，每一所述多个第一接合特征与另一所述多个第一接合特征间隔第一距离；以及
多个第二接合特征，每一所述多个第二接合特征与另一所述多个第二接合特征间隔第二距离，所述第一距离大于所述第二距离；
提供中介层，所述中介层包括：
第五表面；
第六表面，所述第六表面相对于所述第五表面；
多个具有均匀横截面的金属柱；以及
多个第三接合特征，所述多个第三接合特征位于所述中介层的所述第六表面，每一所述多个第三接合特征与另一所述多个第三接合特征间隔第三距离，所述第一距离大于所述第三距离；
将所述柔性衬底压合到所述中介层，使得所述多个第二接合特征通过所述中介层的所述多个金属柱电性连接到所述多个第三接合特征；以及
将至少一裸片电性连接到所述多个第三接合特征。
CN201410341520.9A 2014-07-17 2014-07-17 半导体衬底及其制造方法 Active CN105321892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410341520.9A CN105321892B (zh) 2014-07-17 2014-07-17 半导体衬底及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410341520.9A CN105321892B (zh) 2014-07-17 2014-07-17 半导体衬底及其制造方法

Publications (2)

Publication Number Publication Date
CN105321892A CN105321892A (zh) 2016-02-10
CN105321892B true CN105321892B (zh) 2018-10-26

Family

ID=55248989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410341520.9A Active CN105321892B (zh) 2014-07-17 2014-07-17 半导体衬底及其制造方法

Country Status (1)

Country Link
CN (1) CN105321892B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018098651A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路系统及封装方法
CN115020373B (zh) * 2022-08-08 2023-05-26 盛合晶微半导体(江阴)有限公司 一种扇出型封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102070120A (zh) * 2010-12-31 2011-05-25 东南大学 用于微电子系统级封装的高密度转接板的制备方法
CN103635993A (zh) * 2011-04-21 2014-03-12 泰塞拉公司 具有模塑成型的低热膨胀系数电介质的插入体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102070120A (zh) * 2010-12-31 2011-05-25 东南大学 用于微电子系统级封装的高密度转接板的制备方法
CN103635993A (zh) * 2011-04-21 2014-03-12 泰塞拉公司 具有模塑成型的低热膨胀系数电介质的插入体

Also Published As

Publication number Publication date
CN105321892A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
US11011490B2 (en) Assembly comprising hybrid interconnecting means including intermediate interconnecting elements and sintered metal joints, and manufacturing process
CN106206509B (zh) 电子封装件及其制法与基板结构
CN103579204A (zh) 包括电容器的封装结构及其形成方法
US20200118945A1 (en) Semiconductor package and manufacturing method thereof
US20160126110A1 (en) Method for manufacturing three-dimensional integrated circuit
JP2017045993A (ja) 電子部品装置の製造方法及び電子部品装置
TWI628775B (zh) 半導體封裝、半導體設備及半導體封裝的製造方法
KR20130115323A (ko) 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스
KR20130100201A (ko) 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스
TWI574333B (zh) 電子封裝件及其製法
US20180254232A1 (en) Electronic package and method for manufacturing the same
EP3404709B1 (en) Packaged microelectronic component mounting using sinter attachment
JP2016063178A (ja) 半導体装置及びその製造方法
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
US11917758B2 (en) Substrate structure and manufacturing method thereof, electronic device
TWI776693B (zh) 封裝結構及其形成方法
CN105321892B (zh) 半导体衬底及其制造方法
JP2017011075A (ja) 電子部品装置及びその製造方法
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
CN104051399A (zh) 晶圆级芯片尺寸封装中间结构装置和方法
TWM531651U (zh) 無基板中介層及應用彼之半導體裝置
CN116825750A (zh) 用于低温接合的结构和方法
US20130032270A1 (en) Thermal compression bonding with separate bond heads
CN217933791U (zh) 一种芯片封装结构
TWI647805B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant