CN103635993A - 具有模塑成型的低热膨胀系数电介质的插入体 - Google Patents

具有模塑成型的低热膨胀系数电介质的插入体 Download PDF

Info

Publication number
CN103635993A
CN103635993A CN201280030721.6A CN201280030721A CN103635993A CN 103635993 A CN103635993 A CN 103635993A CN 201280030721 A CN201280030721 A CN 201280030721A CN 103635993 A CN103635993 A CN 103635993A
Authority
CN
China
Prior art keywords
face
dielectric layer
contact
wettable
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280030721.6A
Other languages
English (en)
Inventor
B·哈巴
I·莫哈梅德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN103635993A publication Critical patent/CN103635993A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种用于制备互连组件(2)的方法，所述方法包括形成远离基准表面(28)延伸的多个金属柱(10)。每个柱(10)被形成为具有一对相对的端面（10a和10b）以及在两者间延伸的边缘表面(14a)。电介质层(20)被形成为接触所述边缘表面(14a)并填充相邻柱(10)之间的空间。所述电介质层(20)具有与所述第一端面和第二端面相邻的第一表面26和相对的第二表面28。所述电介质层(20)具有小于8ppm/℃的热膨胀系数。完成所述互连组件(2)，使得其在所述柱的第一端面和第二端面之间不具有横向延伸的互连。多个第一可润湿触点和多个第二可润湿触点(34)与所述第一表面26和相对的第二表面28相邻。所述可润湿触点(34)能够用于将所述互连组件(2)结合到微电子元件(6)或电路面板(12)。

Description

具有模塑成型的低热膨胀系数电介质的插入体
相关专利申请的交叉引用
本专利申请是提交于2011年4月21日的美国专利申请13/091,800的继续申请，该专利申请的公开内容据此以引用方式并入本文。
背景技术
诸如插入体等互连组件用于电子组合件中，以有利于实现具有不同连接配置的组件之间的连接或在微电子组合件中的各组件之间提供所需的间隔。插入体可包括呈电介质材料片或层的形式的电介质元件，该电介质元件具有在所述片或层上或在所述片或层内延伸的许多导电迹线。迹线可设置在遍及单个电介质层、且由层内的部分电介质材料隔开的一个层面中或多个层面中。插入体还可包括导电元件，诸如导电通孔，所述导电元件延伸穿过电介质材料层以互连不同层级中的迹线。一些插入体用作微电子组合件中的组件。微电子组合件通常包括一个或多个封装的微电子元件，诸如安装在基板上的一个或多个半导体芯片。插入体的导电元件可包括可用于与呈印刷电路板(“PCB”)或诸如此类形式的较大基板或电路面板形成电连接的导电迹线和端子。这种构造有利于为了获得器件的期望功能性而需要的电连接。芯片可电连接到迹线并因此连接到端子，从而可以通过将电路面板的端子结合到插入体上的接触焊盘而将封装安装到较大电路面板。例如，在微电子封装中使用的一些插入体具有端子，所述端子呈延伸穿过电介质层的销或柱的暴露端的形式。在其他应用中，插入体的端子可以是形成于重新分布层上的暴露的焊盘或部分迹线。
尽管迄今为止本领域中对插入体和用于制造此类组件的方法的开发作出了大量努力，但是仍然需要进一步的改进。
发明内容
本公开的实施例涉及用于制备互连组件的方法。该方法包括形成多个远离基准表面延伸的基本刚性的实心金属柱。将各个柱形成为具有第一端面和相对的第二端面以及在第一端面和第二端面之间延伸的边缘表面。然后，形成与边缘表面接触并填充相邻柱之间的空间的电介质层。电介质层具有与第一端面和第二端面相邻的第一表面和相对的第二表面。电介质层材料具有小于每摄氏度百万分之八(ppm/℃)的热膨胀系数。该方法还包括完成互连组件，使得互连组件在柱的第一端面和第二端面之间不具有横向延伸的互连。进一步完成互连组件，使得其具有分别与第一表面和相对的第二表面相邻的多个第一可润湿触点和多个第二可润湿触点。第一可润湿触点和第二可润湿触点可用于将互连组件结合到微电子元件和电路面板中的至少一者。第一可润湿触点或第二可润湿触点中的至少一者与微电子元件的表面处的元件触点的空间分布匹配，并且第一可润湿触点或第二可润湿触点中的至少一者与在电路面板的表面处暴露的电路触点的空间分布匹配。
所述多个柱可被形成为使得至少一些可润湿触点由第一端面或第二端面限定。在一个实施例中，至少一些第二可润湿触点可在电介质层的第一表面或第二表面上并且可与第二端面连接。此类可润湿触点可以沿着电介质层的第二表面从所连接的第二端面错开。在此种实施例中，可润湿触点可限定第一节距，并且第二可润湿触点可限定不同于第一节距的第二节距。
在该实施例的变型中，电介质层可以是第一电介质层，并且该方法还可包括沿着例如第一电介质层的第二表面形成第二电介质层。第二电介质层可具有至少一些第二可润湿触点所沿循的外表面，并且可润湿触点可通过沿着第二电介质层形成的迹线与第二端面连接。该方法还可包括沿着第一电介质层的其他表面形成第三电介质层。第三电介质层可具有至少一些其他可润湿触点所沿循的外表面，并且可润湿触点可通过沿着第二电介质层形成的第二迹线与对应端面连接。
形成电介质层的步骤可包括移除电介质层的一部分以露出柱的第一端面或第二端面中的至少一者。第一电介质层可由诸如以下材料形成：低温共烧陶瓷、液晶聚合物、玻璃或高填料含量环氧树脂等等。第一电介质层可形成为在第一表面和第二表面之间具有至少10μm的厚度。
所述多个柱可由诸如以下材料形成：金、铜、铜合金、铝、或镍。另外，柱可形成于限定基准表面的刚性金属层上，并且完成互连组件的步骤还可包括选择性地移除刚性金属层的一些部分以形成连接到多个第一可润湿触点中的至少一些的多条迹线。可以通过沿着刚性金属层的选定区域来镀覆所述柱而在刚性金属层上形成所述柱。作为另外一种选择，所述柱和刚性金属层可通过以下方式形成：蚀刻实心金属层以从柱外部的区域除去金属，以便留下实心金属层的一部分以形成刚性金属层及从其延伸的柱。此一步骤还可包括移除刚性金属层的选定部分，以形成在至少一些第一端面之间延伸的迹线。
基准表面可以由重新分布层的内表面限定，并且重新分布层可具有外表面，至少一些所述第一可润湿触点沿该外表面形成。第一可润湿触点可通过在重新分布层内形成的第一迹线连接到第二端面。
本公开的另一个实施例涉及制备微电子组合件的方法。该方法可包括将根据前述实施例制备的互连组件安装到上面形成有多个第一接触焊盘的基板，以使至少一些第一可润湿触点电连接到第一接触焊盘。该方法还可包括将上面形成有多个第二接触焊盘的微电子元件安装到互连结构，使得至少一些第二接触焊盘电连接到所述互连结构的第二可润湿触点。
本公开的另外的实施例涉及用于制备互连组件的方法。该方法包括在载体上形成重新分布层，所述重新分布层包括重新分布电介质，所述重新分布电介质具有位于载体上的第一表面和远离第一表面的第二表面。多个第一接触焊盘可以在其第一表面处不被基板覆盖。多条迹线使其一部分嵌入基板内，并进一步使其一部分在其第二表面处不被基板覆盖。该方法还包括形成远离重新分布层延伸的多个基本刚性的实心金属柱。导电元件中的每一个均包括电连接到重新分布层的迹线的基部、远离基部的端面、以及在基部和端面之间延伸的边缘表面。然后，电介质材料层沿着第二表面的一些部分和未被柱覆盖的迹线沉积，并且沿着柱的边缘表面延伸到远离重新分布层的外表面。该方法被实施成使得柱的端面不被电介质材料层覆盖并且使得在柱的第一端面和第二端面之间不存在横向延伸的互连。
本公开的另一个实施例涉及互连组件。所述互连组件包括多个基本刚性的实心金属柱，每个柱具有第一端面、远离第一端面的第二端面、以及在第一端面和第二端面之间延伸的边缘表面。每个柱以垂直于端面的方向延伸，并且每个柱均整个地以及在其边缘表面处为单个整体式金属区域。组件还包括具有小于每摄氏度百万分之八(ppm/℃)的热膨胀系数的电介质层，所述电介质层直接接触边缘表面并填充相邻柱之间的空间。电介质层具有与第一端面和第二端面相邻的第一表面和相对的第二表面，所述第一表面和第二表面横向延伸。互连组件在柱的第一端面和第二端面之间不具有横向延伸的互连。互连组件具有分别与第一表面和相对的第二表面相邻的多个第一可润湿触点和多个第二可润湿触点。第一可润湿触点和第二可润湿触点可用于将互连组件结合到微电子元件和电路面板中的至少一者。第一可润湿触点或第二可润湿触点中的至少一者与微电子元件的表面处的元件触点的空间分布匹配，并且第一可润湿触点或第二可润湿触点中的至少一者与在电路面板的表面处暴露的电路触点的空间分布匹配。
至少一些可润湿触点可由第一端面或第二端面限定。柱可由铜制成。基本刚性的实心金属柱还可由金、铝或镍制成。至少一个所述柱可包括与第一端面相邻的第一端区和与第二端面相邻的第二端区。另外，所述至少一个柱可具有轴线以及沿轴线在竖直方向上朝向或远离轴线倾斜的圆周表面(TASA)，使得圆周壁的斜率在第一端区和第二端区之间的边界处突然变化。另外，柱可以围绕在第一端面和第二端面之间延伸的轴线而形成回转表面。在实例中，至少一些回转表面可以是截顶的锥形。作为另外一种选择，至少一些回转表面可以沿着其一部分是抛物线形的。
第一电介质层可以由诸如以下材料制成：低温共烧陶瓷、液晶聚合物、玻璃和高填料含量环氧树脂。第一电介质层在第一表面和第二表面之间可具有至少10μm的厚度。该厚度还可在约30μm和70μm之间。
至少一些第一可润湿触点可与第一端面连接并沿着电介质层的第一表面从所连接的第一端面错开。至少一些第二可润湿触点可连接到第二端面并可沿着电介质层的第二表面从所连接的第二端面错开。互连组件还可包括位于第一电介质层的第一表面上的多条第一迹线，所述多条第一迹线连接到柱的第一端中的至少一些。
电介质层可以是第一电介质层，并且第一可润湿触点可暴露在沿着第一电介质层的第一表面设置的第二电介质层的外表面上，并且可以通过嵌入第二电介质层中的第一导电迹线与第一端面连接。至少一些第二可润湿触点可沿着第二电介质层的第一表面从所连接的第二端面错开，并且第二可润湿触点可暴露在沿着第一电介质层的第二表面设置的第三电介质层的外表面上。第二可润湿触点可通过嵌入第三电介质层中的第二导电迹线与第二端面连接。
第一可润湿触点可限定第一节距，并且第二可润湿触点可限定小于第一节距的第二节距。在一种变型中，第二节距可最高为第一节距的50%。
在本公开的另一个实施例中，微电子组合件可包括具有元件触点的微电子元件。该组合件还可包括根据前述实施例之一的互连组件和在上面具有电路触点的电路。微电子元件的第一接触焊盘中的至少一些结合至互连组件的柱的第一可润湿触点，并且第二可润湿触点结合至电路触点。
附图说明
图1是可用于形成根据本公开的实施例的互连设备的一部分的结构的俯视图；
图2是图1中所示结构的侧视图；
图3是根据本公开的实施例的互连组件的俯视图；
图4和图5示出了在其制造的各个步骤期间根据本公开的实施例的互连组件；
图6A和图6B示出了在根据本公开的实施例的制造方法的替代步骤期间的互连组件的变型；
图7示出了根据本公开的实施例的制造方法中的另一个步骤；
图8示出了根据本公开的实施例的互连组件；
图9A和图9B示出了包括对图8的实施例进行增补的互连组件的替代实施例；
图10A和图10B示出了分别包括根据图8和图9A所示实施例的互连组件的微电子组合件的变型；
图11-13示出了在替代制造工艺步骤期间的互连组件；并且
图14示出了可包括如图10A和图10B中所示的微电子组合件的电子系统。
本文中，尽可能使用相同的参考编号来表示各图中共有的相同元件。为了进行示意性的说明，简化了图中的图像，并且未按比例绘制所述图像。
附图示出了本发明的示例性实施例，并因此不应将其视为限制本发明的范围，本发明可接纳其他等效实施例。
具体实施方式
图4-7示出了在其制造方法的各阶段中的互连组件2。互连组件2在图8中以完整形式示出，其在电介质层20内具有多个柱10。柱10具有远离彼此的端面10A和10B，以及在两者间延伸的边缘表面14。端面10A和10B在其对应表面228和226上不被电介质层20覆盖。端面10A和10B的宽度通常选择成在约50至1000μm的范围内，例如，200至300μm。柱210还可为导电销的形式。柱10可在有利于微电子组合件的元件之间的连接性的位置处形成。此类柱可具有不同的形状因数并组织成例如具有在100至10000μm范围内（例如400至650μm）的节距的一个或多个网格式图案。
电介质层20至少部分地在表面7上面延伸，该表面7在图13中由部分迹线30和部分重新分布电介质62限定。电介质层20可由例如通过化学反应固化以形成聚合物电介质的组合物形成，例如可使用环氧树脂和聚酰亚胺。在其他情况下，可流动的组合物在高温下可以是热塑性的，其可以通过冷却而硬化成固态。优选地，电介质层20与组件2的特征（例如，包括柱10和迹线30）形成结合界面。用于电介质层20的材料还可包括一种或多种影响电介质层20的性质的添加剂。例如，此类添加剂可包括颗粒材料，诸如二氧化硅或其他无机电介质，或纤维增强材料，诸如短玻璃纤维。
互连组件2可包括由热膨胀系数(“CTE”)较低的材料制成的电介质层20。用于形成电介质层20的材料的CTE可以在每摄氏度百万分之八(“ppm/℃”)或更低的范围内。诸如本文所述的互连组件之类的组件在制造、测试或使用期间可能会经受频繁的高温以及在高温与低温之间的循环。在应用中，如图10A和10B中所示，具有细小节距结合界面的一个或多个微电子元件可以覆晶结合至具有较低CTE电介质层20的互连组件2。因为互连组件与例如微电子元件6之间的CTE差值可以降低到更易管理的量。在这种情况下，结合界面处的降低的应力可允许减小结合界面处焊料凸块的大小，从而有助于实现更细小的节距。
此外，当互连组件内的结构具有不同的CTE时，由于温度变化而引起的膨胀和收缩的不同量可在电介质层220与柱210之间施加应力，这会在某些条件下导致分层或开裂。因此，具有此类电介质材料层的组件比具有较高CTE的组件更不易使销210在使用期间从模塑的电介质层220内脱离。通过形成具有低CTE或更接近用于形成销10的导电材料的CTE的电介质层20，各结构将膨胀和收缩更加接近的量，从而可能降低结合界面失效的可能性。可用于在如本文所述的基板或互连组件中形成模塑的电介质层20的电介质材料可包括各种低温共烧陶瓷、各种液晶聚合物(“LCP”)和玻璃。某些具有环氧树脂基体的复合材料也可具有适当低的CTE。此类材料包括高填料含量环氧树脂复合材料，其中填料由玻璃或其他类似材料形成。
如图中所示，互连组件2在端面10A和10B之间的电介质材料内不含在柱10或别处之间至少部分地横向（与电介质层20的表面26、28平行）延伸的任何导电互连件。迹线30等可用于在端面10A和10B之间的区域外形成横向延伸的连接。在实例中，在电介质层20内不存在侧向连接。在另一个实例中，在电介质层20内，唯一的连接是由电介质层20的表面26和28之间的柱10形成。
在图8的互连组件中，端面10B可以是用于采用焊料球或其他导电材料将柱10连接到另一组件的可润湿触点。例如，在图10A中，端面10B用于将柱10接合至焊料球32，而焊料球又接合至微电子元件6上的触点50。可使用其他材料来取代焊料球32以接合组合件的组件特征，例如锡铟或导电基体。另外，可将可润湿的金属层或结构添加到互连组件2，该互连组件2可为用于连接到其他微电子组合件的可润湿触点。此类可润湿金属层或结构可由镍或Ni-Au或有机可焊性保护剂(“OSP”)制成。可作为可润湿触点的结构包括部分迹线30、或可与迹线30一起图案化或可覆盖在迹线30或端面10A、10B上的接触焊盘34。例如，图9A示出了在电介质层20的表面26上的可作为可润湿触点的焊盘34，该焊盘34覆盖在柱10的末端10B上并与其电连接。
如图8中进一步所示，可润湿触点可作为通过迹线30和其他导电结构例如导电通孔36与端面10A电连接的焊盘34提供。在一个实例中，迹线30可以电连接到并覆盖对应端面10A，并且以平行于重新分布层60中的表面28的方向远离端面延伸。迹线30可用于在从端面10A的位置横向错开的位置处提供可润湿触点。在图8所示的实施例中，在重新分布层60的重新分布电介质62内形成迹线30的多个层；然而，也可使用单个层来实现期望的错开构造。迹线层通过在不同层中和相同层内的迹线30之间延伸的部分重新分布电介质62而彼此分开。迹线30根据需要使用导电通孔36在层之间连接，所述导电通孔穿过部分的重新分布电介质60形成。从重新分布层60中的端面10A错开的焊盘43的阵列的实例在图3的示意图中示出。
迹线30可具有不同的宽度，包括与柱10的端面10A和10B的宽度相比更小的宽度（如图3中所示）。这有利于制造具有高布线密度的互连组件。一般来讲，迹线30的宽度在约5至100μm的范围内选择（例如，20至40μm）；然而，部分迹线（诸如用作可润湿触点的部分迹线30）或一些迹线自身可具有大于100μm的宽度。迹线30与柱10一起可以形成互连组件2的电路。每条迹线30可以连接到至少一个柱10或至少一条其他迹线。然而，一些迹线可以“浮动”，因为它们可以与柱和其他迹线电断开。同样，一个或多个柱可以保持不连接到任何迹线。
具有一个或多个重新分布层60的互连组件2的实施例可允许使用互连组件2以连接到具有与柱10的构造不同的连接构造的微电子组合件。具体地，互连组件2能够具有在组件的任一侧上赋予可润湿触点的阵列不同节距的重新分布层。如图8中所示，用作在表面26上形成的可润湿触点的端面10A的节距大于由表面64或重新分布层60上的通孔36形成的可润湿触点的节距。图9A中示出的实施例在这方面类似，因为表面26上的焊盘34的可润湿触点的节距大于外表面64上的焊盘34的可润湿触点的节距。
如图10A和10B中所示，图9和10A分别所示的形式中任一种形式的互连组件2可用于连接具有相应触点的两个组件，所述相应触点具有不同节距或其他不同构造。在图10A所示的实例中，微电子元件6具有与印刷电路板(“PCB”)12上的触点52的节距相比更小节距的触点50。PCB12的触点52接合到端面10B，用作其可润湿触点，并且微电子元件6的触点50接合到互连组件2的通孔焊盘34，该互连组件相对于图8的描述是反向的。图10B中所示的实施例与图10A中所示的实施例类似，不同的是覆盖端面10B的焊盘34用作可润湿触点以使用焊料球32而连接到PCB12的触点52。
图9B示出了具有沿着表面26形成的第二重新分布层70的互连组件2的实施例。重新分布层70与重新分布层60类似，不同的是在所示实施例中触点34覆盖部分的外表面74并电连接到未被表面74覆盖的导电通孔36。焊盘34通过迹线30和在重新分布电介质72内形成的额外导电通孔36连接到端面10B的相应表面。另外，焊盘34从其相应的端面10B错开以便能够在表面74上用作可润湿触点，此具有与端面10B不同的构造。在所示实施例中，由焊盘34形成的可润湿触点具有比端面10B更大的节距，甚至比能够用作表面64上的可润湿触点的表面64上的触点34的节距更大。此种构造可用于形成在其相应表面之间相差至少1.5倍并在一些实施例中至少约2倍的可润湿触点节距。应当注意的是，焊盘32可形成为覆盖在表面64或74中任一者上的通孔36。作为另外一种选择，焊盘34可通过以下任一方式直接连接到迹线30：通过结合的形式或通过与迹线一体形成并暴露在表面64和74中的任一者上。图9B中所示的组件2的实施例可用于组合件中以在如图10A和10B中所示的类似构造中在微电子元件和PCB之间附连，并可以允许微电子元件和PCB的导电特征之间的节距的差值甚至更大。
微电子元件或器件可使用诸如所示的球焊技术或使用其他技术安装在基板上。相似地，此类技术可用于将作为附加组件而彼此堆叠的基板连接到本文所示的组合件。此类组合件的另外实例示出并描述于美国专利7,759,782和美国专利申请公开2010/0273293中，其公开内容据此全文以引用方式并入本文。例如，互连组件可设置在并连接到包括导电EMI屏蔽的PCB上。然后，可将柱的端面焊接到具有EMI屏蔽的PCB的接触焊盘上，所述EMI屏蔽被球焊到互连组件的周边迹线上以用于接地到屏蔽物。另外，本文所述的互连组件可以互连以形成多插入体组合件(TSRA)。这样的组合件可包括两个覆盖在彼此上面的互连组件。堆叠的互连组件中的一者可例如具有在其模塑的电介质层中形成的凹槽，以接纳（而不电连接到）结合到另一互连组件的微电子封装。
如图13中所示，柱10可包括各种构形的边缘表面14。边缘表面14A显示为沿着对应端面10A和10B之间的基本直线延伸。因此，边缘表面14A可以沿着在端面10A和10B之间延伸的轴线形成大致圆柱形形状。边缘表面14C在大小不同的端面10A和10B之间延伸，使得边缘表面14C形成大致截顶的锥形形状。作为另外一种选择，与在大小不同的基部之间延伸的14C类似的边缘表面可以形成由抛物线形成的回转表面。
边缘表面14B被形成为具有第一部分14Bi和第二部分14Bii，使得边缘表面14B在第一部分14Bi内的部分向外倾斜至面向表面28。边缘表面14B在第二部分14Bii内的部分向内倾斜以背离表面28，使得边缘表面14B的斜率在第一部分14Bi和第二部分14Bii之间形成的边界处突然改变。在一个实施例中，该边界在边缘表面14B中形成脊15，从而将第一部分14Bi与第二部分14Bii分开。脊15或另一个突然过渡部分可位于对应端面10A和10B之间无限数目个位置中的任一个位置，包括靠近两者间的中间点或更靠近端面10A或端面10B中的任一者。通过形成如上所述具有边缘表面14B的柱10，在其中形成锚定结构，例如脊15，该结构有助于将柱10在电介质层20内固定就位。具有锚定结构的导电突起诸如柱或销的实例示出并描述于美国专利申请公开2008/0003402中，该专利的公开内容全文并入本文中。另外的实例示出并描述于美国专利申请序列号12/838,974中，该专利申请的公开内容全文并入本文中。
在用于制备互连组件2的方法中，如图8中所示，可在刚性金属层4上形成柱10。如图2中所示，刚性金属层中可包括两个层，诸如导电金属层4a和阻障或蚀刻阻挡层4b。作为另外一种选择，刚性金属层4可为载体层的形式，随后从其上移除工艺中组件2'。可例如通过在可以形成部分刚性金属层4的电共用层上镀覆导电金属或通过从设置在蚀刻阻挡层4b上的实心金属层6（如图2中所示）蚀刻柱10而一体化形成柱10。在柱10通过诸如半蚀刻等工艺而形成的实施例中，将端面10A视为沿着理论平面存在，该理论平面沿着柱10和层4的表面7之间的界面形成。图4显示了在层4的表面7上形成的远离该表面延伸的柱10；然而，在其他实施例中，柱10远离其延伸的表面7可被包含在上述替代性结构中的任一者上。如图4-6中所示的层4可表示这些结构中的任一者，包括如图2中所示的此类多层结构。
在图5中，电介质层20在柱10A的边缘表面14上方以及在在端面10B之间的表面7的一些部分的上方形成。在模塑工艺中，将可流动的组合物引入所需的位置并固化以形成电介质层。如此前所讨论的，组合物可以是将会固化成固体形式并形成电介质的基本任何材料，并且还可以是低CTE可固化材料。在模塑工艺的示例性实施例中，可将工艺中组件2夹在可为模塑工具的一部分的压板和配对元件之间。配对元件可紧靠柱10的端面10B，并且可将可流动的模塑组合物注入或换句话讲引入表面7和配对元件之间的空间中。
可通过配对元件中的至少一个开口或闸门注入模塑组合物。狭槽可进一步用作滞留空气的逸出通道，并且还可排出模塑组合物的多余材料。完成模塑工艺后，将压板和配对元件移除。在某些情况下，柱的端面10B在完成模塑步骤时不含模塑组合物。在其他情况下，模塑组合物的薄膜可以覆盖在一些或全部柱10的端面10B上。在这种情况下，可通过将模塑电介质层的表面26暴露于侵蚀模塑电介质的简单等离子体蚀刻或灰化过程来移除薄膜。可用于暴露柱10的顶端10B的其他工艺包括磨削、研磨或抛光。在另一个变型中，电介质材料组合物可作为设置在柱的端面上或在配对元件与柱的端面接合之前设置在配对元件上的块体提供，使得在使柱贴靠配对元件时迫使组合物进入柱之间的空间内。
在可供选择的实施例中，工艺中组件2可以是较大框架的一部分，所述较大框架包含多个用于形成工艺中组件的类似结构。在该实施例中，模塑工具的压板和配对元件在整个框架上方延伸。然后，在模塑工艺期间，将模塑组合物同时引入组件和配对元件之间的空间中。在完成模塑工艺时将压板和配对元件移除后，可将组件从框架分离（例如，切割掉）。作为另外一种选择，这种分离可在添加焊盘或一个或多个重新分布层的步骤之后发生。
模塑步骤可形成具有表面26的电介质元件或电介质层，所述表面26与柱2的端面10B共面。模塑步骤还可形成具有表面28的电介质层，所述表面28与表面7接合并因此与柱10的端面10A共面。
可通过形成一个或多个重新分布层，诸如沿着表面28的重新分布层60或沿着表面26的重新分布层70而完成互连组件2，如图8和9B中所示。如上所述并如图9A中所示，或根据其他需要，所述完成还可包括在表面26、28、64或74中任一者上形成焊盘34。可形成例如包括迹线30的重新分布层60，所述迹线30是通过蚀刻掉迹线30所需区域之间的层4的选定部分而形成的，如相对于图7进一步描述。导电迹线30可由例如层4a和4b使用蚀刻工艺形成。然后可沿着迹线30之间的表面28以及任选地在迹线30上方的表面28施加至少一部分的重新分布电介质62。这可形成重新分布层60的全部或一部分。然后可与导电通孔36一起形成另外的迹线30和部分的重新分布电介质62，从而形成多层重新分布层60，如此前所述。
作为另外一种选择，诸如在其中在非导电载体等上形成销的实施例中，可将载体移除，从而暴露出表面28并产生图6B的结构。然后可通过例如直接图案化迹线30而在表面28上形成迹线30。作为另外一种选择，迹线30可通过以下方式形成：将单独的金属层镀覆或结合到端面10A并沿着表面28延伸，然后蚀刻该层以移除迹线30之间的区域。该工艺可如上所述继续进行，从而形成多层式重新分布层。作为另外的替代形式，具有嵌入重新分布电介质中的迹线30的重新分布层可单独地形成并沿着各自的表面28和26接合到端面10A或10B中的任一者。
在另一个实施例中，销可由单层主要金属（例如铜等）制造。销10可使用蚀刻工艺或镀覆工艺由金属形成。然后，可使用上文参考图5所述的工艺形成电介质层20。然后，可使用蚀刻工艺由与柱10相对的层的剩余金属形成导电迹线30。工艺中组件可根据上述各种方法完成。
形成互连组件2的替代性方法示于图11-13中。在图11中，示出了在载体80上形成的重新分布层60。在图12中，然后如上所述通过镀覆或通过蚀刻形成柱10，使得端面10A覆盖在连接到对应错开的可润湿表面的迹线30的选定部分上，所述错开的可润湿表面可以是例如未被重新分布电介质62覆盖的焊盘34。在图13中，电介质层20在在柱10之间的重新分布层30的表面7'上方并沿着柱10的边缘表面14形成。然后，互连组件2可从载体80上移除，或可以在从载体80上移除之前在表面26上形成第二电介质层70或焊盘32。
上述互连组件可用于各式各样的电子系统的构造中，如图14中所示。例如，根据本发明的另外实施例的系统90可包括微电子组合件4，其是通过将微电子元件6与互连组件组装而形成的如图10A中所示微电子元件6和互连组件2的微电子组合件4类似的单元。如上所述的所示实施例以及互连组件或其组合件的其他变型可结合其他电子组件92和94使用。在所示实例中，组件92可以是半导体芯片或封装或包括半导体芯片的其他组合件，而组件94为显示屏，但可使用任何其他组件。当然，虽然为了清楚说明而在图14中仅示出了两个额外的组件，但是系统可包括任意数目的此类组件。在另外的变型中，可使用任何数目的包括微电子元件和互连组件的微电子组合件。微电子组合件以及组件92和94安装在以虚线示意性示出的共同壳体91中，并根据需要彼此电互连以形成所需的电路。在示出的示例性系统中，该系统包括电路面板96，例如柔性印刷电路板，并且电路面板包括将组件彼此互连的许多导体98，在图14中仅示出了其中一个。然而，这仅是示例性的；可使用用于形成电连接的任何合适的结构，包括可连接到接触焊盘等或与接触焊盘等成为一体的多条迹线。另外，电路面板96可以是与上面具有触点52的PCB12类似的结构，并可使用焊料球32等连接到互连组件2。外壳91被显示为能够用于例如移动电话或个人数字助理中的类型的便携式外壳，并且屏幕94暴露在外壳的表面处。当结构90包括诸如成像芯片的光敏元件时，还可提供透镜99或其他光学装置以将光线路由至该结构。同样，在图14中示出的简化系统90仅是示例性的；可使用上述结构制作其他系统，包括通常被视为固定结构的系统，诸如台式电脑、路由器等。
尽管已参照特定实施例对本发明进行了描述，但是应当理解，这些实施例仅说明本发明的原理和应用。因此，应当理解，可在不脱离由所附权利要求限定的本发明的实质和范围的情况下，对示例性的实施例进行众多修改并可以设计出其他配置形式。

Claims (43)

1.一种用于制备互连组件的方法，包括：
提供具有远离基准表面延伸的多个基本刚性的实心金属柱的元件，每个柱均具有第一端面和相对的第二端面以及在所述第一端面和第二端面之间延伸的边缘表面，每个柱均整个地以及在所述边缘表面处具有单个整体式金属区域；
形成具有小于每摄氏度百万分之八(ppm/℃)的热膨胀系数的电介质层，所述电介质层接触所述边缘表面并且填充所述柱中的相邻柱之间的空间，所述电介质层具有与所述第一端面和第二端面相邻的第一表面和相对的第二表面；以及
完成所述互连组件，所述互连组件在所述柱的所述第一端面和第二端面之间不具有在所述柱之间横向延伸的导电互连，所述互连组件具有分别与所述第一表面和所述相对的第二表面相邻的多个第一可润湿触点和多个第二可润湿触点，所述第一可润湿触点和第二可润湿触点能够用于将所述互连组件结合到微电子元件或电路面板中的至少一者，所述第一可润湿触点或所述第二可润湿触点中的至少一者能够用于结合到微电子元件的表面上的元件触点，并且所述第一可润湿触点或所述第二可润湿触点中的至少一者能够用于结合到电路面板的表面上的电路触点。
2.根据权利要求1所述的方法，其中至少一些所述可润湿触点由所述第一端面或所述第二端面限定。
3.根据权利要求1所述的方法，其中形成所述电介质层的所述步骤还包括移除所述电介质层的一部分以露出所述柱的所述第一端面或第二端面中的至少一者。
4.根据权利要求1所述的方法，其中第一电介质层由选自包括下列项的组的材料形成：低温共烧陶瓷、液晶聚合物、玻璃和高填料含量环氧树脂。
5.根据权利要求1所述的方法，其中所述多个柱由包括下列项的组中的至少一者形成：金、铜、铜合金、铝和镍。
6.根据权利要求1所述的方法，其中第一电介质层在所述第一表面和第二表面之间具有至少10μm的厚度。
7.根据权利要求1所述的方法，其中完成所述互连组件的所述步骤包括形成导电元件，包括与所述第二端面电连接的至少一些所述第二可润湿触点，其中至少一些所述第二可润湿触点沿着所述电介质层的所述第二表面从所连接的所述第二端面错开。
8.根据权利要求7所述的方法，其中所述第一可润湿触点限定第一节距，并且其中所述第二可润湿触点限定不同于所述第一节距的第二节距。
9.根据权利要求7所述的方法，其中所述电介质层为第一电介质层，并且完成所述互连组件的所述步骤包括沿着所述第一电介质层的所述第二表面形成第二电介质层，所述第二电介质层具有表面，至少一些所述第二可润湿触点位于该表面上，其中所述第二可润湿触点通过沿着所述第二电介质层延伸的第一迹线与所述第二端面电连接。
10.根据权利要求9所述的方法，其中完成所述互连组件的所述步骤包括沿着所述第一电介质层的所述第一表面形成第三电介质层，所述第三电介质层具有表面，至少一些所述第一可润湿触点位于该表面上，其中所述第一可润湿触点通过沿着所述第三电介质层延伸的第二迹线与所述第一端面电连接。
11.根据权利要求1所述的方法，其中提供所述元件的所述步骤包括在限定基准表面的金属层上形成所述柱，完成所述互连组件的所述步骤还包括选择性地移除所述金属层的多个部分，以形成在所述第一端面处从所述柱延伸的多条迹线。
12.根据权利要求11所述的方法，其中形成所述柱包括沿着所述金属层的选定区域镀覆所述柱。
13.根据权利要求1所述的方法，其中提供所述元件的所述步骤包括通过蚀刻金属层以从所述柱外部的区域除去金属，以便留下其变薄部分而形成所述柱，完成所述互连组件的所述步骤还包括选择性地移除所述金属层的所述变薄部分的多个部分，以形成在所述第一端面处从所述柱延伸的多条迹线。
14.根据权利要求11所述的方法，其中选择性地移除所述金属层的多个部分的所述步骤形成在所述第一端面处在至少一些所述柱之间延伸的至少一些所述迹线。
15.根据权利要求1所述的方法，其中所述基准表面由重新分布电介质的内表面限定，所述重新分布电介质具有外表面，至少一些所述第一可润湿触点位于该外表面上，其中所述第一可润湿触点通过沿着所述重新分布电介质延伸的第一迹线与所述第二端面电连接。
16.一种用于制备微电子组合件的方法，包括：
将根据权利要求1制备的互连组件安装到上面具有多个第一触点的基板，使得至少一些所述第一可润湿触点与所述第一触点电连接；以及
将表面处具有多个第二触点的微电子元件安装到所述互连组件，使得至少一些所述第二触点与所述互连组件的所述第二可润湿触点电连接。
17.根据权利要求16所述的方法，其中安装所述微电子元件的所述步骤包括通过大量的导电粘结材料将所述第二触点与所述第二可润湿触点接合。
18.根据权利要求17所述的方法，其中安装所述互连组件与所述基板的所述步骤包括通过大量的导电粘结材料将所述第一触点与所述第一可润湿触点接合。
19.一种用于制备微电子互连组件的方法，包括：
在载体上形成重新分布层，所述重新分布层包括具有位于所述载体上的第一表面和远离所述第一表面的第二表面的重新分布电介质、在所述第一表面处未被所述重新分布电介质覆盖的多个导电的第一连接元件、以及在所述重新分布电介质的所述第二表面处沿着所述重新分布电介质延伸的多条导电迹线，所述导电迹线具有未被所述重新分布电介质覆盖的多个部分；
形成远离所述重新分布层延伸的多个基本刚性的实心金属柱，所述柱中的每一个均包括基部，至少一些柱与所述重新分布层的相应迹线电连接，所述柱具有远离所述基部的端面以及在所述基部与所述端面之间延伸的边缘表面；以及然后
形成覆盖在所述重新分布层上面并填充所述柱之间的空间的电介质层，所述互连组件在所述电介质层的表面处具有多个可润湿触点，所述可润湿触点能够用于将所述互连组件结合到微电子元件或电路面板中的至少一者，并且其中所述互连组件在所述柱的所述第一端面和第二端面之间不具有任何横向延伸的互连。
20.一种互连组件，包括：
多个基本刚性的实心金属柱，每个金属柱均具有第一端面、远离所述第一端面的第二端面、以及在所述第一端面和第二端面之间延伸的边缘表面，每个柱均在垂直于所述端面的方向上延伸，每个柱均整个地以及在所述边缘表面处为单个整体式金属区域；以及
具有小于每摄氏度百万分之八(ppm/℃)的热膨胀系数的电介质层，所述电介质层直接接触所述边缘表面并填充所述柱中相邻柱之间的空间，所述电介质层具有与所述第一端面和第二端面相邻的第一表面和相对的第二表面，所述第一表面和第二表面横向延伸，
所述互连组件在所述柱的所述第一端面和第二端面之间不具有横向延伸的导电互连，所述互连组件具有分别与所述第一表面和相对的第二表面相邻的多个第一可润湿触点和多个第二可润湿触点，所述第一可润湿触点和第二可润湿触点能够用于将所述互连组件结合到微电子元件和电路面板中的至少一者，所述第一可润湿触点或所述第二可润湿触点中的至少一者与微电子元件的表面处的元件触点的空间分布匹配，并且所述第一可润湿触点或所述第二可润湿触点中的至少一者与暴露在电路面板的表面处的电路触点的空间分布匹配。
21.一种微电子组合件，包括根据权利要求20所述的互连组件，还包括所述微电子元件，其中所述第一可润湿触点与所述微电子元件的表面处的元件触点的所述空间分布匹配，并且所述元件触点通过大量的导电粘结材料与所述第一可润湿触点接合。
22.一种组合件，包括根据权利要求21所述的微电子组合件，还包括所述电路面板，其中所述第二可润湿触点与所述电路面板的表面处的电路触点的所述空间分布匹配，并且所述电路触点通过大量的导电粘结材料与所述第二可润湿触点接合。
23.根据权利要求20所述的互连组件，其中至少一些所述可润湿触点由所述第一端面或所述第二端面限定。
24.根据权利要求20所述的互连组件，其中第一电介质层基本上由选自低温共烧陶瓷、液晶聚合物、玻璃和高填料含量环氧树脂的材料组成。
25.根据权利要求20所述的结构，其中所述柱由铜制成。
26.根据权利要求20所述的结构，其中所述柱基本上由选自包括铜、金、铝和镍的组中的至少一种金属组成。
27.根据权利要求20所述的结构，其中所述电介质层在所述第一表面和第二表面之间具有至少10μm的厚度。
28.根据权利要求27所述的结构，其中所述厚度在约30μm和70μm之间。
29.根据权利要求20所述的互连组件，其中至少一些所述第一可润湿触点连接到所述第一端面，并沿着所述电介质层的所述第一表面从所连接的所述第一端面错开。
30.根据权利要求29所述的互连组件，其中所述电介质层为第一电介质层，其中所述第一可润湿触点暴露于覆盖在所述第一电介质层的第一表面上面的第二电介质层的表面处，并通过嵌入所述第二电介质层中的第一导电迹线与所述第一端面连接。
31.根据权利要求30所述的互连组件，其中至少一些所述第二可润湿触点沿着所述电介质层的所述第二表面从所连接的所述第二端面错开，并且其中所述第二可润湿触点暴露于覆盖在所述第一电介质层的第二表面上面的第三电介质层的表面处，并通过嵌入所述第三电介质层中的第二导电迹线与所述第二端面连接。
32.根据权利要求29所述的互连组件，其中至少一些所述第二可润湿触点与所述第二端面连接，并沿着所述电介质层的所述第二表面从所连接的所述第二端面错开。
33.根据权利要求20所述的互连组件，还包括在所述第一电介质层的所述第一表面上的多条第一迹线，所述多条第一迹线与所述基本刚性的实心金属柱的所述第一端中的至少一些连接。
34.根据权利要求20所述的互连组件，其中所述第一可润湿触点限定第一节距，并且所述第二可润湿触点限定小于所述第一节距的第二节距。
35.根据权利要求34所述的互连组件，其中所述第二节距与暴露于微电子元件的表面处的电路触点的空间分布匹配，其中所述第一节距与暴露于电路面板的表面处的电路触点的空间分布匹配，并且其中所述第二节距小于或等于所述第一节距的50%。
36.根据权利要求20所述的互连组件，其中至少一个所述柱包括与所述第一端面相邻的第一端区和与所述第二端面相邻的第二端区，并且其中所述至少一个柱具有轴线以及沿着所述轴线在竖直方向上朝向或远离所述轴线倾斜的圆周表面，使得圆周壁的斜率在所述第一端区与所述第二端区之间的边界处突然改变。
37.根据权利要求20所述的互连组件，其中所述柱围绕在所述第一端面和第二端面之间延伸的轴线形成回转表面。
38.根据权利要求37所述的互连组件，其中至少一些所述回转表面为截顶的锥形。
39.根据权利要求37所述的互连组件，其中至少一些所述回转表面沿着其一部分为抛物线形。
40.一种组合件，包括：
微电子元件，其具有面向第一可润湿触点的元件触点；
根据权利要求20所述的互连组件；和
电路面板，其上具有面向第二可润湿触点的电路触点；
其中所述微电子元件的至少一些所述元件触点通过导电块接合到所述互连组件的所述第一可润湿触点，并且所述第二可润湿触点通过导电块结合到至少一些所述电路触点。
41.一种系统，包括：
根据权利要求21所述的微电子组合件以及电连接到所述微电子组合件的一个或多个其他电子组件。
42.根据权利要求41所述的系统，还包括外壳，所述微电子组合件和所述其他电子组件被安装到所述外壳。
43.根据权利要求41所述的系统，还包括上面具有电路触点的电路面板，其中所述第二可润湿触点通过导电块与一些所述电路触点接合，并且其中至少另一个所述电子组件电连接到其他的所述电路触点。
CN201280030721.6A 2011-04-21 2012-04-19 具有模塑成型的低热膨胀系数电介质的插入体 Pending CN103635993A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/091,800 US8709933B2 (en) 2011-04-21 2011-04-21 Interposer having molded low CTE dielectric
US13/091,800 2011-04-21
PCT/US2012/034209 WO2012145484A1 (en) 2011-04-21 2012-04-19 Interposer having molded low cte dielectric

Publications (1)

Publication Number Publication Date
CN103635993A true CN103635993A (zh) 2014-03-12

Family

ID=46045119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280030721.6A Pending CN103635993A (zh) 2011-04-21 2012-04-19 具有模塑成型的低热膨胀系数电介质的插入体

Country Status (7)

Country Link
US (2) US8709933B2 (zh)
EP (1) EP2700090A1 (zh)
JP (1) JP2014512695A (zh)
KR (1) KR101918139B1 (zh)
CN (1) CN103635993A (zh)
TW (1) TWI491326B (zh)
WO (1) WO2012145484A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321892A (zh) * 2014-07-17 2016-02-10 日月光半导体制造股份有限公司 半导体衬底及其制造方法
CN105655309A (zh) * 2014-11-27 2016-06-08 鉝晶国际科技有限公司 无晶片基材的中介层的制作方法
CN109891583A (zh) * 2016-10-26 2019-06-14 伊文萨思公司 层压体与电互连件的粘结

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009136495A1 (ja) 2008-05-09 2009-11-12 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
US20130070437A1 (en) * 2011-09-20 2013-03-21 Invensas Corp. Hybrid interposer
US8896089B2 (en) * 2011-11-09 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers for semiconductor devices and methods of manufacture thereof
US8957518B2 (en) * 2012-01-04 2015-02-17 Mediatek Inc. Molded interposer package and method for fabricating the same
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US9281292B2 (en) 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
US8884427B2 (en) * 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9165878B2 (en) 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN103311216B (zh) * 2013-05-20 2016-02-24 江苏长电科技股份有限公司 高密度多层线路芯片倒装封装结构及制作方法
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
KR102279152B1 (ko) * 2014-12-11 2021-07-19 엘지이노텍 주식회사 배선용 인터포저 및 이를 구비하는 전자 모듈
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9852994B2 (en) 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
WO2017111959A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Projecting contacts and method for making the same
TWI605557B (zh) * 2015-12-31 2017-11-11 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
CN115547846A (zh) * 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置
US20230140738A1 (en) * 2021-10-30 2023-05-04 Raymond Won Bae Microelectronic test and package interface substrates, devices, and methods of manufacture thereof alignment improvement of interconnect on buildup redistribution layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
CN1292635A (zh) * 1999-10-12 2001-04-25 株式会社能洲 布线电路衬底及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369898A (ja) * 1991-06-19 1992-12-22 Hitachi Ltd 多層配線基板及びその製造方法
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
JP3311215B2 (ja) 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JPH11307938A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
JP4043146B2 (ja) * 1999-06-25 2008-02-06 イビデン株式会社 パッケージ基板
JP2001077499A (ja) * 1999-09-03 2001-03-23 Toshiba Corp 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JP2001326459A (ja) * 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
KR20010094893A (ko) 2000-04-07 2001-11-03 정보영 손가방용 소매치기방지장치
JP2002050870A (ja) * 2000-08-01 2002-02-15 Hitachi Chem Co Ltd 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法
US7166491B2 (en) 2003-06-11 2007-01-23 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
JP4283609B2 (ja) * 2003-07-15 2009-06-24 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
JP4899604B2 (ja) * 2006-04-13 2012-03-21 ソニー株式会社 三次元半導体パッケージ製造方法
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP5526575B2 (ja) * 2009-03-30 2014-06-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8736066B2 (en) * 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8978247B2 (en) 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
CN1292635A (zh) * 1999-10-12 2001-04-25 株式会社能洲 布线电路衬底及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321892A (zh) * 2014-07-17 2016-02-10 日月光半导体制造股份有限公司 半导体衬底及其制造方法
CN105321892B (zh) * 2014-07-17 2018-10-26 日月光半导体制造股份有限公司 半导体衬底及其制造方法
CN105655309A (zh) * 2014-11-27 2016-06-08 鉝晶国际科技有限公司 无晶片基材的中介层的制作方法
CN109891583A (zh) * 2016-10-26 2019-06-14 伊文萨思公司 层压体与电互连件的粘结
CN109891583B (zh) * 2016-10-26 2020-06-23 伊文萨思公司 层压体与电互连件的粘结

Also Published As

Publication number Publication date
US20120267751A1 (en) 2012-10-25
EP2700090A1 (en) 2014-02-26
TWI491326B (zh) 2015-07-01
WO2012145484A1 (en) 2012-10-26
US20140206184A1 (en) 2014-07-24
US8709933B2 (en) 2014-04-29
TW201301973A (zh) 2013-01-01
KR20140029458A (ko) 2014-03-10
US9406532B2 (en) 2016-08-02
KR101918139B1 (ko) 2018-11-13
JP2014512695A (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
CN103635993A (zh) 具有模塑成型的低热膨胀系数电介质的插入体
TWI533429B (zh) 低熱膨脹係數插入物
KR101925427B1 (ko) 적층가능 마이크로전자 패키지 구조
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
CN103270587A (zh) 用于与上IC封装耦合以形成封装体叠层（PoP）组件的下IC封装结构以及包括这种下IC封装结构的PoP组件
CN204905477U (zh) 电子设备
US20160365302A1 (en) Reversed build-up substrate for 2.5d
CN103109367A (zh) 可堆叠的模塑微电子封装
CN101543152A (zh) 元器件内置基板的制造方法及元器件内置基板
CN1282982A (zh) 半导体器件的制造方法
US8957520B2 (en) Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts
US20110147908A1 (en) Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly
CN110071073B (zh) 封装结构及其制备方法
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
CN203481214U (zh) 电子器件模块
CN102612274A (zh) 配线基板及其制造方法
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
CN102256435A (zh) 使用柔性互连结构的多层印制电路板及其制作方法
US20130070437A1 (en) Hybrid interposer
CN115706055A (zh) 使用盖和硬化结构封装堆叠衬底和集成电路管芯
US20070138632A1 (en) Electronic carrier board and package structure thereof
CN114068332A (zh) 系统级封装结构及其制作方法和电子设备
CN117637487A (zh) 塑封件的制作方法、半导体产品的制作方法和半导体产品
KR20100027726A (ko) 수직 커넥터, 이를 구비한 반도체 패키지, 및 이들의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140312