CN117637487A - 塑封件的制作方法、半导体产品的制作方法和半导体产品 - Google Patents

Abstract

本申请提供一种塑封件的制作方法、半导体产品的制作方法和半导体产品，该方法包括：获取处于半熔融状态的胶体层；将一个或多个导体柱中的各导体柱沿第一方向部分地插设在胶体层中，该第一方向为胶体层的厚度方向；固化胶体层；沿第一方向，在胶体层上设置第一塑封层，第一塑封层包裹导体柱位于载体层之外的部分，以得到第一封装件；去除第一封装件的第一部分和第二部分，以得到第一塑封件，其中，第一部分和第二部分分别位于第一封装件沿第一方向的两端，并且，一个或多个导体柱中的各导体柱沿第一方向贯穿第一塑封件。从而使得第一塑封件中导体柱构成的通孔之间的间距小于预设阈值，以使得上下层塑封件可以更高密度地电连接。

Description

塑封件的制作方法、半导体产品的制作方法和半导体产品

技术领域

本申请涉及结构封装技术领域，特别涉及一种塑封件的制作方法、半导体产品的制作方法和半导体产品。

背景技术

塑封工艺为采用塑封料对待塑封件进行密封，例如对半导体芯片进行密封，以实现对待塑封件的结构防护，例如，隔离外部水汽，提高结构强度等。

将待塑封件的密封后可以得到不同的塑封件，可以将不同的塑封件进行堆叠可以得到具有一定功能的半导体器件。为了实现上下塑封件的电连接，单一塑封件内可以构建通孔并在孔内置入导体柱，便于将通孔内的导体柱作为电连接的媒介。因此，塑封件的堆叠互连密度受限于上下塑封件垂直互连的通孔密度，这会使得半导体器件的功能复杂度受到通孔密度的限制。

目前对通孔的成型方法包括植铜柱法、镭射烧蚀塑封料成孔法、以及垂直键合引线方法。然而，上述方式成型的通孔的孔壁间距较大，通孔内壁直径不均匀。这会使得同一面积上可设置的通孔密度低，导致触点密度低，使得半导体器件的功能设计受限。因此，如何减少通孔的间距和直径成为了亟待解决的问题。

发明内容

本申请实施例提供了一种塑封件的制作方法、半导体产品的制作方法和半导体产品，解决了现有技术中塑封件通孔的孔壁间距过大导致封装后的半导体器件功能设计受限的技术问题。

第一方面，本申请的一些实施例提供了一种塑封件的制作方法，该方法包括：获取处于半熔融状态的胶体层；将一个或多个导体柱中的各导体柱沿第一方向部分地插设在胶体层中，第一方向为胶体层的厚度方向；固化胶体层；沿第一方向，在胶体层上设置第一塑封层，第一塑封层包裹导体柱位于胶体层之外的部分，以得到第一封装件；去除第一封装件的第一部分和第二部分，以得到第一塑封件，其中，第一部分和第二部分分别位于第一封装件沿第一方向的两端，并且，一个或多个导体柱中的各导体柱沿第一方向贯穿第一塑封件。

在上述第一方面的一些实施方式中，导体柱的数量为多个，并且，沿第二方向，相邻两个导体柱之间的间距小于预设阈值，其中，第二方向与第一方向垂直。

在上述第一方面的一些实施方式中，预设阈值为100微米。

在上述第一方面的一些实施方式中，去除第一封装件的第一部分和第二部分，包括：

沿第一方向研磨第一封装件得到第一塑封件，以去除第一封装件的第一部分和第二部分。

在上述第一方面的一些实施方式中，第一塑封件不包含胶体层，且第一塑封件沿第一方向的两侧表面均为平面。

在上述第一方面的一些实施方式中，胶体层由光固化材料构成，其中，光固化材料包括在指定波段光源下固化的感光树脂。

第二方面，本申请的另一些实施例还提供了一种半导体产品的制作方法，该方法包括：获取处于半熔融状态的胶体层；将一个或多个导体柱中的各导体柱沿第一方向部分地插设在胶体层中，第一方向为胶体层的厚度方向；固化胶体层；将一个或多个器件沿第一方向贴装在固化后的胶体层上；沿第一方向，在胶体层上设置第二塑封层，第二塑封层包裹导体柱位于胶体层之外的部分和一个或多个器件，以得到第二封装件；去除第二封装件的第三部分和第四部分，以得到第二塑封件，其中，第三部分和第四部分分别位于第二封装件沿第一方向的两端，一个或多个导体柱中的各导体柱沿第一方向贯穿第二塑封件，并且，一个或多个器件暴露在第二塑封件的外表面；通过一个或多个器件和一个或多个导体柱中的各导体柱将第二塑封件与一个或多个第三塑封件电连接，以得到半导体产品。

在上述第二方面的一些实施方式中，获取处于半熔融状态的胶体层包括：在载体层上铺设半熔融状态的胶体层。

在上述第二方面的一些实施方式中，导体柱的数量为多个，并且，沿第二方向，相邻两个导体柱之间的间距小于预设阈值，其中，第二方向与第一方向垂直。

在上述第二方面的一些实施方式中，预设阈值为100微米。

在上述第二方面的一些实施方式中，一个或多个器件与一个或多个导体柱中的各导体柱设置在相对于胶体层的同侧表面。

在上述第二方面的一些实施方式中，器件包括连接器，其中，连接器包括焊盘。

第三方面，本申请的另一些实施例还提供了一种半导体产品，该半导体产品通过如上述第二方面所提供任意实施方式中的制作方法制成。

附图说明

图1示出了一种塑封件的剖面结构示意图；

图2A至图2E示出了多种不同的塑封件的通孔剖面结构示意图；

图3根据本申请一些实施例示出一种塑封件的制作方法流程示意图；

图4A根据本申请一些实施例示出胶体层固定导体柱的剖面结构示意图；

图4B根据本申请一些实施例示出塑封导体柱的剖面结构示意图；

图4C根据本申请一些实施例示出通孔的剖面结构示意图；

图5A根据本申请一些实施例示出三维堆叠场景下的胶体层固定导体柱的剖面结构示意图；

图5B根据本申请一些实施例示出三维堆叠场景下的塑封导体柱的剖面结构示意图；

图5C根据本申请一些实施例示出三维堆叠场景下的通孔成型后的塑封件剖面结构示意图；

图5D根据本申请一些实施例示出三维堆叠的塑封件剖面结构示意图；

图6根据本申请一些实施例示出半导体产品的制作方法流程示意图。

具体实施方式

为了便于理解本申请实施例提供的技术方案，下面相对本申请实施例涉及的一些相关领域术语的含义进行释明。

(1)基板，指半导体封装领域与芯片连接的互连线路层或印制电路板。

(2)键合线，为芯片和基板间的焊接引线，是一种使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。

(3)干膜，是一种高分子材料，可通过紫外线的照射后能够产生材料聚合反应，形成稳定的物质附着于待塑封件的表面，例如基板板面，从而达到阻挡电镀或蚀刻的功能。在一些实施方式中，可以将干膜应用于基板板面印刷电路，例如可以使用干膜预留出需要电镀的电路布图位置，在电镀后剥离干膜即可得到完整的印刷电路板。

(4)种子层(seed layer)，为了电镀金属图形预先制作的导电金属薄层，一般是溅射的钛铜，厚度在0.1微米至0.5微米。

为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合说明书附图以及具体的实施方式对本申请实施例所提供的技术方案进行详细的说明。

图1示出了一种塑封结构示意图。该塑封结构包括相对设置的上层塑封件100和下层塑封件300，并且，上层塑封件100和下层塑封件300通过夹层塑封件200’内的多个通孔201中的导体建立电连接。

可以理解，多个通孔201内可以填充导电材料，使得上层塑封件100和下层塑封件300可以通过通孔201内的导电材料建立电连接。

在一些实施方式中，构建通孔201的方式严重限制了多个通孔201内壁之间的距离和通孔内径，使得多个通孔201的轴心距离无法小于100微米，导致通孔201在夹层塑封件200’用于连接其他塑封件的表面上分布密度低下。

例如，参考图2A、图2B和图2C，下层塑封件300可以为基板400，可以将导电材料通过焊料焊接于基板400的指定面400a上，例如指定面的焊盘上，对导电材料和基板400一并塑封，得到塑封件。此时，将塑封件与基板400相背一侧的表面进行研磨，直至形成相对均匀平直的通孔201，在拆除基板400后，即可得到夹层塑封件200’。在夹层塑封件200’中，导电材料填充多个用于建立电连接的通孔201，使得基板400可以与上层塑封件100电连接。

具体地，参考图2A，上述导电材料可以为柱状，例如图2A示出的导电柱201。可以通过在基板400上设置焊料确定多个焊点202，在上述多个焊点202上焊接多枚柱状导电材料，例如铜柱。然而，铜柱201直径大于等于100微米且间距大于75微米时，才能实现夹层塑封件200’与基板400之间的过孔装配，例如表面贴装作业。并且，若要满足上述焊接强度，基于直径大于等于100微米的铜柱201，上述焊点202的直径需要大于100微米，无法实现铜柱间轴心距离小于100微米。

参考图2B，上述导电材料可以为球状。可以通过在基板400上焊接多枚球体导电材料，例如铜球。并且，为了将球体导电材料成功焊接于上述基板400，可以使得球体导电材料表面包裹一层焊料203，此时球体导电材料可以为包裹有焊锡的铜球。然而，铜球的纵深比为1：1，这使得铜球的高度较高时直径也变大，为了能够实现对夹层塑封件200’的贯穿导接，铜球会过多占用夹层塑封件200’的体积。这使得铜球的球心距离大于等于400微米。

参考图2C，上述导电材料可以为拉断的立柱状键合线。可以在基板400上设置多个焊点204，并于每个焊点204上焊接单根键合线，并将键合线拉断形成立柱。在进行封装后即可形成填充有导电材料的通孔201。因为焊接键合线的焊点需要足够的空间保证焊接强度，以防拉断键合线时脱落，因此使得通孔201的间距会因为较大的焊点变大，例如，无法小于100微米。

又例如，参考图2D，可以直接使用塑封材料构成夹层塑封件200’，进而在塑封材料中烧蚀出通孔201，并对烧蚀出的通孔201的内壁上电镀导电材料，使得夹层塑封件200’可以通过通孔201内填充的导电材料导电。例如，可以使用激光烧蚀出图2C中倒梯形的通孔201。而为了可以为通孔201内壁有效电镀导电材料，通孔201的轴心距离应当大于等于300微米，以保障通孔201的内径可以成功满足电镀需求。

再例如，参考图2E，可以在具有种子层205的基板400上覆盖干膜，并将除了通孔201的位置外的干膜进行固化，未被固化的位置可以被电镀出铜柱。然后将干膜剥离，将非通孔201处的种子层用化学方式蚀刻除去，即可得到底部带有被侧蚀的种子层205的通孔201。可以理解，在通过上述电镀方式得到的通孔，干膜的厚度即为通孔的高度。通过这种方式得到的通孔201，为了避免曝光显影后的干膜坍塌或脱落，干膜图形不能太窄，因此通孔之间的间距较大才能保障干膜不会坍塌脱落。由此，多个通孔201的内壁距离和轴心距离均大于100微米。

综上，在上述填充有导电材料的通孔201的成型实现方式中，受限于构建通孔的方式，均无法使得通孔201的轴心距离小于100微米，这使得半导体产品(例如芯片)封装设计的上下层塑封件的互联设计无法提升复杂度，导致半导体产品封装后的功能较少，限制了封装半导体产品的功能。

为解决上述问题，本申请一些实施例提供了一种塑封件的制作方法、半导体产品的制作方法和半导体产品。具体地，该塑封件的制作方法可以获取处于半熔融状态的胶体层；将一个或多个导体柱中的各导体柱沿第一方向部分地插设在胶体层中，该第一方向为胶体层的厚度方向；固化胶体层；沿第一方向，在胶体层上设置第一塑封层，第一塑封层包裹导体柱位于胶体层之外的部分，以得到第一封装件；去除第一封装件的第一部分和第二部分，以得到第一塑封件，其中，第一部分和第二部分分别位于第一封装件沿第一方向的两端，并且，一个或多个导体柱中的各导体柱沿第一方向贯穿第一塑封件。从而使得第一塑封件中导体柱所填充的通孔之间的间距小于预设阈值，以使得上下层塑封件可以更高密度地电连接。

下面结合相关附图对本申请的实施例作进一步地详细描述。

实施例1

图3根据本申请一些实施例示出一种塑封件的制作方法流程示意图。

参考图3并结合图4A至图4C，该流程所包括的具体步骤如下：

S301：获取处于半熔融状态的胶体层500。

可以理解，上述胶体层500可以为可熔融材质构建的半熔融状态的层，用于固定导体柱501。例如，可以为半熔融状态的胶体层500，可以用于固定导体柱501，该导体柱501可以为金属柱。

S302：将一个或多个导体柱中的各导体柱沿第一方向部分地插设在胶体层中，其中，第一方向为胶体层的厚度方向。

可以理解，半熔融状态的胶体层501可以具有一定的厚度，便于各导体柱501沿该第一方向(下称X方向)部分地插设在胶体层中，并使得导体柱在胶体层中保持竖立。

例如，参考图4A，图4A根据本申请一些实施例示出胶体层固定导体柱的结构示意图。上述胶体层可以为半熔融状态的胶体层500，可以将多根导体柱501沿着X方向部分地插设胶体层500中。可以理解，半熔融状态的胶体可以具有一定的粘度和流动性，当导体柱501沿X方向部分地插设胶体层500，并且导体柱501在胶体层500的内部末端与B1表面的距离值大于等于预设距离时，可以使得导体柱501在胶体层500中保持竖立。

在另一些实施例中，导体柱501可以与胶体层500具有一定的夹角，在此不做具体限制。

在一些实施例中，可以使用指定的发射设备将上述导体柱501沿第一方向部分地插设在胶体层500中，在此不对上述发射设备做具体限制。

在另一些实施例中，为了使得导体柱501可以与胶体层500具有一定的夹角，可以使用指定的发射设备沿与第一方向具有一定夹角的方向部分地插设在胶体层500中。

S303：固化胶体层500。

参考图4A，可以理解，半熔融状态的胶体具有一定的粘度和流动性，使得导体柱501在胶体层500中保持竖立后，将半熔融状态的胶体凝固，即可得到固定于胶体层500的多个导体柱501。

可以理解，由于导体柱501可以通过半熔融状态的胶体层500固化后完成固定，因此可以使得导体柱501的间距变得极小，进而可以使得多个导体柱501在第二方向(下称Y方向)上的间距小于预设阈值，其中，该第二方向与上述第一方向相垂直。例如，导体柱501的间距可以小于100微米，以使得塑封后的通孔孔壁间距可以小于100微米。

可以理解，上述导体柱501可以为粗细均匀的柱状导体柱，以使得成型的通孔中导体直径均匀，具有良好的导电性能。

在一些实施例中，上述胶体层500可以由光固化材料构成，该光固化材料例如可以为感光树脂。应理解，该感光树脂所形成的胶体层可以在指定波长的光源下，从半熔融状态转化为固态。

可以理解，上述胶体层500还可以为半熔融状态的其他光固化材料形成的胶体层，感光树脂仅为示例，在此不做具体限制。

S304：沿第一方向，在胶体层500上设置第一塑封层502a，第一塑封层502a包裹导体柱501位于胶体层500之外的部分，以得到第一封装件200a。

可以理解，参考图4B，可以沿X方向在胶体层500上铺设塑封料，熔融塑封料后将其固化形成第一塑封层502a，使得该第一塑封层502a包裹各导体柱501位于胶体层500之外的部分。通过第一塑封层502a将导体柱501及胶体层500共同进行塑封，例如可以使用将塑封料挤压入包含部分地固定着导体柱501的胶体层500的塑封模型的模腔中，将其中的导体柱501及胶体层500包埋，同时交联固化成型，成为具有一定结构外型的第一封装件200a。

可以理解，上述塑封料可以为多组分的树脂材料，例如环氧树脂塑封料(epoxymolding compound，EMC)。

S305：去除第一封装件200a的第一部分和第二部分，以得到第一塑封件200b，其中，第一部分和第二部分分别位于第一封装件200a沿第一方向的两端，并且，一个或多个导体柱中的各导体柱501沿第一方向贯穿第一塑封件200b。

可以理解，第一封装件200a沿第一方向的两端即为图4B中的上端面H1和下端面H2。因此可以去除图4B中的上端面H1内包含部分导体柱501的第一塑封层502a以使得各导体柱501的一端露出，可以去除图4B中下端面H2内包含部分导体柱501的全部胶体层500以使得导体柱501的另一端露出。进而使得各导体柱501完全贯穿第一封装件200a，即可得到图4C示出的第一塑封件200b。通过上述方式得到的第一塑封件200b中的填充有导体柱501的各通孔平直均匀，可以用于连接一个或多个其他塑封件。

在一些实施例中，可以通过研磨的方式去除第一封装件200a的第一部分和第二部分，以使得导体柱501的另一端露出进而使得导体柱501完全贯穿第一塑封件200b。例如，参考图4C，可以将图4B中的胶体层500及胶体层500所包裹的导体柱501完全研磨去除，并将导体柱501的另一端研磨露出，使得导体柱501在第一塑封件200b中成为三个平直均匀的可导电的通孔，提升了与其他塑封件的导电能力和信号传输能力。即，沿X方向研磨上述第一封装件200a得到第一塑封件200b，使得上述第一塑封件200b不包含上述胶体层500，且上述第一塑封件200b沿厚度方向的两侧表面均为平面，进而使得多个导体柱501在Y方向上的间距小于预设阈值。

可以理解，相较于图2A至2E中的通孔201，通过S301至S305得到的第一塑封件200b，其内填充有导体柱501的通孔更为平直均匀，具有良好的导电特性，并有效提高了通孔密度。

例如，相较于图2E示出的通孔201，通过上述方式得到的第一塑封件200b内通孔两端平坦，不包含种子层，不会存在种子层的侧蚀，并提高通孔密度，使得导体柱间距可以小于100微米。

又例如，相较于图2A和图2B的通孔中包含导体柱及焊接材料，通过上述方式得到的第一塑封件200b内通孔内导电材料均一，具有更好的导电特性。进一步地，通过上述方式进行封装，无需在基板上设计焊盘或进行焊接与键合线拉断的工序，工艺流程更简洁，并提高通孔密度，使得导体柱间距可以小于100微米。

再例如，相较于图2C和图2D示出的粗细不均匀的通孔，通过上述方式得到的第一塑封件200b内通孔所填充的导体柱501直径均一，能最大限度的实现通孔的通流能力，例如提升电流和信号流的导通能力。并且，没有冗余占用第一塑封件200b的空间，使得通孔501内的导体柱间距可以小于100微米，便于将第一塑封件200b与其他封装件进行最大密度的电连接。

以上介绍了本申请实施例提供的第一塑封件的制作方式。在第一塑封件的基础上，可以进一步形成半导体产品。

下面结合相关附图对根据本申请一些实施例提出的基于三维堆叠的半导体产品的制作方法流程进行详细说明。

实施例2

下面结合图6及图5A至图5D，对三维堆叠封装方法过程进行详细说明。

图6根据本申请一些实施例示出了一种半导体产品的制作方法流程示意图。

参考图6结合图5A至图5D，该流程所包括的具体步骤如下：

S601：获取处于半熔融状态的胶体层500。

示例性地，参考图5A，可以在载体层600上铺设半熔融状态的胶体层500，以获取处于半熔融状态的胶体层，并使得载体层600沿X方向支撑半熔融状态的胶体层500。

在一些实施例中，上述载体层600可以为平面板件，例如载板(carrier)，用于临时支撑胶体层500。

S602：将一个或多个导体柱中的各导体柱501沿第一方向部分地插设在胶体层500中，使得多个导体柱501的间距小于预设阈值。

可以理解，胶体层500背向载体层600的表面上可以沿第一方向插设部分导体柱501，载体层用于承载该胶体层500，进而使得各导体柱501可以部分地插设在半熔融状态的胶体层500内。

可以理解，参考图5A，上述胶体层500具有与B0表面相背的B2表面，通过将多个导体柱501沿第一方向X方向插设在胶体层500内，可以将多个导体柱501固定于胶体层500中。例如，将多个铜柱501插设在胶层500中，以使得固化胶体层500后多个导体柱所构成的通孔的间距小于预设阈值，增加包裹导体柱的通孔的布设密度。

在一些实施例中，预设阈值可以为100微米。

S603：固化胶体层500。

可以理解，上述固化胶体层500的具体实施方式可以参考上文中的步骤S303，在此不做赘述。

S604：将一个或多个器件504沿第一方向贴装在固化后的胶体层500上。

可以理解，可以将一个或多个器件504与一个或多个导体柱中的各导体柱501设置在相对于胶体层500的同侧表面，以利于将一个或多个器件504贴装后，结合导体柱501与一个或多个其他封装件(即第三封装件)共同连接，得到具有一定功能的半导体产品。

例如，参考图5A，可以将器件504通过其触点503a、触点503b和触点503c沿X方向贴装在固化后的胶体层上，以使得器件504与各导体柱501设置在相对于胶体层500的同侧表面。

可以理解，若后续除去胶体层500和载体层600，则贴装的器件504的触点即可在B2面露出，便于与下层的其他塑封件(即第三塑封件)建立连接。例如，可以将器件504通过触点503a、触点503b和触点503c表面贴装于胶体层500的B2表面上。然后将器件504、各导体柱501和胶体层500塑封后，将胶体层500和载体层600去除，位于第二塑封层502b内的器件504的触点503a、触点503b和触点503c即可用于与一个或多个第三塑封件进行焊接。

可以理解，上述一个或多个器件504可以为连接器，可以用于电连接不同的第三塑封件。

在一些实施例中，上述一个或多个器件504也可以为其他元器件，可以用于电连接至不同的第三塑封件，例如可以为表面贴装的电容等。

在一些实施例中，上述连接器可以为焊盘，参考图5A，若器件504为焊盘，则其触点503a、触点503b和触点503c可以为焊点，用于焊接一个或多个第三封装件。

S605：沿第一方向，在胶体层500上设置第二塑封层502b，第二塑封层502b包裹导体柱501位于胶体层500之外的部分和上述一个或多个器件504，以得到第二封装件200c。

示例性地，参考图5B，可以沿X方向在胶体层500上铺设塑封料，熔融塑封料后将其固化形成第二塑封层502b，使得该第二塑封层502b包裹各导体柱501位于胶体层500之外的部分。通过第二塑封层502b将位于胶体层500之外的部分和所贴装的器件504一并塑封。例如，可以使用将塑封料挤压入包含部分地固定着导体柱501、贴装有一个或多个器件504的胶体层500的塑封模型的模腔中，将其中的导体柱501、器件504及胶体层500一并包埋，同时交联固化成型，成为具有一定结构外型的第二封装件200c。

S606：去除第二封装件200c的第三部分和第四部分，以得到第二塑封件200d，其中，第三部分和第四部分分别位于第二封装件200c沿第一方向的两端，一个或多个导体柱中的各导体柱501沿第一方向贯穿第二塑封件200d，并且，一个或多个器件504暴露在第二塑封件200d的外表面。

示例性地，可以去除第二封装件200c沿X方向的两端的第三部分和第四部分，直至一个或多个导体柱中的各导体柱501沿X方向贯穿第二封装件200c，则得到第二塑封件200d。参考图5B和图5C，可以去除第二封装件200c背向载体层600的表面直至一个或多个导体柱中的各导体柱501的一端露出外表面B3，并且，拆除载体层600，去除包含部分导体柱501的全部胶体层500使得一个或多个导体柱中的各导体柱501的另一端露出外表面B2，得到被一个或多个导体柱501贯穿的第二塑封件200d，并且，一个或多个器件504暴露在第二塑封件200d的外表面。

在一些实施例中，上述去除第二封装件200c背向载体层600的表面的方式可以为研磨去除。

在一些实施例中，上述去除包含部分导体柱501的全部胶体层500的方式也可以为研磨去除。

例如，参考图5C，将胶体层500(图中未示出)磨去后，使得第二塑封件200d具有包含各导体柱501一端的B2表面。将与B2表面相背的一侧第二塑封层502b研磨至导体柱501另一端露出，并使得一个或多个器件504暴露在第二塑封件200d的外表面，进而形成第二塑封件200d的另一个表面B3。此时，第二塑封件200d具有研磨后平整的B2面和B3面，且具有多个填充有导体柱501的通孔，可以用于与一个或多个第三塑封件进行电连接。

S607：通过一个或多个器件504和一个或多个导体柱中的各导体柱501将第二塑封件200d与一个或多个第三塑封件电连接，以得到半导体产品105。

示例性地，可以将第二塑封件200d沿第一方向上的任意一个表面通过一个或多个器件504和一个或多个导体柱中的各导体柱501与一个或多个第三塑封件电连接，以得到半导体产品105。

可以理解，第二塑封件200d的一个或多个通孔内的各导体柱501可以在研磨后露出表面，可以形成导电触点，将导电触点与一个或多个第三塑封件上的导电触点连接即可完成电连接。

例如，参考图5D，第三塑封件可以至少包括塑封件102及塑封件103。沿X方向，塑封件101、塑封件102、第二塑封件200d、塑封件103和引脚层104依次堆叠，通过多个导体柱501在B2表面和B3表面上所露出的导电触点，可以将塑封件102和塑封件103电连接。由于多个导体柱501在第二塑封件200d的表面上布设密度较大，因此可以对B2表面和B3表面进行更密集的电连接，使得最终封装得到的半导体产品105具有更多的功能。

可以理解，引脚层104可以包含一个或多个球状引脚，例如引脚1041、引脚1042和引脚1043，上述球状引脚可以为锡球。引脚层104内的一个或多个球状引脚可以用于输入或输出电信号，例如可以作为接地引脚、输入信号引脚等。

在一些实施例中，例如参考图5D，器件504可以为焊盘，则可以通过焊盘504焊接200d和塑封件103。进而使得第二塑封件200d通过至少一个导体柱501与一个或多个第三塑封件电连接，得到半导体产品105。

可以理解，相较于图2A至2E中基于通孔201内的导体柱连接得到的半导体产品，通过S601至S607示例的方式得到的半导体产品105，其中第二封装件200d内的导体柱501更为平直均匀，且导体柱501铺设密度大，因此可以支撑第二封装件200d与一个或多个第三封装件形成更密集的电连接通路，进而获得导电性能较好且功能较多的半导体产品105。

在附图中，可以以特定布置和/或顺序示出一些结构或方法特征。然而，应该理解，可能不需要这样的特定布置和/或排序。而是，在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来布置。另外，在特定图中包括结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这些特征或者可以与其他特征组合。

需要说明的是，本申请各设备实施例中提到的各单元/模块都是逻辑单元/模块，在物理上，一个逻辑单元/模块可以是一个物理单元/模块，也可以是一个物理单元/模块的一部分，还可以以多个物理单元/模块的组合实现，这些逻辑单元/模块本身的物理实现方式并不是最重要的，这些逻辑单元/模块所实现的功能的组合才是解决本申请所提出的技术问题的关键。此外，为了突出本申请的创新部分，本申请上述各设备实施例并没有将与解决本申请所提出的技术问题关系不太密切的单元/模块引入，这并不表明上述设备实施例并不存在其它的单元/模块。

需要说明的是，在本专利的示例和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然通过参照本申请的某些优选实施例，已经对本申请进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (13)

1.一种塑封件的制作方法，其特征在于，所述方法包括：

获取处于半熔融状态的胶体层；

将一个或多个导体柱中的各导体柱沿第一方向部分地插设在所述胶体层中，所述第一方向为所述胶体层的厚度方向；

固化所述胶体层；

沿所述第一方向，在所述胶体层上设置第一塑封层，所述第一塑封层包裹所述导体柱位于所述胶体层之外的部分，以得到第一封装件；

去除所述第一封装件的第一部分和第二部分，以得到第一塑封件，其中，所述第一部分和所述第二部分分别位于所述第一封装件沿所述第一方向的两端，并且，所述一个或多个导体柱中的各导体柱沿所述第一方向贯穿所述第一塑封件。

2.根据权利要求1所述的方法，其特征在于，所述导体柱的数量为多个，并且，沿第二方向，相邻两个导体柱之间的间距小于预设阈值，其中，所述第二方向与所述第一方向垂直。

3.根据权利要求2所述的方法，其特征在于，所述预设阈值为100微米。

4.根据权利要求1所述的方法，其特征在于，所述去除所述第一封装件的第一部分和第二部分，包括：

沿所述第一方向研磨所述第一封装件得到所述第一塑封件，以去除所述第一封装件的第一部分和第二部分。

5.根据权利要求1至4任一项所述的方法，其特征在于，所述第一塑封件不包含所述胶体层，且所述第一塑封件沿所述第一方向的两侧表面均为平面。

6.根据权利要求1所述的方法，其特征在于，所述胶体层由光固化材料构成，其中，所述光固化材料包括在指定波段光源下固化的感光树脂。

7.一种半导体产品的制作方法，其特征在于，所述方法包括：

获取处于半熔融状态的胶体层；

将一个或多个导体柱中的各导体柱沿第一方向部分地插设在所述胶体层中，所述第一方向为所述胶体层的厚度方向；

固化所述胶体层；

将一个或多个器件沿所述第一方向贴装在固化后的胶体层上；

沿所述第一方向，在所述胶体层上设置第二塑封层，所述第二塑封层包裹所述导体柱位于所述胶体层之外的部分和所述一个或多个器件，以得到第二封装件；

去除所述第二封装件的第三部分和第四部分，以得到第二塑封件，其中，所述第三部分和所述第四部分分别位于所述第二封装件沿所述第一方向的两端，所述一个或多个导体柱中的各导体柱沿所述第一方向贯穿所述第二塑封件，并且，所述一个或多个器件暴露在所述第二塑封件的外表面；

通过所述一个或多个器件和所述一个或多个导体柱中的各导体柱将所述第二塑封件与一个或多个第三塑封件电连接，以得到半导体产品。

8.根据权利要求7所述的方法，其特征在于，所述获取处于半熔融状态的胶体层包括：

在载体层上铺设所述半熔融状态的胶体层。

9.根据权利要求7所述的方法，其特征在于，所述导体柱的数量为多个，并且，沿第二方向，相邻两个导体柱之间的间距小于预设阈值，其中，所述第二方向与所述第一方向垂直。

10.根据权利要求9所述的方法，其特征在于，所述预设阈值为100微米。

11.根据权利要求7所述的方法，其特征在于，所述一个或多个器件与一个或多个导体柱中的各导体柱设置在相对于胶体层的同侧表面。

12.根据权利要求7所述的方法，其特征在于，所述器件包括连接器，其中，所述连接器包括焊盘。

13.一种半导体产品，其特征在于，所述半导体产品通过如权利要求7至12中任意一项所述的制作方法制成。