JPWO2011002031A1 - 素子搭載用基板および半導体モジュール - Google Patents
素子搭載用基板および半導体モジュール Download PDFInfo
- Publication number
- JPWO2011002031A1 JPWO2011002031A1 JP2010550967A JP2010550967A JPWO2011002031A1 JP WO2011002031 A1 JPWO2011002031 A1 JP WO2011002031A1 JP 2010550967 A JP2010550967 A JP 2010550967A JP 2010550967 A JP2010550967 A JP 2010550967A JP WO2011002031 A1 JPWO2011002031 A1 JP WO2011002031A1
- Authority
- JP
- Japan
- Prior art keywords
- metal core
- mounting substrate
- element mounting
- metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
Description
半田ボール106と導電パターン103Aを介して金属コア101へと放出されることになるので、半導体素子104の温度は低下しにくい。つまり、半導体素子104からの熱流が、ネック部分である半田ボール106で規制されてしまうため、半導体素子104の温度は低下しにくいのである。
特開2004−31732号公報
特開昭63−72180号公報
前記第1のセラミック膜および前記第2のセラミック膜は、前記金属コアよりも熱膨張係数が小さくかつ、剛性が高いことを特徴とする素子搭載用基板である。
軽薄短小で放熱性が求められるセットに使われる際は、金属コア2の材料としてはAlまたはAlを主材料とするものが良い。Cuと比較して熱伝導性は若干悪いが、Al材料は軽量であり、またAl材料は硬質、剛性を持つセラミック膜を自己生成的に形成することが可能であるからである。この自己生成的に形成されるセラミック膜とは、化学的処理により形成される金属材料の反応生成物であり、例えば、陽極酸化処理により形成されるアルミナ膜である。アルミナ膜は、硬度が高く、その膜厚により剛性を高めることができる。
上述の図2において説明した構造が、金属コア基板を分離し、その分離部に貫通孔を形成してそこにビアを形成することにより、金属コア基板を貫通する孔を形成する必要が無いため、貫通孔の形成が容易であったのに対して、上述のように、本実施例によれば、金属コア基板をビアの中継として利用するため、電気的に分離が必要な箇所で金属コア基板を分離することが出来ることから、金属コア基板を貫通する孔を形成する必要がなく、またビアの深さが浅くなることから微細なビアが形成しやすくなる。
ここで、本願において採用するセラミック膜の膜構造の評価を行った結果を示す。
まず、セラミック膜の一例であるアルミナ膜の膜厚方向を垂線とする平面におけるセラミック膜の膜構造を観察する方法を説明する。
図14は、セラミック膜の一例であるアルミナ膜の膜厚方向を垂線とする平面におけるアルミナ膜の膜構造を観察する方法を説明する斜視図であり、図15は、膜構造を観察したSEM写真である。
図14(A)に示すように、アルミニウム(Al)膜上にアルミナ(Al2O3)膜を形成したサンプルを用意する。そのサンプルのうち、アルミナ膜をFIB(Focused Ion Beam:集束イオンビーム)を用いて切り出し、アルミナ膜中の膜厚方向を垂線とする平面を表面に露出させる。そして、図14(B)に示すように、その表面を矢印方向からSEM写真を撮影する。
図15が、そのSEM写真である。図15(A)及び(B)は、液中プラズマ法を用いて形成したアルミナ膜のSEM写真であり、図15(C)はその比較のために撮影した陽極酸化法によって形成したアルミナ膜のSEM写真である。なお、図15(B)は図15(A)の写真の倍率(1万倍)を大きくして撮影したものであり、図15(B)と図15(C)は同じ倍率(10万倍)で撮影したものである。
図15(C)に示すように、陽極酸化法を用いて形成したアルミナ膜には多数の孔が全面に形成されている多孔層が存在しているのに対して、液中プラズマ法を用いて形成したアルミナ膜には、全面に微細孔が形成されている多孔層が存在していないことがわかる。このことから、液中プラズマ法を用いて形成したアルミナ膜の方が緻密な膜であり剛性が高く、かつ、微小なアルミナ片が出にくいことがわかる。
よって、液中プラズマ法によって形成したアルミナ膜は剛性が高いことから、膜厚を小さくすることができ、よって素子搭載用基板の全体的な厚みを薄くすることができる。
2:金属コア
3:貫通孔
4:絶縁樹脂
5:導電パターン
M:金属コア基板
MG:マージン
DC:ダイシングライン
Claims (12)
- 金属を主材料とする金属コアと、
前記金属コアの一方の主表面に形成された第1のセラミック膜と、
前記金属コアの他の主表面に形成された第2のセラミック膜と、
前記第1のセラミック膜の表面に形成された第1の絶縁樹脂膜と、
前記第2のセラミック膜の表面に形成された第2の絶縁樹脂膜と、
前記第1の絶縁樹脂膜の表面に設けられた第1の導電パターンと、
前記第2の絶縁樹脂膜の表面に設けられた第2の導電パターンと、を備えた素子搭載用基板であって、
前記第1のセラミック膜および前記第2のセラミック膜は、前記金属コアよりも熱膨張係数が小さいことを特徴とする素子搭載用基板。 - 前記第1のセラミック膜の厚みが、前記金属コアの厚みよりも厚いことを特徴とする請求項1に記載の素子搭載用基板。
- 前記第2のセラミック膜の厚みが、前記金属コアの厚みよりも厚いことを特徴とする請求項1または2に記載の素子搭載用基板。
- 前記金属コアはAlを主原料とする金属から成り、前記第1のセラミック膜および前記第2のセラミック膜はAlの酸化膜を主成分とすることを特徴とする請求項1〜3のうちいずれか1項に記載の素子搭載用基板。
- 前記金属コアには貫通孔が設けられ、前記貫通孔の内壁が前記第1のセラミック膜または前記第2のセラミック膜と同一組成のセラミック膜で被覆されていることを特徴とする請求項1〜4のうちいずれか1項に記載の素子搭載用基板。
- 表面、裏面および前記表面と前記裏面の周囲に位置する側面を有する金属シートから成る金属コアと、
前記金属コアの一部に設けられた第1の貫通孔と、
前記金属コアの表面および裏面を被覆するとともに前記第1の貫通孔を充填する絶縁樹脂と、
前記金属コアの表面を被覆する絶縁樹脂表面に設けられた第1の導電パターンと、
前記金属コアの裏面を被覆する絶縁樹脂表面に設けられた第2の導電パターンと、
前記第1の貫通孔の内側に設けられ、前記第1の貫通孔を埋めた前記絶縁樹脂の一部に設けられた第2の貫通孔と、
前記第2の貫通孔に設けられ前記第1の導電パターンと前記第2の導電パターンとを電気的に接続する埋め込み部とを有する素子搭載用基板であって、
前記金属コアの前記表面、前記裏面および前記第1の貫通孔の内壁には、前記金属コアの主成分を一成分とし、前記素子搭載用基板全体の剛性を向上させる生成膜を有することを特徴とした素子搭載用基板。 - 表面、裏面および前記表面と前記裏面の周囲に位置する側面を有する金属シートが同一平面に複数枚配置されてなる金属コアと、
前記金属コアの表面および裏面を被覆する絶縁樹脂と、
前記金属コアの表側を被覆する絶縁樹脂の一部に設けられ、前記金属コアを形成する少なくとも一つの前記金属シートの表面が露出する第1のコンタクト孔と、
前記第1のコンタクト孔を介して前記金属シートと電気的に接続する、前記金属コアの表側を被覆する絶縁樹脂の表面側に設けられた第1の導電パターンと、
前記金属コアの裏面を被覆する絶縁樹脂の一部に設けられ、前記金属コアを形成する少なくとも一つの前記金属シートの裏面が露出する第2のコンタクト孔と、
前記第2のコンタクト孔を介して前記金属シートと電気的に接続され、前記金属コアの裏面を被覆する絶縁樹脂の裏面側に設けられた第2の導電パターンとを有する素子搭載用基板であって、
前記金属シートの表面および裏面には、前記金属シートの主成分を一成分とし、前記素子搭載用基板の剛性を向上させる生成膜を有する事を特徴とした素子搭載用基板。 - 前記生成膜の厚みが、前記金属シートの厚みよりも厚いことを特徴とする請求項7に記載の素子搭載用基板。
- 前記金属シートはAlを主原料とする金属からなり、前記生成膜は、Alの酸化膜を主成分とすることを特徴とする請求項7または8に記載の素子搭載用基板。
- 前記金属コアには、貫通孔が設けられ、前記貫通孔には、ディスクリート素子またはIC素子が埋め込まれていることを特徴とする請求項9に記載の素子搭載用基板。
- 前記貫通孔には、複数の半導体素子が封止されたSIP(system in package)が埋め込まれることを特徴とする請求項9に記載の素子搭載用基板。
- 請求項1〜11のうちいずれか1項に記載の素子搭載用基板と、
前記第1の導電パターンに電気的に接続されて実装された半導体素子とを備えることを特徴とする半導体モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009155751 | 2009-06-30 | ||
JP2009155751 | 2009-06-30 | ||
PCT/JP2010/061172 WO2011002031A1 (ja) | 2009-06-30 | 2010-06-30 | 素子搭載用基板および半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011002031A1 true JPWO2011002031A1 (ja) | 2012-12-13 |
Family
ID=43411101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010550967A Pending JPWO2011002031A1 (ja) | 2009-06-30 | 2010-06-30 | 素子搭載用基板および半導体モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US9024446B2 (ja) |
JP (1) | JPWO2011002031A1 (ja) |
WO (1) | WO2011002031A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093162A (ja) * | 2016-12-06 | 2018-06-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8780576B2 (en) * | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
DE102012202562A1 (de) * | 2012-02-20 | 2013-08-22 | Osram Gmbh | Mehrschichtige leiterplatte |
US9400524B2 (en) * | 2012-11-07 | 2016-07-26 | Dell Products L.P. | Metal ceramic chassis for portable devices |
US9452570B2 (en) | 2012-11-07 | 2016-09-27 | Dell Products L.P. | Information handling system ceramic chassis |
JP6431191B2 (ja) | 2015-06-25 | 2018-11-28 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
US11024572B2 (en) * | 2015-11-28 | 2021-06-01 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
CN106653819B (zh) * | 2017-02-17 | 2020-02-14 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5519853A (en) * | 1978-07-29 | 1980-02-12 | Akai Electric | Method of manufacturing circuit board |
JPH0823145A (ja) * | 1994-07-06 | 1996-01-23 | Mitsubishi Materials Corp | ハイブリッドic用基板 |
JPH1012982A (ja) * | 1996-06-19 | 1998-01-16 | Nippon Avionics Co Ltd | メタルコアプリント配線板およびその製造方法 |
JP2007180083A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 半導体チップ搭載用基板およびその製造方法 |
JP2008060372A (ja) * | 2006-08-31 | 2008-03-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
JP2009081423A (ja) * | 2007-09-05 | 2009-04-16 | Taiyo Yuden Co Ltd | 電子部品内蔵型多層基板およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6372180A (ja) | 1986-09-12 | 1988-04-01 | ティーディーケイ株式会社 | 電子部品及びその製造方法 |
JPH06318782A (ja) | 1993-04-30 | 1994-11-15 | Cmk Corp | 金属ベース多層プリント配線板とその製造方法 |
US5847327A (en) * | 1996-11-08 | 1998-12-08 | W.L. Gore & Associates, Inc. | Dimensionally stable core for use in high density chip packages |
JP3953900B2 (ja) | 2002-06-27 | 2007-08-08 | 日本特殊陶業株式会社 | 積層樹脂配線基板及びその製造方法 |
KR100726240B1 (ko) * | 2005-10-04 | 2007-06-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
WO2008069260A1 (ja) | 2006-11-30 | 2008-06-12 | Sanyo Electric Co., Ltd. | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ |
-
2010
- 2010-06-30 WO PCT/JP2010/061172 patent/WO2011002031A1/ja active Application Filing
- 2010-06-30 JP JP2010550967A patent/JPWO2011002031A1/ja active Pending
- 2010-06-30 US US13/381,299 patent/US9024446B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5519853A (en) * | 1978-07-29 | 1980-02-12 | Akai Electric | Method of manufacturing circuit board |
JPH0823145A (ja) * | 1994-07-06 | 1996-01-23 | Mitsubishi Materials Corp | ハイブリッドic用基板 |
JPH1012982A (ja) * | 1996-06-19 | 1998-01-16 | Nippon Avionics Co Ltd | メタルコアプリント配線板およびその製造方法 |
JP2007180083A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 半導体チップ搭載用基板およびその製造方法 |
JP2008060372A (ja) * | 2006-08-31 | 2008-03-13 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
JP2009081423A (ja) * | 2007-09-05 | 2009-04-16 | Taiyo Yuden Co Ltd | 電子部品内蔵型多層基板およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093162A (ja) * | 2016-12-06 | 2018-06-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
WO2011002031A1 (ja) | 2011-01-06 |
US9024446B2 (en) | 2015-05-05 |
US20120098137A1 (en) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011002031A1 (ja) | 素子搭載用基板および半導体モジュール | |
US10790209B2 (en) | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device | |
JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
JP5219276B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
US9107313B2 (en) | Method of manufacturing a hybrid heat-radiating substrate | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
TWI487438B (zh) | 印刷電路板及其製造方法 | |
JP2013004576A (ja) | 半導体装置 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP2012238804A (ja) | プリント配線板 | |
JP5442192B2 (ja) | 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法 | |
JP2016029681A (ja) | 多層配線板及びその製造方法 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
JP5527586B2 (ja) | 多層配線基板 | |
JP2006261382A (ja) | 多層配線板及びその製造方法 | |
JP2016225398A (ja) | 半導体装置 | |
JP2006100546A (ja) | 多数個取り配線基板、電子部品収納用パッケージおよび電子装置 | |
JP4254540B2 (ja) | 多層セラミック基板および複合電子部品 | |
JP2024008718A (ja) | 配線基板の製造方法 | |
JP2023160444A (ja) | 配線基板及び配線基板の製造方法 | |
JP2022170156A (ja) | 多層配線基板 | |
JP2023172732A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150414 |