JP2012238804A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2012238804A JP2012238804A JP2011108413A JP2011108413A JP2012238804A JP 2012238804 A JP2012238804 A JP 2012238804A JP 2011108413 A JP2011108413 A JP 2011108413A JP 2011108413 A JP2011108413 A JP 2011108413A JP 2012238804 A JP2012238804 A JP 2012238804A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- resin insulation
- conductor layer
- insulation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 226
- 229920005989 resin Polymers 0.000 claims abstract description 169
- 239000011347 resin Substances 0.000 claims abstract description 169
- 238000009413 insulation Methods 0.000 claims description 111
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 239000012779 reinforcing material Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000835 fiber Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 36
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 229910052802 copper Inorganic materials 0.000 description 22
- 239000010949 copper Substances 0.000 description 22
- 239000011889 copper foil Substances 0.000 description 14
- 229910052759 nickel Inorganic materials 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000007772 electroless plating Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010954 inorganic particle Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 電子部品を内蔵し薄型で接続信頼性の高いプリント配線板を提供する。
【解決手段】 第１樹脂絶縁層５０にＩＣチップ９０が内蔵され、第１樹脂絶縁層５０上に第２樹脂絶縁層６０が形成されている。第１樹脂絶縁層５０と第２樹脂絶縁層６０との界面に第３導体層６８よりも厚い第２導体層５８が配置されている。第２導体層５８は、第１樹脂絶縁層５０の第１面と第２樹脂絶縁層６０の第２面で挟まれている。そのため、反りが低減し、接続信頼性を高くすることができる。
【選択図】 図７
【解決手段】 第１樹脂絶縁層５０にＩＣチップ９０が内蔵され、第１樹脂絶縁層５０上に第２樹脂絶縁層６０が形成されている。第１樹脂絶縁層５０と第２樹脂絶縁層６０との界面に第３導体層６８よりも厚い第２導体層５８が配置されている。第２導体層５８は、第１樹脂絶縁層５０の第１面と第２樹脂絶縁層６０の第２面で挟まれている。そのため、反りが低減し、接続信頼性を高くすることができる。
【選択図】 図７
Description
本発明は、電子部品を内蔵するプリント配線板に関する。
特許文献１は、薄型化のため半導体素子を絶縁層に埋め込むことを開示している。該特許文献１は、片面に外部端子を備えるプリント配線板と、両面に外部端子を備えるプリント配線板を開示している。
しかしながら、特許文献１のプリント配線板に、更に絶縁層と導体層が積層されると、電子部品の電極と絶縁層上の導体層との間での接続信頼性が低くなると考えられる。
特許文献１のプリント配線板は、薄型化のため補強用のコア基板を有していない上に、電子部品を絶縁層に内蔵している。このため、電子部品を内蔵する絶縁層の上に別の絶縁層が積層されると、電子部品を内蔵している層と、別の絶縁層とで、ヒートサイクル下において収縮量が大きく異なると考えられる。その結果、プリント配線板の反り量が大きくなると考えられる。そのため、電子部品の電極と絶縁層上の導体層との間の接続信頼性が低くなると考えられる。
本発明の目的は、電子部品を内蔵し薄く接続信頼性の高いプリント配線板を提供することである。
本発明に係るプリント配線板は、第１導体層と、第１面と該第１面とは反対側の第２面とを有し、該第２面が前記第１導体層と対向するように前記第１導体層上に積層されている第１樹脂絶縁層と、前記第１樹脂絶縁層内に収容されていて電極を有する電子部品と、前記第１樹脂絶縁層の第１面に形成されている第２導体層と、前記第１樹脂絶縁層を貫通し、前記第１導体層と前記第２導体層とを接続している第１ビア導体と、前記第１樹脂絶縁層に形成されていて前記電子部品の電極と前記第２導体層とを接続している接続ビア導体と、第１面と該第１面とは反対側の第２面とを有し、該第２面が前記第１樹脂絶縁層の第１面と対向するように前記第２導体層と前記第１樹脂絶縁層上に積層されている第２樹脂絶縁層と、前記第２樹脂絶縁層の第１面上に形成されている第３導体層と、前記第２樹脂絶縁層を貫通し、前記第２導体層と前記第３導体層とを接続している第２ビア導体と、を有する。そして、前記第２導体層の厚みは前記第３導体層の厚みより厚い。
[実施形態１]
図７、８を参照して本発明の実施形態１に係るプリント配線板が以下に説明されている。
図７は実施形態１のプリント配線板を示し、図８は、実施形態１のプリント配線板にパッケージ基板１００が搭載されている。そして、実施形態１のプリント配線板はマザーボードに搭載されている。
図７、８を参照して本発明の実施形態１に係るプリント配線板が以下に説明されている。
図７は実施形態１のプリント配線板を示し、図８は、実施形態１のプリント配線板にパッケージ基板１００が搭載されている。そして、実施形態１のプリント配線板はマザーボードに搭載されている。
図７に示されるように、半田バンプを有するプリント配線板１０００は、第１導体層４２と、該第１導体層上の第１樹脂絶縁層５０と、該第１樹脂絶縁層上の第２導体層５８と、該第１樹脂絶縁層及び第２導体層上の第２樹脂絶縁層６０と、第２樹脂絶縁層上の第３導体層６８とを有する。
第１導体層は外部端子４２を含んでいて、図７では、この外部端子に半田バンプ８６Ｄが形成されている。第１樹脂絶縁層にＩＣチップなどの電子部品９０が内蔵されている。電子部品は電極９２を有している。第１樹脂絶縁層５０と第２樹脂絶縁層６０は第１面と第１面とは反対側の第２面を有している。第１樹脂絶縁層の第２面は第１導体層と対向していて、第１樹脂絶縁層の第１面に複数の導体回路やビアランドを含む第２導体層５８が形成されている。
第１導体層は外部端子４２を含んでいて、図７では、この外部端子に半田バンプ８６Ｄが形成されている。第１樹脂絶縁層にＩＣチップなどの電子部品９０が内蔵されている。電子部品は電極９２を有している。第１樹脂絶縁層５０と第２樹脂絶縁層６０は第１面と第１面とは反対側の第２面を有している。第１樹脂絶縁層の第２面は第１導体層と対向していて、第１樹脂絶縁層の第１面に複数の導体回路やビアランドを含む第２導体層５８が形成されている。
第１導体層と第２導体層は第１樹脂絶縁層を貫通する第１ビア導体５９Ａで接続されている。また、第２導体層と電子部品の電極は第１樹脂絶縁層を貫通する接続ビア導体５９Bで接続されている。第１樹脂絶縁層の第１面と第２導体層上に第２樹脂絶縁層が形成されている。第１樹脂絶縁層の第１面と第２樹脂絶縁層の第２面が対向している。
第２樹脂絶縁層の第１面上に第３導体層が形成されていて、第３導体層は複数の導体回路やビアランドを含んでいる。第２導体層と第３導体層は第２樹脂絶縁層を貫通している第２ビア導体６９で接続されている。第２樹脂絶縁層の第１面と第３導体層上にソルダーレジスト層８０が形成されている。ソルダーレジスト層は開口８０ａを有し、その開口８０ａにより露出している第２ビア導体や第３導体層上に半田バンプ８６Ｕが形成されている。
第２樹脂絶縁層の第１面上に第３導体層が形成されていて、第３導体層は複数の導体回路やビアランドを含んでいる。第２導体層と第３導体層は第２樹脂絶縁層を貫通している第２ビア導体６９で接続されている。第２樹脂絶縁層の第１面と第３導体層上にソルダーレジスト層８０が形成されている。ソルダーレジスト層は開口８０ａを有し、その開口８０ａにより露出している第２ビア導体や第３導体層上に半田バンプ８６Ｕが形成されている。
実施形態１では、ＩＣチップ９０のバック面（背面）に銀ペーストなどからなるダイアタッチ４４が形成されている。ダイアタッチは必須でなく、ＩＣチップのバック面が外部に露出してもよい。ダイアタッチが露出することにより、さらに、放熱性が向上する
図８では、図７のプリント配線板が反転されている。プリント配線板１０００の半田バンプ８６Ｄにパッケージ基板１００のパッド１０２が接続されている。パッケージ基板１００にメモリー１０４が搭載されていて、ワイヤー１０６によりメモリーとパッケージ基板１００は接続されている。一方、プリント配線板１０００の半田バンプ８６Ｕを介して、プリント配線板はマザーボード２００のパッド２０２に接続されている。
図７に示されているように、第１樹脂絶縁層５０には、ＩＣチップが内蔵されていて、第２樹脂絶縁層６０にはＩＣチップが内蔵されていない。このため、プリント配線板の温度が変化すると、第１樹脂絶縁層と第２樹脂絶縁層で伸縮量が異なると考えられる。また、硬化により第１樹脂絶縁層と第２樹脂絶縁層で収縮する量が異なると考えられる。そのため、プリント配線板１０に反りやうねりが発生しやすいと考えられる。しかしながら、実施形態１では、第２導体層の厚み（ｄ１）は第３導体層の厚み（ｄ２）より厚い。導体層は樹脂絶縁層より剛性に優れるので、第２導体層を厚くすることでプリント配線板の反りやうねりを防止できると考えられる。第３導体層の厚みは第２導体層より薄い。第２導体層と同様に第３導体層の厚みが厚いと、第３導体層に微細な配線を形成することが困難になる。そのため、２層の樹脂絶縁層で形成されるはずのプリント配線板が３層の樹脂絶縁層で形成される。その結果、硬化による収縮量が大きくなり、プリント配線板の反りやうねりが大きくなると考えられる。実施形態１では、第２導体層は電子部品を内蔵している第１樹脂絶縁層と電子部品を内蔵していない第２樹脂絶縁層の間に存在している。隣接する樹脂絶縁層間で伸縮量が比較されると、電子部品の有無により、第１樹脂絶縁層と第２樹脂絶縁層で温度変化による伸縮量の差や硬化による収縮量の差が最も大きいと考えられる。従って、第１樹脂絶縁層と第２樹脂絶縁層の界面に大きな応力が働くと考えられる。第１樹脂絶縁層と第２樹脂絶縁層の界面を起点としてプリント配線板に反りやうねりが発生すると考えられる。その反りやうねりを効果的に防止するため、実施形態１では、第１樹脂絶縁層と第２樹脂絶縁層の間に厚い導体層が形成されている。また、第１樹脂絶縁層と第２樹脂絶縁層の界面に掛かる応力を小さくするため、第３導体層の厚みは第２導体層の厚みより薄い。
また、反り量は、内蔵されている電子部品から離れるほど大きくなると考えられる。そのため、電子部品を内蔵することで発生する反りを所定の導体層で抑制するには、電子部品から遠い導体層ほど厚みを厚くする必要があると考えられる。しかしながら、実施形態１では、電子部品を内蔵している第１樹脂絶縁層上の第２導体層の厚みが、第３導体層の厚みよりも厚い。そのため、実施形態１のプリント配線板は反りやうねりを効率的に抑制できる。
第２導体層５８の厚さ（ｄ１）／第３導体層６８の厚さ（ｄ２）は１．２〜５であることが望ましい。第２導体層５８の厚みｄ１は１０μｍから１２５μｍであり、第３導体層６８の厚みｄ２は７μｍから３０μｍである。
第１導体層４２の厚みｄ４は１０μｍから７５μｍである。第１導体層の厚みは第３導体層の厚み以上であって、第２導体層の厚み以下である。第２導体層５８の厚さ（ｄ１）／第１導体層６８の厚さ（ｄ４）は１〜３であって、第１導体層の厚み（ｄ４）／第３導体層の厚み（ｄ２）は１〜２であることが望ましい。プリント配線板の反りやうねりが小さくなる。もしくは、樹脂絶縁層の層数を減らすことができる。
第１導体層の厚みは第３導体層の厚みより厚く、第２導体層の厚みより薄いことが好ましい。第１導体層の厚み／第３導体層の厚みは１．１〜１．５であることが望ましく、第２導体層の厚み／第１導体層の厚みは１．５〜３であることが望ましい。この範囲であると、第１導体層と第３導体層に微細な導体回路を形成することができる。そのため、樹脂絶縁層の層数が少なくなるので、プリント配線板の反り量が小さくなる。第２導体層の厚みが必要以上に厚くならない。効果的にプリント配線板の反りが低減される。そのため、第２導体層にも信号線を形成することができる。樹脂絶縁層の層数が少なくなる。従って、反り量が小さく薄いプリント配線板が得られる。
第１導体層の厚み（ｄ４）は第２導体層の厚み（ｄ１）と同等であって、第３導体層の厚み（ｄ２）より厚いことが好ましい。第１導体層の厚み／第３導体層の厚みは１．２〜３であることが望ましい。第１樹脂絶縁層の両面に厚みの厚い第２導体層５８、第１導体層４２を設けることで、第１樹脂絶縁層の反りが抑えられる。
第１導体層４２は、他の基板や電子部品と接続するための外部端子を含む。第１導体層は第１樹脂絶縁層５０の第２面と同一レベルまたは第２面から凹んでいる。凹むことが望ましい。ＩＣチップの背面が第１樹脂絶縁層の第２面に向くようにＩＣチップが第１樹脂絶縁層の第２面側に内蔵されると、第２面側の第１樹脂絶縁層は第１面側の第１樹脂絶縁層よりＩＣチップの影響を受けると考えられる。しかしながら、実施形態１では、第１導体層４２が第１樹脂絶縁層５０の第２面から凹んでいて、第１樹脂絶縁層内に形成されているので、第２面側の第１樹脂絶縁層は第１導体層で補強されると考えられる。そのため、第１樹脂絶縁層にＩＣチップを埋め込むことで発生する応力は、第１導体層を第１樹脂絶縁層の第２面側に埋め込むことにより緩和されると考えられる。第１樹脂絶縁層にクラックが発生し難い。
第１樹脂絶縁層５０の厚み（ｆ１）は５５μｍから１９０μｍであり、電子部品９０の厚みより１５〜４０μｍ程度厚い。第１樹脂絶縁層は複数の樹脂絶縁層５０Ａ、５０Ｂで形成されてもよい（図１０）。図１０では、第１樹脂絶縁層は２層の樹脂絶縁層で形成されている。２層の樹脂絶縁層を第１ビア導体が貫通している。この場合、第１樹脂絶縁層は電子部品を内蔵している各樹脂絶縁層を含む。各樹脂絶縁層の厚みは略同じであることが好ましい。第２樹脂絶縁層６０の厚み（ｆ２）は２０μｍから５０μｍである。第２樹脂絶縁層の厚みは第１樹脂絶縁層の厚みより薄いことが好ましい。硬化による収縮が小さくなるので、プリント配線板の反り量やうねり量が小さくなる。
第１ビア導体５９Ａのボトム径ｅ１は３０μｍから１２０μｍであり、トップ径ｅ２は３０μｍから２００μｍである。第２ビア導体６９のボトム径ｅ５は３０μｍから８０μｍであり、トップ径ｅ６は３０μｍから１００μｍである。接続ビア導体５９Ｂのボトム径ｅ３は３０μｍから８０μｍであり、トップ径ｅ４は３０μｍから１００μｍである。図７に示されているように、ボトム径は導体層やビア導体、電子部品の電極上のビア導体用開口の径であり、トップ径は樹脂絶縁層の第１面でのビア導体用開口の径である（図１１参照）。
第１ビア導体５９Ａのトップ径が、第２ビア導体６９のトップ径よりも大きいことが好ましい。電子部品を内蔵している第１樹脂絶縁層に占めるビア導体の体積が大きくなる。これにより、第１樹脂絶縁層の剛性が高くなるので、プリント配線板が反り難くなる。第１ビア導体のトップ径／第２ビア導体のトップ径は１．０５〜４であることが望ましい。
接続ビア導体５９Ｂのトップ径も第２導体のトップ径より大きいことが望ましい。接続ビア導体のトップ径／第２ビア導体のトップ径は１．０５〜３であることが望ましい。さらに、第１樹脂絶縁層の剛性が高くなる。また、第２樹脂絶縁層に小さなビア導体を形成することができる。従って、第２樹脂絶縁層に形成可能なビア導体の数が増える。また、第２導体層に形成されるビアランドが小さくなるので、樹脂絶縁層の層数が少なくなる。その結果、反り量が小さく薄いプリント配線板が得られる。接続ビア導体のトップ径は第１ビア導体のトップ径と同等もしくは第１ビア導体のトップ径より小さい。接続ビア導体のトップ径が第１ビア導体のトップ径より小さい場合、電極数の多いＩＣチップを内蔵することができる。
図１〜図８を参照し、実施形態１のプリント配線板の製造方法が以下に説明される。
厚さ０．２〜０．８ｍｍの両面銅張積層板３０と、厚さ５〜１００μｍの銅箔４０が準備される（図１（Ａ）。
厚さ０．２〜０．８ｍｍの両面銅張積層板３０と、厚さ５〜１００μｍの銅箔４０が準備される（図１（Ａ）。
両面銅張積層板３０に銅箔４０が接着剤又は超音波接続により接合される（図１（Ｂ））。銅箔上に所定パターンのめっきレジストが形成され、めっきレジスト非形成部に電解めっきによりニッケル膜４２Ｎが形成される。ニッケル膜の厚さは５μｍである。ニッケル膜上に電解めっきで金膜４２Ａとニッケル膜４２０Ｎが形成される。ニッケル膜４２０Ｎ上に電解銅めっきで第１導体層４２が形成される。第１導体層の厚みは１０〜７５μｍである。めっきレジストが除去される（図１（Ｃ））。銅箔４０のＩＣチップ取り付け位置にＡｕ−Ｓｎペーストなどの導電性ペーストによりダイアタッチ４４が形成される（図１（Ｄ））。
該ダイアタッチ４４上にＩＣチップなどの電子部品９０が搭載される（図２（Ａ））。実施形態１では、ＩＣチップの背面がダイアタッチに接着される。電子部品の厚み（Ｔ）は４０〜１５０μｍである。熱処理でダイアタッチが硬化する。シリカなどの無機粒子とエポキシ樹脂を含むＢステージの樹脂フィルムが電子部品９０と第１導体層上に積層される。樹脂フィルムの厚みは電子部品の厚み（Ｔ）より１５〜４０μｍ程度厚い。その後、熱処理で樹脂フィルムは硬化する。第１樹脂絶縁層が銅箔と第１導体層上に形成される。電子部品が第１樹脂絶縁層に収容される（図２（Ｂ））。第１樹脂絶縁層の厚みは５５〜１９０μｍであり、電子部品の厚みより１５〜４０μｍ程度厚い。電子部品の電極の上面から第１樹脂絶縁層の第１面までの距離（Ｌ）は１５〜４０μｍである。第１樹脂絶縁層５０にレーザで、第１ビア導体を形成するための開口５０ａと、接続ビア導体を形成するための開口５０ｂが形成される（図２（Ｃ））。開口５０ａのトップ径（ｅ２）と開口５０ｂのトップ径（ｅ４）は異なっていてｅ２はｅ４より大きいことが好ましい。ｅ２／ｅ４は１．１〜２であることが好ましい。第１ビア導体が太くなるので、電子部品が内蔵されていない部分の第１樹脂絶縁層が第１ビア導体で補強される。プリント配線板の反りやうねりが抑えられる。
無電解めっき処理により第１樹脂絶縁層５０の表面に無電解めっき膜５１が形成される（図２（Ｄ））。
無電解めっき処理により第１樹脂絶縁層５０の表面に無電解めっき膜５１が形成される（図２（Ｄ））。
電解めっき膜５１上に所定パターンのめっきレジスト５４が形成される（図３（Ａ））。電解めっき処理により、開口５０ａ、開口５０ｂがめっきで充填されると共に、めっきレジスト非形成部に電解めっき膜５６が形成される（図３（Ｂ））。めっきレジスト５４が除去され、電解めっき膜５６間の無電解めっき膜５１が除去される。第２導体層５８及び第１ビア導体５９Ａ、接続ビア導体５９Ｂが完成する（図３（Ｃ））。
第２導体層と第１樹脂絶縁層上に第２樹脂絶縁層６０が形成される（図３（Ｄ））。第２樹脂絶縁層の厚みは２５〜４５μｍであることが好ましい。第２樹脂絶縁層はシリカなどの無機粒子とエポキシ樹脂を含む。さらに、第２樹脂絶縁層はガラスクロスなどの補強材を含んでも良い。
第２導体層と第１樹脂絶縁層上に第２樹脂絶縁層６０が形成される（図３（Ｄ））。第２樹脂絶縁層の厚みは２５〜４５μｍであることが好ましい。第２樹脂絶縁層はシリカなどの無機粒子とエポキシ樹脂を含む。さらに、第２樹脂絶縁層はガラスクロスなどの補強材を含んでも良い。
第２樹脂絶縁層６０にレーザで、第２ビア導体を形成するための開口６０ａが形成される（図４（Ａ））。第２ビア導体のトップ径は第１ビア導体や接続ビア導体のトップ径より小さいことが好ましい。樹脂絶縁層の層数が少なくなる。無電解めっき処理により第２樹脂絶縁層６０の表面に無電解めっき膜６１が形成される（図４（Ｂ））。無電解めっき膜６１上に所定パターンのめっきレジスト６４が形成される（図４（Ｃ））。
電解めっき処理により、開口６０ａはめっきで充填されると共に、めっきレジスト非形成部に電解めっき膜６６が形成される（図５（Ａ））。めっきレジスト６４が除去され、電解めっき膜６６間の無電解めっき膜６１が除去される。第３導体層６８及び第２ビア導体６９が完成する（図５（Ｂ））。第３導体層の厚みは第２導体層の厚みより薄い。さらに、第３導体層の厚みは第１導体層の厚みより薄いことが好ましい。
第２樹脂絶縁層と第３導体層上に開口８０ａを備えるソルダーレジスト層８０が形成される（図６（Ａ））。両面銅張積層板３０と銅箔４０が分離される（図６（Ｂ））。銅箔４０が選択エッチング液でエッチングにより除去される（図６（Ｃ））。エッチング液として、例えば、特開２００５−１０５４１１に開示されているエッチング液が用いられる。
続いて、外部端子４２上のニッケル膜４２Ｎが選択エッチング液でエッチングにより除去される。外部端子上の金膜が露出する。プリント配線板１０が完成する。エッチング液として、例えば、日本化学産業株式会社製のNickel selective etchant-NCが用いられる。
続いて、外部端子４２上のニッケル膜４２Ｎが選択エッチング液でエッチングにより除去される。外部端子上の金膜が露出する。プリント配線板１０が完成する。エッチング液として、例えば、日本化学産業株式会社製のNickel selective etchant-NCが用いられる。
ソルダーレジスト層８０の開口８０ａにより露出する第３導体層または第２ビア導体に半田バンプ８６Ｕが形成され、第１導体層４２に半田バンプ８６Ｄが形成される。半田バンプを有するプリント配線板１０００が完成する（図７）。そして、半田バンプ８６Ｄを介してパッケージ基板１００がプリント配線板１０に搭載され、半田バンプ８６Ｕを介してドータボード２００にプリント配線板１０００が実装される（図８）。
[実施形態２]
実施形態１では樹脂絶縁層の層数が２層である。但し、層数は２層に限定されない。
上述の図３（Ｄ）〜図５（Ｂ）と同様の工程により、第２樹脂絶縁層と第３導体層上に第３樹脂絶縁層７０、第３ビア導体７９と第４導体層７８を形成することができる。第３樹脂絶縁層の厚みは第２樹脂絶縁層の厚みと同じである。第３ビア導体用の開口のトップ径とボトム径の大きさは第２ビア導体用の開口のトップ径とボトム径の大きさと同様である。第４導体層の厚みは第３導体層の厚みと同様であり、第２導体層の厚み／第４導体層の厚みの関係は第２導体層の厚み／第３導体層の厚みの関係と同様である。第１導体層の厚み／第４導体層の厚みの関係は、第１導体層の厚み／第３導体層の厚みの関係と同様である。
実施形態１では樹脂絶縁層の層数が２層である。但し、層数は２層に限定されない。
上述の図３（Ｄ）〜図５（Ｂ）と同様の工程により、第２樹脂絶縁層と第３導体層上に第３樹脂絶縁層７０、第３ビア導体７９と第４導体層７８を形成することができる。第３樹脂絶縁層の厚みは第２樹脂絶縁層の厚みと同じである。第３ビア導体用の開口のトップ径とボトム径の大きさは第２ビア導体用の開口のトップ径とボトム径の大きさと同様である。第４導体層の厚みは第３導体層の厚みと同様であり、第２導体層の厚み／第４導体層の厚みの関係は第２導体層の厚み／第３導体層の厚みの関係と同様である。第１導体層の厚み／第４導体層の厚みの関係は、第１導体層の厚み／第３導体層の厚みの関係と同様である。
図６（Ａ）と同様に第３樹脂絶縁層と第４導体層上にソルダーレジスト層が形成される。それ以降、実施形態１と同様な工程で半田バンプを有するプリント配線板が製造される（図９）。
[実施例]
図１〜図６を参照し、実施例のプリント配線板の製造方法が以下に説明される。
厚さ０．８ｍｍの両面銅張積層板３０と、厚さ５μｍの銅箔４０が準備される（図１（Ａ）。
図１〜図６を参照し、実施例のプリント配線板の製造方法が以下に説明される。
厚さ０．８ｍｍの両面銅張積層板３０と、厚さ５μｍの銅箔４０が準備される（図１（Ａ）。
両面銅張積層板３０に銅箔４０が超音波により接合される（図１（Ｂ））。銅箔上に所定パターンのめっきレジストが形成され、めっきレジスト非形成部に電解めっきによりニッケル膜４２Ｎが形成される。ニッケル膜の厚さは５μｍである。ニッケル膜上に電解めっきで金膜４２Ａとニッケル膜４２０Ｎが形成される。ニッケル膜４２０Ｎ上に電解銅めっきで第１導体層４２が形成される。第１導体層の厚みは１５μｍである。めっきレジストが除去される（図１（Ｃ））。銅箔４０のＩＣチップ取り付け位置にＡｕ−Ｓｎペーストによりダイアタッチ４４が形成される（図１（Ｄ））。
該ダイアタッチ４４上にＩＣチップ９０が搭載される（図２（Ａ））。ＩＣチップの背面がダイアタッチに接着される。電子部品の厚み（Ｔ）は１００μｍである。熱処理でダイアタッチが硬化する。シリカ粒子とエポキシ樹脂を含むＢステージの樹脂フィルムが電子部品９０と第１導体層上に積層される。その後、熱処理で樹脂フィルムは硬化する。第１樹脂絶縁層が銅箔と第１導体層上に形成される。ＩＣチップが内蔵される（図２（Ｂ））。第１樹脂絶縁層の厚みは１４０μｍである。第１樹脂絶縁層５０にレーザで、第１ビア導体を形成するための開口５０ａと、接続ビア導体を形成するための開口５０ｂが形成される（図２（Ｃ））。開口５０ａのトップ径（ｅ２）は１２０μｍであり、開口５０ｂのトップ径（ｅ４）は６０μｍである。両者のボトム径（ｅ１、ｅ３）は４５μｍである。
無電解銅めっき処理により第１樹脂絶縁層５０の表面に無電解銅めっき膜５１が形成される（図２（Ｄ））。
無電解銅めっき処理により第１樹脂絶縁層５０の表面に無電解銅めっき膜５１が形成される（図２（Ｄ））。
無電解銅めっき膜５１上に所定パターンのめっきレジスト５４が形成される（図３（Ａ））。電解銅めっき処理により、開口５０ａ、開口５０ｂが銅めっきで充填されると共に、めっきレジスト非形成部に電解銅めっき膜５６が形成される（図３（Ｂ））。めっきレジスト５４が除去され、電解銅めっき膜５６間の無電解銅めっき膜５１が除去される。第２導体層５８及び第１ビア導体５９Ａ、接続ビア導体５９Ｂが完成する（図３（Ｃ））。第２導体層の厚みは３０μｍである。
第２導体層と第１樹脂絶縁層上に第２樹脂絶縁層６０が形成される。（図３（Ｄ））。第２樹脂絶縁層の厚みは３５μｍである。第２樹脂絶縁層はシリカ粒子とエポキシ樹脂とガラスクロスを含む。
第２導体層と第１樹脂絶縁層上に第２樹脂絶縁層６０が形成される。（図３（Ｄ））。第２樹脂絶縁層の厚みは３５μｍである。第２樹脂絶縁層はシリカ粒子とエポキシ樹脂とガラスクロスを含む。
第２樹脂絶縁層６０にレーザで、第２ビア導体を形成するための開口６０ａが形成される（図４（Ａ））。開口６０ａのトップ径は５０μｍであり、ボトム径は４５μｍである。無電解銅めっき処理により第２樹脂絶縁層６０の表面に無電解銅めっき膜６１が形成される（図４（Ｂ））。無電解銅めっき膜６１上に所定パターンのめっきレジスト６４が形成される（図４（Ｃ））。
電解銅めっき処理により、開口６０ａは銅めっきで充填されると共に、めっきレジスト非形成部に電解銅めっき膜６６が形成される（図５（Ａ））。めっきレジスト６４が除去され、電解銅めっき膜６６間の無電解銅めっき膜６１が除去される。第３導体層６８及び第２ビア導体６９が完成する（図５（Ｂ））。第３導体層の厚みは１２μｍである。
第２樹脂絶縁層と第３導体層上に開口８０ａを備えるソルダーレジスト層８０が形成される（図６（Ａ））。両面銅張積層板３０と銅箔４０が分離される（図６（Ｂ））。銅箔４０が特開２００５−１０５４１１に開示されているエッチング液で除去される。続いて、外部端子上のニッケル膜４２Ｎが選択エッチング液でエッチングにより除去される。外部端子上の金膜が露出する。エッチング液として、例えば、日本化学産業株式会社製のNickel selective etchant-NCが用いられる。プリント配線板１０が完成する（図６（Ｃ））。
１０ プリント配線板
５０ 第１樹脂絶縁層
５８ 第２導体層
５９Ａ 第１ビア導体
６０ 第２樹脂絶縁層
６８ 第３導体層
６９ 第２ビア導体
７０ 第３樹脂絶縁層
７８ 第３導体層
７９ 第３ビア導体
９０ 電子部品
５０ 第１樹脂絶縁層
５８ 第２導体層
５９Ａ 第１ビア導体
６０ 第２樹脂絶縁層
６８ 第３導体層
６９ 第２ビア導体
７０ 第３樹脂絶縁層
７８ 第３導体層
７９ 第３ビア導体
９０ 電子部品
Claims (14)
- 第１導体層と、
第１面と該第１面とは反対側の第２面とを有し、該第２面が前記第１導体層と対向するように前記第１導体層上に積層されている第１樹脂絶縁層と、
前記第１樹脂絶縁層内に収容されていて電極を有する電子部品と、
前記第１樹脂絶縁層の第１面に形成されている第２導体層と、
前記第１樹脂絶縁層を貫通し、前記第１導体層と前記第２導体層とを接続している第１ビア導体と、
前記第１樹脂絶縁層に形成されていて前記電子部品の電極と前記第２導体層とを接続している接続ビア導体と、
第１面と該第１面とは反対側の第２面とを有し、該第２面が前記第１樹脂絶縁層の第１面と対向するように前記第２導体層と前記第１樹脂絶縁層上に積層されている第２樹脂絶縁層と、
前記第２樹脂絶縁層の第１面上に形成されている第３導体層と、
前記第２樹脂絶縁層を貫通し、前記第２導体層と前記第３導体層とを接続している第２ビア導体と、を有するプリント配線板において、
前記第２導体層の厚みは前記第３導体層の厚みより厚い。 - 請求項１のプリント配線板において、
前記第１樹脂絶縁層の厚みは前記第２樹脂絶縁層の厚みより厚い。 - 請求項２のプリント配線板において、
前記第１樹脂絶縁層の第１面での前記第１ビア導体の径（トップ径）は前記第２樹脂絶縁層の第１面での前記第２ビア導体の径（トップ径）より大きい。 - 請求項１のプリント配線板において、
前記第１導体層上の前記第１ビア導体の径（ボトム径）は前記電子部品の電極上の前記接続ビア導体の径（ボトム径）より小さい。 - 請求項１のプリント配線板において：
前記第２導体層の厚さを前記第３導体層の厚さで割ることで得られる値は、１．２〜５である。 - 請求項３のプリント配線板において：
前記第１ビア導体のトップ径を前記第２ビア導体のトップ径で割ることで得られる値は、１．０５〜４である。 - 請求項１のプリント配線板において、
さらに、第１面と該第１面とは反対側の第２面とを有し、該第２面が前記第２樹脂絶縁層の第１面と対向するように前記第３導体層と前記第２樹脂絶縁層上に積層されている第３樹脂絶縁層と前記第３樹脂絶縁層の第１面上に形成されている第４導体層と前記第３樹脂絶縁層を貫通し、前記第３導体層と前記第４導体層とを接続している第３ビア導体とを有し、前記第４導体層の厚みと前記第３導体層の厚みは略等しい。 - 請求項７のプリント配線板において、
前記第２樹脂絶縁層の厚みと前記第３樹脂絶縁層の厚みは略等しい。 - 請求項５のプリント配線板において、
さらに、第１面と該第１面とは反対側の第２面とを有し、該第２面が前記第２樹脂絶縁層の第１面と対向するように前記第３導体層と前記第２樹脂絶縁層上に積層されている第３樹脂絶縁層と前記第３樹脂絶縁層の第１面上に形成されている第４導体層と前記第３樹脂絶縁層を貫通し、前記第３導体層と前記第４導体層とを接続している第３ビア導体とを有し、前記第４導体層の厚みと前記第３導体層の厚みは略等しく、前記第２樹脂絶縁層の厚みと前記第３樹脂絶縁層の厚みは略等しい。 - 請求項１のプリント配線板において、前記第１樹脂絶縁層は補強材を有さない。
- 請求項１０のプリント配線板において、前記補強材は繊維で形成されている。
- 請求項１のプリント配線板において、前記第１樹脂絶縁層は最外の樹脂絶縁層である。
- 請求項１２のプリント配線板において、前記第２樹脂絶縁層の第１面上にソルダーレジスト層が形成されている。
- 請求項１０のプリント配線板において、前記第２樹脂絶縁層は補強材を有している。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108413A JP5660462B2 (ja) | 2011-05-13 | 2011-05-13 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108413A JP5660462B2 (ja) | 2011-05-13 | 2011-05-13 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012238804A true JP2012238804A (ja) | 2012-12-06 |
| JP5660462B2 JP5660462B2 (ja) | 2015-01-28 |
Family
ID=47461433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108413A Active JP5660462B2 (ja) | 2011-05-13 | 2011-05-13 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5660462B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175655A (ja) * | 2013-03-05 | 2014-09-22 | Samsung Electro-Mechanics Co Ltd | プリント回路基板 |
| US9570400B2 (en) | 2014-05-02 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US10163791B2 (en) | 2016-12-06 | 2018-12-25 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017150361A1 (ja) | 2016-03-03 | 2017-09-08 | 株式会社村田製作所 | 樹脂基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010101163A1 (ja) * | 2009-03-04 | 2010-09-10 | 日本電気株式会社 | 機能素子内蔵基板及びそれを用いた電子デバイス |
| JP2010205893A (ja) * | 2009-03-03 | 2010-09-16 | Nec Corp | 半導体装置及びその製造方法 |
-
2011
- 2011-05-13 JP JP2011108413A patent/JP5660462B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205893A (ja) * | 2009-03-03 | 2010-09-16 | Nec Corp | 半導体装置及びその製造方法 |
| WO2010101163A1 (ja) * | 2009-03-04 | 2010-09-10 | 日本電気株式会社 | 機能素子内蔵基板及びそれを用いた電子デバイス |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175655A (ja) * | 2013-03-05 | 2014-09-22 | Samsung Electro-Mechanics Co Ltd | プリント回路基板 |
| US9570400B2 (en) | 2014-05-02 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US10163791B2 (en) | 2016-12-06 | 2018-12-25 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5660462B2 (ja) | 2015-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9474158B2 (en) | Printed wiring board | |
| JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP5219276B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| KR100653249B1 (ko) | 메탈코어, 패키지 기판 및 그 제작방법 | |
| JP2012191204A (ja) | プリント配線板の製造方法 | |
| US9391044B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| KR101255954B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| TWI405511B (zh) | 具有電子部件的印刷電路板以及其製造方法 | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| JP2017050313A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2017195261A (ja) | インターポーザ及びインターポーザの製造方法 | |
| JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
| JP5660462B2 (ja) | プリント配線板 | |
| US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
| JP2016111069A (ja) | パッケージ基板 | |
| JP6378616B2 (ja) | 電子部品内蔵プリント配線板 | |
| JP2016082143A (ja) | プリント配線板 | |
| JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
| JP2016115823A (ja) | プリント配線板 | |
| JP2019067864A (ja) | プリント配線板の製造方法 | |
| JP5779970B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2018022823A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141120 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5660462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |