CN113299569B - 大板级扇出基板倒装芯片封装结构的制备方法 - Google Patents

大板级扇出基板倒装芯片封装结构的制备方法 Download PDF

Info

Publication number
CN113299569B
CN113299569B CN202110656394.6A CN202110656394A CN113299569B CN 113299569 B CN113299569 B CN 113299569B CN 202110656394 A CN202110656394 A CN 202110656394A CN 113299569 B CN113299569 B CN 113299569B
Authority
CN
China
Prior art keywords
layer
hole
dry film
manufacturing
photosensitive dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110656394.6A
Other languages
English (en)
Other versions
CN113299569A (zh
Inventor
崔成强
成海涛
杨斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202110656394.6A priority Critical patent/CN113299569B/zh
Publication of CN113299569A publication Critical patent/CN113299569A/zh
Application granted granted Critical
Publication of CN113299569B publication Critical patent/CN113299569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

本发明公开一种大板级扇出基板倒装芯片封装结构的制备方法，包括：提供载板，在载板的一侧制作第一重布线层；在第一重布线层上制作传输层，并在传输层上制作第二重布线层；提供ASIC芯片和滤波元件，将ASIC芯片和滤波元件倒装于第二重布线层上并进行塑封；对塑封层进行开孔处理，形成第一盲孔和第二盲孔；在第一盲孔内制作第一导电柱，在第二盲孔内制作第二导电柱，在塑封层的表面制作第三重布线层；拆除载板，将传感器芯片的I/O接口与第一重布线层电性连接。本发明将芯片倒装于重布线层，倒装芯片与重布线层的连接强度更高，并且芯片倒装后再进行塑封的方式更为稳定，避免塑封层产生翘曲和高热应力，产品的良率更高。

Description

大板级扇出基板倒装芯片封装结构的制备方法
技术领域
本发明涉及封装技术领域，具体涉及大板级扇出基板倒装芯片封装结构的制备方法。
背景技术
微机电技术(Micro-Electro-Mechanical Systems,简称MEMS)，是将微电子技术与机械工程融合到一起的一种工艺技术，它的操作范围在微米范围内。专用集成电路(Application Specific Integrated Circuit,简称ASIC)，在集成电路界被认为是一种专门目的而设计的集成电路。
传感器芯片与ASIC芯片的封装结构开辟了一个全新的技术领域与产业，基于封装结构制作的微传感器等在人们所能接触到的所有领域中都有着十分广阔的应用前景。
现有技术中，一般的传感器模块中的传感器芯片与ASIC芯片的封装结构是直接将二者相对通过胶层贴合固定或焊接固定在PCB板上，如此，传感器模块在使用过程中，容易出现芯片密封泄露的情况，并且这种封装方式将导致PCB的整体封装结构厚度变厚，对于一些封装结构厚度要求高的应用场景，现有技术明显无法满足需求。
此外，在芯片扇出型封装过程中，通常需要先对芯片进行塑封，然后对塑封层钻孔处理，使芯片的I/O口外露，最后通过电镀制作与芯片的I/O口电性连接的重布线层，从而实现将芯片电性引出，然而，采用该工艺方法时，各组件(芯片、塑封层)之间固有的热膨胀系数不匹配，在电镀的过程中，封装结构容易产生高度翘曲和高热应力，这种高热应力和翘曲不仅导致芯片中各封装层的分层，而且还会引起焊料凸块破裂，导致芯片与重布线层连接的稳定性不高，从而导致故障。
发明内容
本发明的目的在于提供一种大板级扇出基板倒装芯片封装结构的制备方法，降低封装结构的厚度，防止芯片发生泄露，并且可以有效降低翘曲，提高芯片与重布线层电性连接的稳定性。
为达此目的，本发明采用以下技术方案：
提供一种大板级扇出基板倒装芯片封装结构的制备方法，包括以下步骤：
S10、提供载板，在所述载板的一侧制作第一重布线层；
S20、在所述第一重布线层上制作传输层，并在所述传输层上制作与所述第一重布线层电性连接的第二重布线层；
S30、提供ASIC芯片和滤波元件，将所述ASIC芯片和所述滤波元件倒装于所述第二重布线层上并进行塑封，形成塑封层；
S40、对所述塑封层进行开孔处理，形成位于所述ASIC芯片和所述滤波元件之间的第一盲孔以及位于所述滤波元件远离所述ASIC芯片一侧的第二盲孔，并使所述第一盲孔、所述第二盲孔延伸至所述第二重布线层；
S50、在所述第一盲孔内制作第一导电柱，在所述第二盲孔内制作第二导电柱，在所述塑封层的表面制作通过所述第一导电柱和所述第二导电柱与所述第二重布线层电性连接的第三重布线层；
S60、拆除载板，并提供传感器芯片，将所述传感器芯片的I/O接口与所述第一重布线层电性连接。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，步骤S30具体包括：
S30a、提供ASIC芯片和滤波元件，将所述ASIC芯片和所述滤波元件的I/O接口涂上金属膏体，然后倒装于所述第二重布线层上；
S30b、采用激光由载板远离所述第二重布线层的一侧进行烧结，使所述ASIC芯片和所述滤波元件固定于所述第二重布线层上；
S30c、采用塑封材料对所述ASIC芯片和所述滤波元件进行塑封，形成塑封层。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，步骤S20具体包括：
S20a、提供介电层，将所述介电层贴附于所述第一重布线层上；
S20b、对所述介电层进行激光钻孔，使所述介电层沿其厚度方向形成过孔，以供所述第一重布线层外露；
S20c、通过真空溅射在所述介电层和所述过孔内形成第二种子层，所述介电层和所述第二种子层组成所述传输层；
S20d、提供第二感光干膜，将所述第二感光干膜贴附于所述传输层上；
S20e、通过曝光、显影处理，在所述第二感光干膜上形成通孔和使所述传输层外露于所述第二感光干膜的通孔的第二图形化孔；
S20f、进行电镀处理，在所述过孔内形成与所述第一重布线层电性连接的第三导电柱，在所述介电层上形成与所述第三导电柱电性连接的第二重布线层；
S20g、去除残留的所述第二感光干膜；
S20h、提供蚀刻液，采用所述蚀刻液对所述第二感光干膜被去除后外露的第二种子层进行蚀刻处理，以去除所述第二种子层。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，步骤S50具体包括：
S50a、通过真空溅射在所述塑封层的表面、所述第一盲孔以及所述第二盲孔的孔壁制作形成第三种子层；
S50b、提供第三感光干膜，将所述第三感光干膜贴附于所述第三种子层上；
S50c、通过曝光、显影处理，在所述第三感光干膜上形成通孔和使所述塑封层外露于所述第三感光干膜的通孔的第三图形化孔；
S50d、进行电镀处理，在所述第一盲孔内形成与所述第二重布线层电性连接的第一导电柱，在所述第二盲孔内形成与所述第二重布线层电性连接的第二导电柱，在所述塑封层上形成分别与所述第一导电柱和所述第二导电柱电性连接的第三重布线层；
S50e、去除残留的所述第三感光干膜；
S50f、提供蚀刻液，采用所述蚀刻液对所述第三感光干膜被去除后外露的第三种子层进行蚀刻处理，以去除所述第三种子层。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，步骤S10具体包括：
S10a、提供载板，于所述载板沿其厚度方向的一侧贴附临时键合胶；
S10b、通过真空溅射在所述临时键合胶上制作第一种子层；
S10c、提供第一感光干膜，将所述第一感光干膜贴附于所述第一种子层上；
S10d、进行曝光、显影处理，所述第一感光干膜上形成通孔和使所述临时键合胶外露于所述第一感光干膜的通孔的第一图形化孔；
S10e、进行电镀处理，在第一图形化孔内形成第一重布线层。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，步骤S60具体包括：
S60a、拆除载板，并提供蚀刻液，采用所述蚀刻液对所述第一种子层进行蚀刻处理，以去除所述第一种子层；
S60b、去除残留的所述第一感光干膜；
S60c、提供传感器芯片，采用焊料在I/O接口处形成金属凸块，所述金属凸块与所述第一重布线层电性连接。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，步骤S40中，还包括对所述塑封层和所述介电层的开孔处理，形成为所述传感器芯片传递声音的声孔。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，步骤S60中，还提供有金属框架，所述金属框架粘贴于所述介电层上，所述传感器芯片和所述第一重布线层均位于所述金属框架内。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，所述蚀刻液选自无机酸、有机酸、或者有机酸与双氧水的混合液。
作为大板级扇出基板倒装芯片封装结构的制备方法的一种优选方案，所述金属膏体包括纳米铜膏、纳米银膏和纳米锡膏。
本发明的有益效果：
(1)本发明将ASIC芯片和滤波元件通过扇出技术封装成基板，相对于现有技术将ASIC芯片和滤波元件通过胶层贴合固定在PCB板的方式，本发明直接将芯片封装在基板内，封装结构厚度更小，并且不会发生芯片泄露的情况，提高了芯片封装结构的稳定性和可靠性，基板可代替有机PCB板，实现承载传感器芯片以及电连接的功能，同时该基板开设有声孔，可以实现传递声音的功能。
(2)本发明将ASIC芯片和滤波元件倒装于第二重布线层，相较于普通的扇出型封装工艺，倒装芯片与重布线层的连接强度更高，并且芯片先与重布线层连接后再进行塑封的方式更为稳定，避免了塑封层产生翘曲和高热应力，产品的良率更高。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一所述的大板级扇出基板倒装芯片封装结构的制备方法的工艺流程图。
图2是本发明实施例一所述的步骤S10的具体工艺流程图。
图3是本发明实施例一所述的步骤S20的具体工艺流程图。
图4是本发明实施例一所述的步骤S30的具体工艺流程图。
图5是本发明实施例一所述的步骤S50的具体工艺流程图。
图6是本发明实施例一所述的步骤S60的具体工艺流程图。
图7是本发明实施例一所述的制作第一种子层和第一感光干膜后的中间产品的剖视示意图。
图8是本发明实施例一所述的制作第一重布线层后的中间产品的剖视示意图。
图9是本发明实施例一所述的制作介电层后的中间产品的剖视示意图。
图10是本发明实施例一所述的制作第二种子层和第二感光干膜后的中间产品的剖视示意图。
图11是本发明实施例一所述的制作第二重布线层后的中间产品的剖视示意图。
图12是本发明实施例一所述的ASIC芯片和滤波元件倒装后的中间产品的剖视示意图。
图13是本发明实施例一所述的制作塑封层后的中间产品的剖视示意图。
图14是本发明实施例一所述的制作第三种子层和第三感光干膜后的中间产品的剖视示意图。
图15是本发明实施例一所述的制作第三重布线层后的中间产品的剖视示意图。
图16是本发明实施例一所述的拆除载板后的中间产品的剖视示意图。
图17是本发明实施例一所述的去除第一种子层和第一感光干膜后的中间产品的剖视示意图。
图18是本发明实施例一所述的传感器芯片与第一重布线层连接后的中间产品的剖视示意图。
图19是本发明实施例一所述的大板级扇出基板倒装芯片封装结构的剖视示意图。
图20是本发明实施例二所述的大板级扇出基板倒装芯片封装结构的剖视示意图。
图21是本发明实施例三所述的大板级扇出基板倒装芯片封装结构的剖视示意图。
图1至图21中：
11、载板；12、临时键合胶；
21、第一重布线层；22、第二重布线层；23、第三重布线层；
3、ASIC芯片；4、滤波元件；5、塑封层；6、传感器芯片；
71、第一种子层；72、第二种子层；73、第三种子层；
81、第一感光干膜；82、第二感光干膜；83、第三感光干膜；
9、介电层；10、金属框架；
101、第一盲孔；102、第二盲孔；103、过孔；104、声孔；
201、第一导电柱；202、第二导电柱；203、第三导电柱。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例一：
如图1所示，本发明提供一种大板级扇出基板倒装芯片封装结构的制备方法，包括以下步骤：
S10、提供载板11，在载板11的一侧制作第一重布线层21，参考图7-8；
S20、在第一重布线层21上制作传输层，并在传输层上制作与第一重布线层21电性连接的第二重布线层22，参考图9-11；
S30、提供ASIC芯片3和滤波元件4，将ASIC芯片3和滤波元件4倒装于第二重布线层22上并进行塑封，形成塑封层5，参考图12-13；
S40、对塑封层5进行开孔处理，形成位于ASIC芯片3和滤波元件4之间的第一盲孔101以及位于滤波元件4远离ASIC芯片3一侧的第二盲孔102，并使第一盲孔101、第二盲孔102延伸至第二重布线层22，参考图13；
S50、在第一盲孔101内制作第一导电柱201，在第二盲孔102内制作第二导电柱202，在塑封层5的表面制作通过第一导电柱201和第二导电柱202与第二重布线层22电性连接的第三重布线层23，参考图14-15；
S60、拆除载板11，并提供传感器芯片6，将传感器芯片6的I/O接口与第一重布线层21电性连接，参考图16-19。
本发明将ASIC芯片3和滤波元件4通过扇出技术封装成基板，相对于现有技术将ASIC芯片3和滤波元件4通过胶层贴合固定在PCB板的方式，本发明直接将芯片封装在基板内，封装结构厚度更小，并且不会发生芯片泄露的情况，提高了芯片封装结构的稳定性和可靠性，基板可代替有机PCB板，实现承载传感器芯片6以及电连接的功能。
并且本发明将ASIC芯片3和滤波元件4倒装于第二重布线层22，相较于普通的扇出型封装工艺，ASIC芯片3和滤波元件4与第二重布线层22的连接强度更高，并且芯片先与重布线层连接后再进行塑封的方式更为稳定，避免了塑封层5产生翘曲和高热应力，产品的良率更高。
如图2所示，步骤S10具体包括：
S10a、提供载板11，于载板11沿其厚度方向的一侧贴附临时键合胶12；
S10b、通过真空溅射在临时键合胶12上制作第一种子层71；
S10c、提供第一感光干膜81，将第一感光干膜81贴附于第一种子层71上，参考图7；
S10d、进行曝光、显影处理，第一感光干膜81上形成通孔和使临时键合胶12外露于第一感光干膜81的通孔的第一图形化孔；
S10e、进行电镀处理，在第一图形化孔内形成第一重布线层21，参考图8。
如图3所示，步骤S20具体包括：
S20a、提供介电层9，将介电层9贴附于第一重布线层21上；
S20b、对介电层9进行激光钻孔，使介电层9沿其厚度方向形成过孔103，以供第一重布线层21外露，参考图9；
S20c、通过真空溅射在介电层9和过孔103内形成第二种子层72，介电层9和第二种子层72组成传输层；
S20d、提供第二感光干膜82，将第二感光干膜82贴附于传输层上，参考图10；
S20e、通过曝光、显影处理，在第二感光干膜82上形成通孔和使传输层外露于第二感光干膜82的通孔的第二图形化孔；
S20f、进行电镀处理，在过孔103内形成与第一重布线层21电性连接的第三导电柱203，在介电层9上形成与第三导电柱203电性连接的第二重布线层22，参考图11；
S20g、去除残留的第二感光干膜82；
S20h、提供蚀刻液，采用蚀刻液对第二感光干膜82被去除后外露的第二种子层72进行蚀刻处理，以去除第二种子层72。
如图4所示，步骤S30具体包括：
S30a、提供ASIC芯片3和滤波元件4，将ASIC芯片3和滤波元件4的I/O接口涂上金属膏体，然后倒装于第二重布线层22上，参考图12；
S30b、采用激光由载板11远离第二重布线层22的一侧进行烧结，使ASIC芯片3和滤波元件4固定于第二重布线层22上；
S30c、采用塑封材料对ASIC芯片3和滤波元件4进行塑封，形成塑封层5，参考图13。
如图5所示，步骤S50具体包括：
S50a、通过真空溅射在塑封层5的表面、第一盲孔101以及第二盲孔102的孔壁制作形成第三种子层73；
S50b、提供第三感光干膜83，将第三感光干膜83贴附于第三种子层73上，参考图14；
S50c、通过曝光、显影处理，在第三感光干膜83上形成通孔和使塑封层5外露于第三感光干膜83的通孔的第三图形化孔；
S50d、进行电镀处理，在第一盲孔101内形成与第二重布线层22电性连接的第一导电柱201，在第二盲孔102内形成与第二重布线层22电性连接的第二导电柱202，在塑封层5上形成分别与第一导电柱201和第二导电柱202电性连接的第三重布线层23；
S50e、去除残留的第三感光干膜83；
S50f、提供蚀刻液，采用蚀刻液对第三感光干膜83被去除后外露的第三种子层73进行蚀刻处理，以去除第三种子层73，参考图15。
如图6所示，步骤S60具体包括：
S60a、拆除载板11，参考图16，并提供蚀刻液，采用蚀刻液对第一种子层71进行蚀刻处理，以去除第一种子层71；
S60b、去除残留的第一感光干膜81，参考图17；
S60c、提供传感器芯片6，采用焊料在传感器芯片6的I/O接口处形成金属凸块，金属凸块与第一重布线层21电性连接，参考图18。
可选地，本实施例的焊料选用锡焊料、银焊料或者金锡合金焊料。
上述第一种子层71、第二种子层72和第三种子层73均包括钛金属层和位于钛金属层上的铜金属层，钛金属层的附着力高、电导率优良且厚度均匀，通过钛金属层可以将铜金属层稳定附着在介电层9、塑封层5以及临时键合胶12的表面。
当然，本实施例的第一种子层71、第二种子层72和第三种子层73不限于两层结构(钛金属层、铜金属层)，也可以为单层、两层或者两层以上的多层结构。第一种子层71、第二种子层72和第三种子层73的材料也不限于两种单一的金属材料层叠组合，也可以为一种单一金属材料，或者合金材料，能够实现重布线层稳定附着于相应的介电层9或塑封层5上即可，具体不再赘述。
本实施例的第一重布线层21和第二重布线层22的作用在于，ASIC芯片3可通过第二重布线层22与滤波元件4连接，并通过第一导电柱201与第三重布线层23连接以将ASIC芯片3的电性引出，滤波元件4可通过第二重布线层22和第二导电柱202与第三重布线层23连接以将滤波元件4的电性引出，传感器芯片6可通过第一重布线层21、第三导电柱203以及第二重布线层22与ASIC芯片3连接。
具体地，步骤S40中，还包括对塑封层5和介电层9的开孔处理，形成为传感器芯片6传递声音的声孔104。
具体地，步骤S60中，还提供有金属框架10，金属框架10粘贴于介电层9上，传感器芯片6和第一重布线层21均位于金属框架10内，参考图19。
可选地，本实施例中的介电层9均为ABF(Ajinomoto Build-up Film)、PI、EMC、光阻或PP(Polypropylene，聚丙烯)材质，贴附于塑封层5上，可以起到绝缘的作用。
具体地，第一盲孔101、第二盲孔102以及过孔103均由上下两个小孔端相邻的锥形孔连通而成。
可选地，本实施例中的第一导电柱201、第二导电柱202以及第三导电柱203的材料选自Cu、Ag或Au。
可选地，根据需要，本实施例的第一重布线层21、第二重布线层22以及第三重布线层23可以为一层、两层或两层以上的多层结构。
可选地，金属膏体选自纳米铜膏、纳米银膏或者纳米锡膏。
可选地，蚀刻液选自无机酸、有机酸、或者有机酸与双氧水的混合液。
具体地，如图19所示，本实施例中的传感器芯片6直接粘贴于介电层9上，且传感器芯片6的I/O接口朝上设置并通过导线与第一重布线层21电性连接，该连接方式在工艺上更为方便快捷，降低了加工难度。
可选地，本实施例中的传感器芯片6可采用MEMS芯片或射频芯片等，滤波元件4可采用IPD芯片或其他滤波芯片等。
实施例二：
本实施例中的大板级扇出基板倒装芯片封装结构的制备方法与上述实施例一基本相同，区别在于传感器芯片6与第一重布线层21的连接方式。
如图20所示，本实施例中的传感器芯片6的I/O接口朝下设置，传感器芯片6的金属凸块通过焊接的方式与第一重布线层21电性连接，相较于实施例一，本实施例的连接方式更具稳定性和可靠性。
实施例三：
本实施例中的大板级扇出基板倒装芯片封装结构的制备方法与上述实施例一基本相同，区别在于滤波元件4的具体应用。
如图21所示，本实施例的滤波元件4可采用电容41和电阻42，第二盲孔102使电容41外露，其中电容41通过第二重布线层22与电阻42连接，并通过第二导电柱202与第三重布线层23连接以将电容41的电性引出，电阻42通过第二重布线层22与ASIC芯片3连接，ASIC芯片3通过第二重布线层22和第一导电柱201与第三重布线层23连接以将ASIC芯片3的电性引出，传感器芯片6可通过第一重布线层21、第三导电柱203以及第二重布线层22与ASIC芯片3连接。
具体地，本实施例的电容41采用厚膜电容，电阻42采用薄膜电阻。
本实施例将ASIC芯片3通过扇出技术封装成基板，基板可代替有机PCB板，实现承载传感器芯片6、电连接以及传递声音的功能；相对于现有技术将ASIC芯片3和IPD芯片通过胶层贴合固定在PCB板的方式，本实施例直接将ASIC芯片3封装在基板内，封装结构厚度更小，并且不会发生芯片泄露的情况，同时，本实施例将电容41、电阻42埋入基板内构成滤波电路，相对于IPD芯片，埋容埋阻的封装结构厚度可以进一步减小，并且埋容埋阻的安装位置更为灵活，可以有效提高整个封装结构的紧凑性。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (9)

1.一种大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，包括以下步骤：
S10、提供载板，在所述载板的一侧制作第一重布线层；
S20、在所述第一重布线层上制作传输层，并在所述传输层上制作与所述第一重布线层电性连接的第二重布线层；
S30、提供ASIC芯片和滤波元件，将所述ASIC芯片和所述滤波元件倒装于所述第二重布线层上并进行塑封，形成塑封层；
S40、对所述塑封层进行开孔处理，形成位于所述ASIC芯片和所述滤波元件之间的第一盲孔以及位于所述滤波元件远离所述ASIC芯片一侧的第二盲孔，并使所述第一盲孔、所述第二盲孔延伸至所述第二重布线层；以及对所述塑封层和所述传输层进行开孔处理，形成声孔；
S50、在所述第一盲孔内制作第一导电柱，在所述第二盲孔内制作第二导电柱，在所述塑封层的表面制作通过所述第一导电柱和所述第二导电柱与所述第二重布线层电性连接的第三重布线层；
S60、拆除载板，并提供传感器芯片，将所述传感器芯片的I/O接口朝下并通过焊接的方式与所述第一重布线层电性连接，并使所述传感器芯片正对所述声孔。
2.根据权利要求1所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S30具体包括：
S30a、提供ASIC芯片和滤波元件，将所述ASIC芯片和所述滤波元件的I/O接口涂上金属膏体，然后倒装于所述第二重布线层上；
S30b、采用激光由载板远离所述第二重布线层的一侧进行烧结，使所述ASIC芯片和所述滤波元件固定于所述第二重布线层上；
S30c、采用塑封材料对所述ASIC芯片和所述滤波元件进行塑封，形成塑封层。
3.根据权利要求2所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S20具体包括：
S20a、提供介电层，将所述介电层贴附于所述第一重布线层上；
S20b、对所述介电层进行激光钻孔，使所述介电层沿其厚度方向形成过孔，以供所述第一重布线层外露；
S20c、通过真空溅射在所述介电层和所述过孔内形成第二种子层，所述介电层和所述第二种子层组成所述传输层；
S20d、提供第二感光干膜，将所述第二感光干膜贴附于所述传输层上；
S20e、通过曝光、显影处理，在所述第二感光干膜上形成通孔和使所述传输层外露于所述第二感光干膜的通孔的第二图形化孔；
S20f、进行电镀处理，在所述过孔内形成与所述第一重布线层电性连接的第三导电柱，在所述介电层上形成与所述第三导电柱电性连接的第二重布线层；
S20g、去除残留的所述第二感光干膜；
S20h、提供蚀刻液，采用所述蚀刻液对所述第二感光干膜被去除后外露的第二种子层进行蚀刻处理，以去除所述第二种子层。
4.根据权利要求3所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S50具体包括：
S50a、通过真空溅射在所述塑封层的表面、所述第一盲孔以及所述第二盲孔的孔壁制作形成第三种子层；
S50b、提供第三感光干膜，将所述第三感光干膜贴附于所述第三种子层上；
S50c、通过曝光、显影处理，在所述第三感光干膜上形成通孔和使所述塑封层外露于所述第三感光干膜的通孔的第三图形化孔；
S50d、进行电镀处理，在所述第一盲孔内形成与所述第二重布线层电性连接的第一导电柱，在所述第二盲孔内形成与所述第二重布线层电性连接的第二导电柱，在所述塑封层上形成分别与所述第一导电柱和所述第二导电柱电性连接的第三重布线层；
S50e、去除残留的所述第三感光干膜；
S50f、提供蚀刻液，采用所述蚀刻液对所述第三感光干膜被去除后外露的第三种子层进行蚀刻处理，以去除所述第三种子层。
5.根据权利要求4所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S10具体包括：
S10a、提供载板，于所述载板沿其厚度方向的一侧贴附临时键合胶；
S10b、通过真空溅射在所述临时键合胶上制作第一种子层；
S10c、提供第一感光干膜，将所述第一感光干膜贴附于所述第一种子层上；
S10d、进行曝光、显影处理，所述第一感光干膜上形成通孔和使所述临时键合胶外露于所述第一感光干膜的通孔的第一图形化孔；
S10e、进行电镀处理，在第一图形化孔内形成第一重布线层。
6.根据权利要求5所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S60具体包括：
S60a、拆除载板，并提供蚀刻液，采用所述蚀刻液对所述第一种子层进行蚀刻处理，以去除所述第一种子层；
S60b、去除残留的所述第一感光干膜；
S60c、提供传感器芯片，将所述传感器芯片的I/O接口朝下并通过焊接的方式与所述第一重布线层电性连接。
7.根据权利要求3-6任一项所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，步骤S60中，还提供有金属框架，所述金属框架粘贴于所述介电层上，所述传感器芯片和所述第一重布线层均位于所述金属框架内。
8.根据权利要求3-6任一项所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，所述蚀刻液选自无机酸、有机酸、或者有机酸与双氧水的混合液。
9.根据权利要求2-6任一项所述的大板级扇出基板倒装芯片封装结构的制备方法，其特征在于，所述金属膏体包括纳米铜膏、纳米银膏和纳米锡膏。
CN202110656394.6A 2021-06-11 2021-06-11 大板级扇出基板倒装芯片封装结构的制备方法 Active CN113299569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110656394.6A CN113299569B (zh) 2021-06-11 2021-06-11 大板级扇出基板倒装芯片封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110656394.6A CN113299569B (zh) 2021-06-11 2021-06-11 大板级扇出基板倒装芯片封装结构的制备方法

Publications (2)

Publication Number Publication Date
CN113299569A CN113299569A (zh) 2021-08-24
CN113299569B true CN113299569B (zh) 2022-11-22

Family

ID=77328194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110656394.6A Active CN113299569B (zh) 2021-06-11 2021-06-11 大板级扇出基板倒装芯片封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN113299569B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225965B (zh) * 2015-11-03 2019-01-25 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其制作方法
CN109473765A (zh) * 2018-12-21 2019-03-15 中芯长电半导体（江阴）有限公司 三维封装天线及其封装方法
CN110137157A (zh) * 2019-06-03 2019-08-16 中芯长电半导体（江阴）有限公司 半导体封装结构及其制备方法
CN111106090A (zh) * 2020-01-06 2020-05-05 广东佛智芯微电子技术研究有限公司 基于刚性框架的tmv扇出型封装结构及其制备方法
CN112897451B (zh) * 2021-01-19 2023-12-22 潍坊歌尔微电子有限公司 传感器封装结构及其制作方法和电子设备
CN112928035B (zh) * 2021-01-29 2023-11-17 广东佛智芯微电子技术研究有限公司 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN113299569A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
KR101117618B1 (ko) 관통 전극 형성 방법
JP3492348B2 (ja) 半導体装置用パッケージの製造方法
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP4718889B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
US20050167795A1 (en) Electronic devices and its production methods
TW201620074A (zh) 用於嵌入式半導體裝置封裝的電性互連結構及其製造方法
JP2003264253A (ja) 半導体装置及びその製造方法
CN113517270A (zh) 大板级扇出基板预埋芯片的低厚度封装结构的制备方法
CN110600438A (zh) 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
WO2000049655A1 (en) Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
KR20070068268A (ko) 배선 기판의 제조 방법
CN113299569B (zh) 大板级扇出基板倒装芯片封装结构的制备方法
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
US7849594B2 (en) Manufacturing method for integrating passive component within substrate
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP4718890B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体
CN215266297U (zh) 大板级扇出基板预埋芯片的低厚度封装结构
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
KR20190089733A (ko) 반도체 칩 적층 패키지 및 그 제조 방법
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body
CN215266296U (zh) 大板级扇出基板预埋芯片的封装结构
JP5039908B2 (ja) 半導体装置の製造方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.