KR20060048594A - 관통 전극 및 그 형성 방법 - Google Patents

관통 전극 및 그 형성 방법 Download PDF

Info

Publication number
KR20060048594A
KR20060048594A KR1020050056136A KR20050056136A KR20060048594A KR 20060048594 A KR20060048594 A KR 20060048594A KR 1020050056136 A KR1020050056136 A KR 1020050056136A KR 20050056136 A KR20050056136 A KR 20050056136A KR 20060048594 A KR20060048594 A KR 20060048594A
Authority
KR
South Korea
Prior art keywords
hole
layer
electrode
forming
substrate
Prior art date
Application number
KR1020050056136A
Other languages
English (en)
Other versions
KR101117618B1 (ko
Inventor
다카하루 야마노
노부유키 구라시마
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20060048594A publication Critical patent/KR20060048594A/ko
Application granted granted Critical
Publication of KR101117618B1 publication Critical patent/KR101117618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

관통 전극을 형성하는 방법이 개시된다. 관통 전극은 관통홀을 충전하는 주상 전극과, 주상 전극의 하단측에 형성되고 관통홀의 단면보다 넓은 면적을 갖는 하단 전극 패드와, 주상 전극의 상단측에 형성되고 관통홀의 단면보다 넓은 면적을 갖는 상단 전극 패드를 일체적으로 구비한다. 하단 전극 패드는 관통 전극의 하단 개구를 밀봉하도록 배치된다. 주상 전극은 하단 전극 패드 상에 구리를 적층함으로써 관통홀을 충전한다.
관통 전극, 관통홀, 주상 전극, 하단 전극 패드, 상단 전극 패드

Description

관통 전극 및 그 형성 방법{THROUGH ELECTRODE AND METHOD FOR FORMING THE SAME}
도 1은 본 발명에 따른 관통 전극 및 그 형성 방법의 실시예가 적용된 전자 장치를 도시하는 종단면도.
도 2는 관통 전극을 도시하는 확대 종단면도.
도 3 내지 도 14는 제 1 실시예의 공정을 도시하는 종단면도.
도 15 내지 도 26은 제 2 실시예의 공정을 도시하는 종단면도.
* 도면의 주요 부호에 대한 설명 *
10: 전자 장치
12: 기판
14: 리드(기판)
16: 소자 탑재 공간
18: 기능 소자
24: 관통 전극
28: 관통홀
30: 주상 전극
32: 하단 전극 패드
34: 상단 전극 패드
44: Si 웨이퍼
46: 접착 테이프
48: 시드층
50: 드라이 필름
52: 포토레지스트층
53: 보호막
56, 66: Au 도금층
58, 64: Ni 도금층
60: 스터드 비어
62: 네거티브 레지스트층
70: 글라스 웨이퍼
본 발명은 관통 전극 및 그 형성 방법에 관한 것이며, 특히 도전재로 미세한 관통홀을 충전하기에 적합한 관통 전극 및 그 형성 방법에 관한 것이다.
MEMS(Micro Electro Mechanical System)로 불리는 마이크로머신 패키지(micromachine package)나 인터포저(interposer)와 같이 3차원 구조를 가지며, 반도체 미세 가공 기술을 이용하는 전자 장치가 공지되어 있다. 최근, 그러한 전자 장치에서 상부 배선 패턴을 하부 배선 패턴에 접속하는 관통 전극을 형성하는 기술이 개발되고 있다. 예컨대, 일부 인터포저에서, 관통 전극이 배선 패턴 사이의 전기적 접속을 제공하기 위하여 기판의 상면과 하면 사이에서 연장하는 관통 홀에 형성된다(예컨대, 일본 공개 특허 1-258457호 공보 참조).
이 공보는 절연막으로 덮인 기판에 형성되는 관통홀을 도금에 의해 금속으로 충전하는 방법을 개시한다. 이러한 방법에 따르면, 시드층(seed layer)이 스퍼터링법에 의해 기판의 상면에 형성된다. 그후, 도금용 전극을 시드층의 상면과 접촉시켜서, 전해 도금법을 이용하여 시드층의 표면에 Cu와 같은 도전성 금속을 증착한다. 도전 금속으로 이루어진 도체층이 성장하여, 관통홀이 금속으로 충전된다.
하지만, 상술한 방법에서는, 시드층의 표면에 형성되는 도체층이 관통홀의 내면에 형성되어 그 관통홀의 내면에서 성장하기 때문에, 도체층의 성장에 따라 각각의 관통홀의 중심 부근에 보이드(void)가 형성된다는 문제가 있다.
특히, 마이크로머신 패키지의 경우, 기판의 두께에 대한 관통홀의 직경이 작아서 종횡비(두께/홀직경)가 큰 경우에는, 작은 관통홀에 관통 전극을 형성하는 것이 어렵다.
본 발명은 상술한 문제점을 해결하기 위하여 관통 전극 및 그 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 태양에 따르면, 지지체(support body)의 표면 상에 시드층을 형성하는 제 1 공정과, 시드층의 표면 상에 접착층을 형성하는 제 2 공정과, 관통홀이 형성된 기판을 접착층에 대하여 가압하는 제 3 공정과, 기판의 관통홀과 연통하는 접착층의 일부를 현상 공정에 의해서 제거하여, 관통홀의 하단부에 관통홀의 단면보다 넓은 간극(clearance)을 형성하는 제 4 공정과, 간극 및 관통홀을 도체로 충전하여, 관통홀의 하단부를 덮는 하단 전극 패드 및 관통홀에 충전된 주상 전극을 형성하는 제 5 공정과, 지지체, 시드층, 및 접착층을 기판으로부터 제거하는 제 6 공정을 포함한다.
바람직하게는, 제 5 공정은 하단 전극 패드를 구성하는 Au층을 시드층의 표면 상에 형성하는 공정과, Au층의 표면 상에 Ni층을 형성하는 공정과, Ni층의 표면 상에 Cu층을 적층하여 주상 전극을 형성하는 공정을 포함한다.
바람직하게는, 제 1 공정에서 지지체의 표면 상에 접착 테이프를 부착한 후, 시드층을 접착층의 접착면 상에 형성하고, 제 5 공정에서 주상 전극을 형성한 후, 제 6 공정에서 접착 테이프를 가열함으로써 지지체를 시드층으로부터 분리시킨다.
바람직하게는, 제 1 공정에서 시드층을 지지체의 표면 상에 형성하고 나서, 접착층을 시드층 상에 형성하고, 제 5 공정에서 주상 전극을 관통홀 내부에 형성한 후, 제 6 공정에서 접착층을 가열하여 지지체를 시드층으로부터 분리시킨다.
바람직하게는, 접착층은 포토레지스트층을 포함하고, 상술한 제 4 공정은 기판의 관통홀과 연통하는 영역에 형성된 포토레지스트층을 현상 처리에 의해 제거하는 공정과, 관통홀의 하단부에 관통홀의 단면보다 넓은 간극을 형성하는 공정을 포함한다.
바람직하게는, 관통 전극을 형성하는 방법은, 기판의 상면에 레지스트층을 적층하고 레지스트층에 관통홀의 단면보다 넓은 개구부를 관통홀의 상단부에 형성하는 공정과, 레지스트층의 개구부를 도체로 충전하여 주상 전극의 상단에 연속하는 상단 전극 패드를 형성하는 공정과, 상단 전극 패드 둘레의 레지스트층을 제거하는 공정을 더 포함한다.
본 발명의 다른 태양에 따르면, 기판을 통하여 연장하는 관통홀에 삽입되어, 기판의 상면에 형성된 도체 패턴을 기판의 하면에 형성된 도체 패턴에 전기적으로 접속하는 전극이 구비되며, 그 전극은 관통홀의 단면보다 넓고 관통홀의 하단 개구를 밀봉하도록 구성된 하단 전극 패드와, 하단 전극 패드 상에 도전재를 적층하여 관통홀을 충전하도록 저부로부터 상방으로 형성되는 주상 전극을 포함한다.
바람직하게는, 관통홀의 단면보다 넓고 관통홀의 상단 개구를 밀봉하도록 구성되는 상단 전극 패드가 주상 전극의 상단부에 형성된다.
본 발명에 따르면, 시드층이 지지체의 표면 상에 형성되고, 기판은 시드층의 표면 상에 형성된 접착층 상에 탑재된다. 기판을 고정하기 위하여 접착층을 별도로 제공할 필요가 없어서, 제조 공정을 단순화하고 제조비를 저감시킨다. 기판의 관통홀과 연통하는 영역에 형성되는 접착층을 현상 처리에 의해서 제거하여 관통홀의 하단부에서 관통홀의 단면보다 넓은 간극을 형성한다. 따라서, 관통홀의 하단을 덮는 하단 전극 패드를 시드층을 대향하는 간극에 형성할 수 있다. 또한, 주상 전극이 하단 전극 패드 상에서 저부로부터 상방으로 형성되기 때문에, 관통홀의 중앙 부근에서의 보이드의 형성이 방지된다. 이와 같이, 종횡비(두께/홀직경)가 높 은 경우에도 주상 전극은 안정적으로 형성될 수 있다.
시드층은 지지체의 표면 상에 접착 테이프를 개재하여 형성되므로, 지지체는 관통 전극을 형성한 후 접착 테이프를 가열함으로써 시드층으로부터 용이하게 분리될 수 있다.
또한, 접착층이 지지체의 표면 상에 시드층을 개재하여 형성되므로, 지지체는 접착층을 가열함으로써 기판으로부터 용이하게 분리될 수 있다.
발명의 예시적인 실시예를 첨부 도면을 참조하여 아래에 설명한다.
[제 1 실시예]
도 1은 본 발명에 따른 관통 전극 및 그 형성 방법의 실시예가 적용된 전자 장치(10)를 도시하는 종단면도이다. 도 2 는 관통 전극을 도시하는 확대 종단면도이다.
전자 장치(10)에는, 도 1에 도시된 바와 같이, 마이크로머신 부품(micromachine part)으로서 작용하는 기능 소자(18)가 기판(12)과 리드(기판)(14)에 의해서 한정되는 소자 탑재 공간(16)에 형성된다. 기판(12), 리드(14), 및 소자 탑재 공간(16)은 각각 상부에서 볼 때 사각형 형상을 갖는다. 본 실시예에 따르면, 기판(12)은 예컨대, 실리콘 웨이퍼(실리콘 기판) 또는 글라스 기판일 수 있다. 실리콘이 기판(12)으로 사용되면, 실리콘 웨이퍼 또는 글라스가 후술할 지지체로서 적합하다. 본 실시예는 단순한 기판뿐만 아니라 집적 회로를 갖는 반도체 웨이퍼에 관통 전극을 형성하는데 적용할 수 있다.
도 1에는 도시하지 않았지만, 캔틸레버(cantilever)를 포함하는 기능 소자 (18)에 추가하여, 기능 소자(18)를 구동하는 전자 회로가 기판(12)의 표면 상에 형성된다. 전자 회로는 알루미늄(Al) 또는 구리(Cu)로 이루어진 전극(20)을 포함한다. 기능 소자(18)는 미세가공법에 의해서 기판(12)의 표면상에 형성된다.
본 실시예에 따른 전자 장치(10)는 기판(12) 상에 탑재되는 기능 소자(18)의 구성에 따라서 예컨대, 가속도계나 마이크로 자이로(micro gyro)와 같은 센서로서 사용될 수 있다.
전자 장치(10)는 기판(12)을 리드(14)에 전기적으로 접합하기 위한 초음파 접합부(22)를 포함한다. 리드(14)는 절연층(15)이 피복되는 일 표면을 갖는 Si웨이퍼로 이루어진 기판(14a), 소자 탑재 공간(16)을 한정하는 오목부(14b), 및 오목부(14b)를 둘러싸는 프레임(14c)을 포함한다. 각각의 초음파 접합부(22)는 전극(20), 리드(14)에 형성되는 관통 전극(24), 및 관통 전극(24)의 하단부를 전극(20)에 접속하는 금으로 이루어진 범프(bump)(26)를 구비한다. 솔더 범프(solder bump)(27)는 관통 전극(24)의 상단부에 형성된다.
리드(14)의 프레임(14c)에는 내부에 관통 전극(24)이 형성되는 관통홀(28)이 형성된다. 관통홀(28)은 30㎛ 내지 100㎛ 의 홀 직경과 150㎛ 내지 500㎛의 (기판(14a)의 두께에 상응하는) 높이를 갖는다. 따라서, 본 실시예의 종횡비(두께/홀직경)는 1.5 내지 16.67 이 된다.
도 2에 도시된 바와 같이, 관통 전극(24)은 관통홀(28)에 충전된 주상 전극(30)과, 주상 전극(30)의 하단측에 형성되고 관통홀(28)의 단면보다 넓은 사이즈(수평 표면적)을 갖는 하단 전극 패드(32)와, 주상 전극(30)의 상단측에 형성되고 관통홀(28)의 단면보다 넓은 사이즈를 갖는 상단 전극 패드(34)를 일체적으로 구비한다.
전자 장치(10)에는 리드(14)의 네 변의 가장자리부와 기판(12)의 네 변의 가장자리부 사이를 밀봉하는 초음파 접합부(36)가 제공된다. 초음파 접합부(36)는 리드(14)의 하면 가장자리부에 형성되는 사각형 밀봉 패턴(38)과, 기판(12)의 상면 가장자리부에 형성되는 사각형 밀봉 패턴(40)을 금 범프(42)를 통하여 접합함으로써 소자 탑재 공간(16)을 밀봉한다. 밀봉 패턴(38)은 구리로 이루어지고, 밀봉 패턴(40)은 구리 또는 알루미늄(Al)으로 이루어진다. 밀봉 패턴(38 및 40)은 금 범프(42) 또는 금 도금을 통한 Au-Cu 결합에 의해서 일체적으로 접합된다.
관통 전극(24)이 관통홀(28)의 하단 개구를 밀봉하도록 배치되는 하단 전극 패드(32)와, 하단 전극 패드(32) 상에 구리(도전재)를 적층하여 관통홀(28)을 충전하는 주상 전극(30)을 구비하기 때문에, 주상 전극(30)의 중앙에서의 보이드의 형성이 방지된다. 따라서, 종횡비(두께/홀직경)가 높은 경우에도, 주상 전극(30)은 안정적으로 형성될 수 있다.
하단 전극 패드(32)와 상단 전극 패드(34)는 각각 관통홀(28)의 단면보다 넓은 사이즈를 가져서 관통홀(28)이 밀봉된다. 이는 소자 탑재 공간(16)의 기밀성(air-tightness)을 확보하는데 기여한다. 하단 전극 패드(32)와 상단 전극 패드(34)는 각각 관통홀(28)의 홀 직경보다 넓은 표면적을 갖는다. 접속 영역으로서 사용되는 넓은 표면적은 예컨대, 납땜(soldering)에 의한 접속 작업을 용이하게 한다.
이하, 관통 전극(24)의 형성 방법을 도 3 내지 도 14를 참조하여 설명한다.
도 3에 도시된 공정 1A에서, 지지체 역할을 하는 Si웨이퍼(44)의 표면 상에 필름형 접착 테이프(46)를 적층법으로 부착시킨다. 상면과 하면에 각각 접착층을 갖는 양면 접착 테이프인 접착 테이프(46)는 Si 웨이퍼(44)의 표면에 밀착된다. 접착 테이프(46)는 후술하는 포토레지스트층(접착층)(52)과 Si 웨이퍼(44)를 접합하는 역할을 한다. 접착 테이프(46)는 관통 전극(24)이 완성된 후에 수행되는 열처리에서의 마이크로 캡슐의 파열로 인하여 접촉 영역이 감소될 때 제거될 수 있다.
도 4에 도시된 공정 2A에서, Si 웨이퍼(44)의 표면에 부착된 접착 테이프(46)의 상면에 시드층(48)이 형성된다. 시드층(48)을 형성하는 방법의 예로서 진공 증착 또는 스퍼터링에 의해 구리(Cu) 코팅을 형성하는 방법과, Cu 호일과 같은 금속 호일을 적층하는 방법을 포함한다.
도 5에 도시된 공정 3A에서, 드라이 필름(dry film)(50)은 적층법 또는 롤러 압착에 의해서 시드층(48)의 표면에 부착된다. 드라이 필름(50)은 접착층으로서 사용되는 포토레지스트층(52)의 상면에 보호막(passivation film)(PET: polyethylene terephthalate)(53)이 접합되는 2층 구조를 갖는다. 포토레지스트층(52)은 시드층(48)의 표면에 밀착된다. 포토레지스트층(52)은 노광시 접착성을 상실하고, 그것의 미(未)노광부는 현상액에 용해되어 제거될 수 있게 하는 감광성 유기 재료로 이루어지는 네거티브 레지스트막이다. 본 실시예에서는, 시드층(48)의 표면에 드라이 필름(50)을 부착하여 포트레지스트층(52)을 형성하지만, 포토레지스 트층(52)은 드라이 필름(50)을 사용하지 않고 인쇄 등의 다른 방법에 의해서 형성될 수도 있다. 포토레지스트층(52)을 사용하는 대신에, 에폭시 수지나 폴리이미드 수지로 이루어지는 접착제를 접착층으로 사용할 수도 있다.
도 6에 도시된 공정 4A에서, 드라이 필름(50)의 보호막(53)은 포토레지스트층(52)으로부터 박리되어 분리된다. 포토레지스트층(52)의 상면 및 하면은 접착성을 가지며, 포토레지스트층(52)의 하면과 시드층(48) 사이의 접착성이 포토레지스트층(52)의 상면과 보호막(53) 사이의 접착성보다 더 강하다. 따라서, 보호막(53)이 박리될 때, 포토레지스트층(52)은 시드층(48)으로부터 박리되지 않는다. 포토레지스트층(52)은 후술하는 하단 전극 패드(32)의 두께에 상응하는 약 10㎛ 내지 15㎛ 의 두께를 갖는다.
도 7에 도시된 공정 5A에서, Si 웨이퍼로 이루어진 리드(14)가 포토레지스트층(52)의 접착면에 탑재된다. 상술한 바와 같이, 리드(14)의 하면의 중앙에서 소자 탑재 공간(16)을 형성하는 오목부(14b)가 리드(14)에 형성된다. 복수의 관통홀(28)이, 하방으로 돌출하여 오목부(14b)를 둘러싸는 프레임(14c)을 통하여 수직으로 연장하도록 형성된다. 리드(14)는 포토레지스트층(52)에 대하여 가압되어, 프레임(14c)의 하면이 포토레지스트층(52)의 접착면에 압착된다. 공정 5A에서, 리드(14)는 접착 테이프를 이용하지 않고 포토레지스트층(52)의 표면에 직접 압착되어서, 접착 테이프를 접착시킬 필요성을 없애고 제조 공정을 단순화한다.
본 실시예에서, 포토레지스트층(52)이 노광되지 않으므로, 포토레지스트층(52)은 다음 공정에서 접착성을 상실하지 않고 리드(14)에 대하여 고정상태를 유지 한다. 본 실시예의 관통홀(28)은 그것의 내경 D가 약 30㎛ 내지 60㎛ 이며, (프레임(14c)의 두께에 상응하는) 높이 H는 약 100㎛ 내지 200㎛ 이다.
도 8에 도시된 공정 6A에서, 현상액을 각각의 관통홀(28)에 공급하여 관통홀(28)의 하부 개구에 대향하는 영역 A의 포토레지스트층(52)를 용해한다. 현상액을 관통홀(28)에 공급하는 방법으로서, Si 웨이퍼(44) 상에 탑재된 리드(14)를 현상액에 침지하는 딥(dip) 현상 시스템, 또는 리드(14)에 그것의 상측으로부터 현상액을 분무하는 스프레이 현상 시스템이 있다. 이들 현상 시스템은 관통홀(28)의 하부 개구에 대향하는 영역 A의 포토레지스트층(52)을 용해시킬 수 있다. 따라서, 침윤(浸潤) 시간을 제어하면서 관통홀(28)의 내경 D보다 큰 폭 Da(>D)을 갖는 플랜지 간극(54)을 형성할 수 있다.
상세하게는, 현상액은 관통홀(28)의 하부 개구와 대향하는 영역 A에서 포토레지스트층(52)의 표면으로부터 두께 방향으로 침윤하여 포토레지스트층(52)을 용해시킨다. 침윤 시간이 연장되면, 현상액 또한 영역 A의 반경 방향으로 침윤하여 관통홀(28)의 하부 개구보다 큰 포토레지스트층(52)의 영역을 용해시킨다. 침윤 시간은 포토레지스트층(52)의 재료 및 현상액의 종류의 조합에 의존하여 변하는 침윤 속도에 따라서 설정된다.
그후, 영역 A의 용해된 포토레지스트층(52)에 플라즈마를 이용한 전자 충돌 해리에 의해 활성 산소 원자를 생성하기 위해 플라즈마 애싱(plasma ashing)을 수행한다. 그리하여, 포토레지스트층(52)이 플랜지 간극(54)으로부터 제거된다. 플라즈마 애싱은 이후 공정에서 행해지는 도금 공정에서의 도금 용액의 습윤 효율 (wetting efficiency)을 향상시킨다.
도 9에 도시된 공정 7A에서, 관통홀(28)의 저부에서 노출된 시드층(48)의 표면에 금 도금을 실시하여, 관통 전극(24)의 확산을 방지하는 베리어 금속으로서 Au 도금층(56)을 형성한다. 그후, Au 도금층(56)의 상면에 니켈 도금을 실시하여, Ni 도금층(58)을 형성한다. 또한, 전해 도금법에 의해 구리를 Ni 도금층(58) 상에 증착하여, 관통홀(28)의 내부에 스터드 비어(stud via)(60)의 주상부(60b)를 형성한다. 스터드 비어(60)는 베이스인 Ni 도금층(58)의 표면 상에 구리를 증착함으로써 관통홀내에서 저부로부터 상방으로 형성된다. 이는 스터드 비어(60)의 중앙 부근에서의 보이드의 형성을 방지하고, 구리를 관통홀(28)에 증착하여 관통홀(28)을 그것의 상부 개구까지 충전시킬 수 있다.
Au 도금층(56) 및 Ni 도금층(58)이 플랜지 간극(54)에 형성되기 때문에, Au 도금층(56) 및 Ni 도금층(58)의 사이즈는 관통홀(28)의 단면보다 넓어진다. Ni 도금층(58)상에 증착된 스터드 비어(60)의 Cu 플랜지부(60a) 또한 관통홀(28)의 단면보다 넓은 사이즈를 갖는다. Au 도금층(56), Ni 도금층(58), 및 Cu 플랜지부(60a) 는 하단 전극 패드(32)를 구성한다. Cu 플랜지부(60a) 상에 증착되는 Cu 주상부(60b)는 주상 전극(30)에 상응한다. 전극 패드(32)의 도금 구조는 니켈과 팔라듐(팔라듐이 상부측에 형성됨)의 2층 도금 구조, 또는 니켈, 팔라듐, 및 금(금이 상부측에 형성됨)의 3층 도금 구조일 수 있다.
도 10에 도시된 공정 8A에서, 드라이 필름이 리드(14)의 상면에 적층법에 의해서 부착되어, 네거티브 레지스트층(62)을 형성한다. 스터드 비어(60)의 상단에 대향하는 영역 B의 네거티브 레지스트층(62)은 노광되어 경화되며, 네거티브 레지스트층(62)의 미노광부는 현상액에 의해 제거된다. 이와 같은 패터닝 처리에 의해서, 관통홀(28)의 상부 개구보다 넓은 영역의 네거티브 레지스트층(62)의 일부가 용해된다. 그리하여, 스터브 비어(60)의 상단(관통홀(28)의 상부)에 연속적인 플랜지 간극(62a)이 형성된다. 네거티브 레지스트층(62)에 형성되는 플랜지 간격(62a)은 관통홀(28)의 내경 D보다 큰 폭 Db(>D)을 갖는다.
도 11에 도시된 공정 9A에서, Cu 플랜지부(60c)가 전해 도금에 의해서 Cu 주상부(60b)의 상단에 형성된다. Cu 플랜지부(60c)는 관통홀(28)의 단면보다 넓은 영역을 갖는 플랜지 간극(62a)에 형성되므로 관통홀(28)의 단면보다 넓은 영역을 갖는다. Ni 도금층(64)은 전해 도금에 의해서 Cu 플랜지부(60c)의 상면에 형성된다. 그후, 베리어 금속으로서의 전해 Au 도금층 (또는 Sn 도금층)(66)이 전해 금 도금에 의해서 Ni 도금층(64)의 상면에 형성된다. Au 도금층 (또는 Sn 도금층)(66), Ni 도금층(64), 및 Cu 플랜지부(60c)는 상단 전극 패드(34)를 구성한다.
전극 패드(34)의 도금 구조는 니켈과 팔라듐(상측 팔라듐)의 2중 도금 구조, 또는 니켈, 팔라듐, 및 금(상측 금)의 3중 도금 구조일 수 있다.
도 12에 도시된 공정 10A에서, 리드(14) 상의 네거티브 레지스트층(62)의 노광부는 박리제(remover)(예컨대, 알칼리 용액, 가성 소다 등)을 이용하여 팽윤시켜 제거한다.
도 13에 도시된 공정 11A에서, Si 웨이퍼(44)는 베이킹(baking) 처리에서 고온으로 가열되어서, 접착 테이프(46)에 포함된 마이크로캡슐이 파열된다. 접착 테 이프(46)에 포함된 마이크로캡슐이 파열되면, 접착 테이프(46)의 접촉 영역이 감소된다. 따라서, 접착 테이프(46)를 통하여 시드층(48)에 접합된 Si 웨이퍼(44)를 시드층(48)으로부터 용이하게 분리할 수 있다.
상술한 방법에 한정되지 않고, 다른 방법이 Si 웨이퍼(44)를 분리하는데 사용될 수 있다. 예컨대, Si 웨이퍼는 버핑(buffing)에 의해서 제거될 수 있다.
도 14에 도시된 공정 12A에서, 시드층(48)은 에칭에 의해서 제거된다. 그후, 리드의 하면에 접합된 포토레지스트층(52)은 박리제(예컨대, 알칼리 용액, 가성 소다 등)에 의해서 제거된다. 이와 같이, 관통 전극(24)을 갖는 리드(14)가 완성된다.
상술한 형성법에 의해서 형성된 관통 전극(24)은 리드(14)의 기판(14a)을 통하여 연장하는 관통홀(28)에 충전된 주상 전극(30)과, 주상 전극(30)의 하단측에 형성되고 관통홀(28)의 단면보다 넓은 면적을 갖는 하단 전극 패드(32)와, 주상 전극(30)의 상단측에 형성되고 관통홀(28)의 단면보다 넓은 면적을 갖는 상단 전극 패드(34)가 일체적으로 접합된 구성을 갖는다. 따라서, 관통홀(28)의 상하 양단을 밀봉시킬 수 있다. 또한, 주상 전극(30)이 하단 전극 패드(32) 상에서 저부로부터 상방으로 형성되므로, 관통홀(28) 근방의 보이드의 형성이 방지된다. 따라서, 종횡비(두께/홀직경)가 높은 경우에도, 관통홀(28)내에 주상 전극(30)이 안정적으로 형성될 수 있다.
본 실시예에서, 시드층(48)은 Si 웨이퍼(44) 표면 상에 접착 테이프(46)를 개재하여 형성된다. 따라서, 관통 전극(24)이 형성된 후, 접착 테이프(46)를 가열 하여 Si 웨이퍼(44)를 시드층(48)으로부터 용이하게 분리할 수 있다. 이는 제조 공정을 단순화시키고 제조비를 저감시킨다.
[제 2 실시예]
관통 전극(24)을 형성하는 방법의 제 2 실시예를 도 15 내지 도 26을 참조하여 설명한다. 제 2 실시예에서, 제 1 실시예에서와 동일한 요소들은 동일한 참조 부호로 나타내었다.
도 15에 도시된 공정 1B에서, 지지체로서 기능하는 글라스 웨이퍼(70)를 준비하였다.
도 16에 도시된 공정 2B에서, 시드층(48)을 글라스 웨이퍼(70)의 상면에 형성한다. 시드층(48)을 형성하는 방법은 구리 또는 니켈의 진공증착법 또는 스퍼터링법을 포함한다.
도 17에 도시된 공정 3B에서, 드라이 필름(50)을 적층법에 의해서 시드층(48)의 표면에 부착한다.
도 18에 도시된 공정 4B에서, 드라이 필름(50)의 보호막을 포토레지스트층(52)으로부터 박리하여 분리한다.
도 19에 도시된 공정 5B에서, Si 웨이퍼로 제조된 리드(14)를 포토레지스트층(52)의 접착면에 부착한다. 리드(14)의 하면 중앙에 소자 탑재 공간(16)을 형성하는 오목부(14b)(도 1 참조)가 리드(14)에 형성된다. 관통홀(28)은 하방으로 돌출하여 오목부(14b)를 둘러싸는 프레임(14c)을 통하여 수직으로 연장된다. 리드(14)는 포토레지스트층(52)에 대하여 가압되어서, 프레임(14c)의 하면이 포토레지 스트층(52)의 접착면에 압착된다.
도 20에 도시된 단계 6B에서, 현상액이 각각의 관통홀(28)에 제공되어 관통홀(28)의 하부 개구에 대향하는 영역 A(도 8 참조)의 포토레지스트층(52)을 용해한다. 관통홀(28)에 공급된 현상액이 관통홀(28)의 하부 개구와 대향하는 영역 A의 포토레지스트층(52)을 용해할 수 있어서, 침윤 시간을 제어하여 관통홀(28)의 내경 D보다 큰 폭 Da(>D)(도 8 참조)를 갖는 플랜지 간극(54)을 형성할 수 있다.
그후, 영역 A의 용해된 포토레지스트층(52)에 플라즈마를 이용한 전자 충돌 해리에 의해 활성 산소 원자를 생성하기 위해 플라즈마 애싱(plasma ashing)을 수행한다. 그리하여, 포토레지스트층(52)이 플랜지 간극(54)으로부터 제거된다. 플라즈마 애싱은 이후 공정에서 행해지는 도금 공정에서의 도금 용액의 습윤 효율을 향상시킨다.
도 21에 도시된 공정 7B에서, 관통홀(28)의 저부에서 노출된 시드층(48)의 표면에 금 도금을 실시하여, 관통 전극(24)의 확산을 방지하는 베리어 금속으로서 Au 도금층(56)을 형성한다. 그후, Au 도금층(56)의 상면에 니켈 도금을 실시하여, Ni 도금층(58)을 형성한다. 또한, 전해 도금법에 의해 구리를 Ni 도금층(58) 상에 증착하여, 관통홀(28)의 내부에 스터드 비어(60)의 주상부(60b)를 형성한다. 스터드 비어(60)는 베이스인 Ni 도금층(58)의 표면 상에 구리를 증착함으로써 관통홀(28)내에서 저부로부터 상방으로 형성된다. 이는 스터드 비어(60)의 중앙 부근에서의 보이드의 형성을 방지하고, 구리를 관통홀(28) 내에 증착하여 관통홀(28)을 그것의 상부 개구까지 충전시킬 수 있다.
Au 도금층(56) 및 Ni 도금층(58)이 플랜지 간극(54)에 형성되기 때문에, Au 도금층(56) 및 Ni 도금층(58)의 면적은 관통홀(28)의 단면보다 넓어진다. Ni 도금층(58) 상에 증착된 스터드 비어(60)의 Cu 플랜지부(60a) 또한 관통홀(28)의 단면보다 넓은 면적을 갖는다.
도 22에 도시된 공정 8B에서, 드라이 필름이 리드(14)의 상면에 적층법에 의해서 부착되어, 네거티브 레지스트층(62)을 형성한다. 스터드 비어(60)의 상단에 대향하는 영역 B의 네거티브 레지스트층(62)은 노광되어 경화되며, 네거티브 레지스트층(62)의 미(未)노광부는 현상액에 의해 제거된다. 이와 같은 패터닝 처리에 의해서, 관통홀(28)의 상부 개구보다 넓은 영역의 네거티브 레지스트층(62)의 일부가 용해된다. 그리하여, 스터브 비어(60)의 상단(관통홀(28)의 상부)에 연속적인 플랜지 간극(62a)이 형성된다. 네거티브 레지스트층(62)에 형성되는 플랜지 간극(62a)은 관통홀(28)의 내경 D보다 큰 폭 Db(>D)을 갖는다.
도 23에 도시된 공정 9B에서, Cu 플랜지부(60c)가 도금에 의해서 Cu 주상부(60b)의 상단에 형성된다. Cu 플랜지부(60c)는 관통홀(28)의 단면보다 넓은 면적을 갖는 플랜지 간극(62a)에 형성되므로 관통홀(28)의 단면보다 넓은 면적을 갖는다. Ni 도금층(64)은 무전해 도금에 의해서 Cu 플랜지부(60c)의 상면에 형성된다. 그후, 베리어 금속으로서의 Au 도금층 (또는 Sn 도금층)(66)이 무전해 도금에 의해서 Ni 도금층(64) 상면에 형성된다.
도 24에 도시된 공정 10B에서, 리드(14) 상의 네거티브 레지스트층(62)의 노광부는 박리제(예컨대, 알칼리 용액, 가성 소다 등)을 이용하여 팽윤시켜 제거한 다.
도 25에 도시된 공정 11B에서, 글라스 웨이퍼(70)를 베이킹(baking) 처리에서 하측으로부터 고온으로 가열하여, 포토레지스트층(52)을 경화시킨다. 그리하여, 포토레지스트층(52)은 접착성을 상실하여, 포토레지스트층(52)은 리드(14)로부터 용이하게 분리될 수 있게 된다.
도 26에 도시된 공정 12B에서, 글라스 웨이퍼(70)를 하방으로 분리하여, 포토레지스트층(52)이 리드(14)의 하면으로부터 분리된다. 이와 같이, 관통 전극(24)을 갖는 리드(14)가 완성된다.
포토레지스트층(52)을 분리하기 위하여, 공정 11B에서 글라스 웨이퍼(70)를 가열하지만, 다른 방법도 적용가능하다. 예컨대, 포토레지스트층(52)은 연마에 의해 글라스 웨이퍼(70)를 제거한 후 에칭에 의해 시드층(48)을 제거함으로써 리드(14)의 하면으로부터 분리할 수 있다.
상술한 형성법에 의해서 형성된 관통 전극(24)은 리드(14)의 기판(14a)을 통하여 연장하는 관통홀(28)에 충전된 주상 전극(30)과, 주상 전극(30)의 하단측에 형성되고 관통홀(28)의 단면보다 넓은 면적을 갖는 하단 전극 패드(32)와, 주상 전극(30)의 상단측에 형성되고 관통홀(28)의 단면보다 넓은 면적을 갖는 상단 전극 패드(34)가 일체적으로 접합된 구성을 갖는다. 따라서, 관통홀(28)의 상하 양단을 밀봉시킬 수 있다. 또한, 주상 전극(30)이 하단 전극 패드(32) 상에서 저부로부터 상방으로 형성되므로, 관통홀(28) 중심 부근에서의 보이드의 형성이 방지된다. 따라서, 종횡비(두께/홀직경)가 높은 경우에도, 관통홀(28)내에 주상 전극(30)이 안 정적으로 형성될 수 있다.
본 실시예에서, 글라스 웨이퍼(70)의 표면 상에 시드층(48)을 개재하여 형성된 포토레지스트층(52)을 가열함으로써, 글라스 웨이퍼(70)를 리드(14)로부터 용이하게 분리할 수 있다. 이는 제조 공정을 단순화시키고 제조비를 저감시킨다
전자 장치용 마이크로 머신 패키지를 상술한 실시예에서 예시하였지만, 본 발명은 다른 제품(예컨대, 인터포저 또는 상면측 배선 패턴과 하면측 배선 패턴을 접속하는 관통홀을 갖는 제품 등)에 이용되는 전극에도 적용 가능하다.
본 발명에 따르면, 지지체의 표면에 시드층을 형성하여, 시드층의 표면에 형성된 접착층에 기판을 탑재하는 것이 가능하게 되고, 기판을 고정하기 위한 접착층을 별도로 설치할 필요가 없어서, 공정수를 저감하여 제조비용을 저가로 억제할 수 있다. 또한, 기판의 관통홀에 연통되는 영역의 접착층을 현상 처리에 의해 제거하여, 관통홀의 하단에 관통홀의 내부 치수보다 넓은 간극을 형성함으로써, 시드층에 대향하는 간극에 관통홀의 하단을 덮는 하단 전극 패드를 형성할 수 있음과 동시에, 하단 전극 패드 상에 주상 전극을 저부로부터 상방으로 적층하여 형성할 수 있기 때문에, 관통홀의 중심 부근에 보이드가 발생되지 않으며, 종횡비(두께/홀직경)가 높은 경우에도, 주상 전극을 안정적으로 형성할 수 있다.

Claims (8)

  1. 지지체(support body)의 표면 상에 시드층을 형성하는 제 1 공정과,
    상기 시드층의 표면 상에 접착층을 형성하는 제 2 공정과,
    관통홀이 형성된 기판을 상기 접착층에 대하여 가압하는 제 3 공정과,
    상기 기판의 관통홀과 연통하는 상기 접착층의 일부를 제거하여, 상기 관통홀의 하단부에 상기 관통홀의 단면보다 넓은 간극(clearance)을 형성하는 제 4 공정과,
    상기 간극 및 관통홀을 도체로 충전하여, 상기 관통홀의 하단부를 덮는 하단 전극 패드 및 상기 관통홀에 충전된 주상 전극을 형성하는 제 5 공정과,
    상기 지지체, 상기 시드층, 및 상기 접착층을 기판으로부터 제거하는 제 6 공정을 포함하는 것을 특징으로 하는 관통 전극 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 5 공정은,
    상기 하단 전극 패드를 구성하는 Au층을 상기 시드층의 표면 상에 형성하는 공정과,
    상기 Au층의 표면 상에 Ni층을 형성하는 공정과,
    상기 Ni층의 표면 상에 Cu층을 적층하여 주상 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 관통 전극 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 공정에서 상기 지지체의 표면 상에 접착 테이프를 부착한 후, 상기 시드층을 상기 접착층의 접착면 상에 형성하고,
    상기 제 5 공정에서 상기 주상 전극을 형성한 후, 상기 제 6 공정에서 접착 테이프를 가열함으로써 상기 지지체를 상기 시드층으로부터 분리하는 것을 특징으로 하는 관통 전극 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 공정에서 상기 시드층을 상기 지지체의 표면 상에 형성하고 나서, 상기 접착층을 상기 시드층 상에 형성하고,
    상기 제 5 공정에서 상기 주상 전극을 상기 관통홀 내부에 형성한 후, 상기 제 6 공정에서 상기 접착층을 가열하여 상기 지지체를 상기 시드층으로부터 분리하는 것을 특징으로 하는 관통 전극 형성 방법.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 접착층은 포토레지스트층을 포함하고,
    상기 제 4 공정은,
    상기 기판의 관통홀과 연통하는 영역에 형성된 상기 포토레지스트층을 현상 처리에 의해 제거하는 공정과,
    상기 관통홀의 하단부에 상기 관통홀의 단면보다 넓은 상기 간극을 형성하는 공정을 포함하는 것을 특징으로 하는 관통 전극 형성 방법.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,
    상기 기판의 상면에 레지스트층을 적층하고, 상기 레지스트층에 상기 관통홀의 단면보다 넓은 개구부를 상기 관통홀의 상단부에 형성하는 공정과,
    상기 레지스트층의 개구부를 도체로 충전하여, 상기 주상 전극의 상단에 연속하는 상단 전극 패드를 형성하는 공정과,
    상기 상단 전극 패드 둘레의 상기 레지스트층을 제거하는 공정을 더 포함하는 것을 특징으로 하는 관통 전극 형성 방법.
  7. 기판을 통하여 연장하는 관통홀에 삽입되어, 기판의 상면에 형성된 도체 패턴을 기판의 하면에 형성된 도체 패턴에 전기적으로 접속하는 전극으로서,
    상기 관통홀의 단면보다 넓고 상기 관통홀의 하단 개구를 밀봉하도록 구성된 하단 전극 패드와,
    상기 하단 전극 패드 상에 도전재를 적층하여 상기 관통홀을 충전하도록 저부로부터 상방으로 형성되는 주상 전극을 포함하는 것을 특징으로 하는 전극.
  8. 제 7 항에 있어서,
    상기 관통홀의 단면보다 넓고 상기 관통홀의 상단 개구를 밀봉하도록 구성되 는 상단 전극 패드가 상기 주상 전극의 상단부에 형성되는 것을 특징으로 하는 관통 전극.
KR1020050056136A 2004-06-29 2005-06-28 관통 전극 형성 방법 KR101117618B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004191488A JP3751625B2 (ja) 2004-06-29 2004-06-29 貫通電極の製造方法
JPJP-P-2004-00191488 2004-06-29

Publications (2)

Publication Number Publication Date
KR20060048594A true KR20060048594A (ko) 2006-05-18
KR101117618B1 KR101117618B1 (ko) 2012-03-07

Family

ID=34941762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056136A KR101117618B1 (ko) 2004-06-29 2005-06-28 관통 전극 형성 방법

Country Status (7)

Country Link
US (2) US20060001173A1 (ko)
EP (1) EP1612859B1 (ko)
JP (1) JP3751625B2 (ko)
KR (1) KR101117618B1 (ko)
CN (1) CN100461357C (ko)
DE (1) DE602005019124D1 (ko)
TW (1) TWI381482B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986296B1 (ko) * 2008-09-05 2010-10-07 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620810B1 (ko) * 2005-03-07 2006-09-07 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7704800B2 (en) * 2006-11-06 2010-04-27 Broadcom Corporation Semiconductor assembly with one metal layer after base metal removal
JP5154819B2 (ja) * 2007-04-03 2013-02-27 新光電気工業株式会社 基板及びその製造方法
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP5137059B2 (ja) * 2007-06-20 2013-02-06 新光電気工業株式会社 電子部品用パッケージ及びその製造方法と電子部品装置
TW200919593A (en) * 2007-10-18 2009-05-01 Asia Pacific Microsystems Inc Elements and modules with micro caps and wafer level packaging method thereof
JP5453763B2 (ja) * 2008-10-27 2014-03-26 大日本印刷株式会社 貫通電極基板の製造方法
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
CN101916754B (zh) * 2010-06-29 2012-08-29 香港应用科技研究院有限公司 通孔和通孔形成方法以及通孔填充方法
JP5619542B2 (ja) * 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体基板の処理方法及び半導体装置の製造方法
US10526198B2 (en) 2011-03-04 2020-01-07 Texas Instruments Incorporated Infrared sensor design using an epoxy film as an infrared absorption layer
JP5842929B2 (ja) * 2011-11-22 2016-01-13 富士通株式会社 電子部品およびその製造方法
US8987871B2 (en) * 2012-05-31 2015-03-24 Stmicroelectronics Pte Ltd. Cap for a microelectromechanical system device with electromagnetic shielding, and method of manufacture
JP5874690B2 (ja) 2012-09-05 2016-03-02 株式会社デンソー 半導体装置の製造方法
JP2015177382A (ja) 2014-03-15 2015-10-05 キヤノン株式会社 素子電極が貫通配線と繋がったデバイス、及びその製造方法
SG11201807926PA (en) * 2016-03-24 2018-10-30 Agency Science Tech & Res A through silicon interposer wafer and method of manufacturing the same
CN108811354A (zh) * 2017-04-28 2018-11-13 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008143C2 (de) * 1980-03-04 1982-04-08 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
JPH01258457A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
JPH05243735A (ja) 1992-03-03 1993-09-21 Hitachi Chem Co Ltd 多層配線板の製造法
JPH07307565A (ja) 1994-05-10 1995-11-21 Hitachi Chem Co Ltd 配線板の製造方法
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US6605551B2 (en) * 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US6441486B1 (en) * 2001-03-19 2002-08-27 Texas Instruments Incorporated BGA substrate via structure
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3904484B2 (ja) 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
KR100691725B1 (ko) * 2002-12-11 2007-03-12 다이니폰 인사츠 가부시키가이샤 다층 배선기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986296B1 (ko) * 2008-09-05 2010-10-07 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
TW200603237A (en) 2006-01-16
EP1612859B1 (en) 2010-01-27
TWI381482B (zh) 2013-01-01
KR101117618B1 (ko) 2012-03-07
JP2006013330A (ja) 2006-01-12
US20060267210A1 (en) 2006-11-30
EP1612859A3 (en) 2006-02-01
US20060001173A1 (en) 2006-01-05
US7498259B2 (en) 2009-03-03
JP3751625B2 (ja) 2006-03-01
DE602005019124D1 (de) 2010-03-18
CN100461357C (zh) 2009-02-11
CN1716558A (zh) 2006-01-04
EP1612859A2 (en) 2006-01-04

Similar Documents

Publication Publication Date Title
KR101117618B1 (ko) 관통 전극 형성 방법
US7365436B2 (en) Substrate having a penetrating via and wiring connected to the penetrating via and a method for manufacturing the same
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
US7772118B2 (en) Substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
KR20040060733A (ko) 전자 디바이스 및 그 제조 방법
JP3003624B2 (ja) 半導体装置
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
CN109844934B (zh) 用于低温接合的结构和方法
WO2008012713A2 (en) Frame and method of manufacturing assembly
CN111106013B (zh) Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN113299569B (zh) 大板级扇出基板倒装芯片封装结构的制备方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2021072423A (ja) 配線板及びその製造方法
JP2017054978A (ja) 電子部品の製造方法
JPH10294542A (ja) ブラインドビア付基板、およびその製造方法とこの基板を用いて得たチップキャリアー

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee