JP2021101462A - コンデンサアレンジメント - Google Patents
コンデンサアレンジメント Download PDFInfo
- Publication number
- JP2021101462A JP2021101462A JP2020193610A JP2020193610A JP2021101462A JP 2021101462 A JP2021101462 A JP 2021101462A JP 2020193610 A JP2020193610 A JP 2020193610A JP 2020193610 A JP2020193610 A JP 2020193610A JP 2021101462 A JP2021101462 A JP 2021101462A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- pedestal
- multilayer capacitor
- electrode
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 339
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 127
- 239000000919 ceramic Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 49
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 20
- 229910052709 silver Inorganic materials 0.000 claims description 20
- 239000004332 silver Substances 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 230000000052 comparative effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000009434 installation Methods 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 for example Chemical compound 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】配線基板との特に良好な接続を可能にするコンデンサアレンジメントを提供する。【解決手段】複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なく1つのセラミック多層コンデンサ2及び台座3を備えるコンデンサアセンブリ1において、台座3は、基板9と配線路10a、10bとを有する。配線路10a、10bは、多層コンデンサ2に面する方を向いた基板の上面11から、多層コンデンサ2から離れる方を向いた基板2の下面12へと導かれる。多層コンデンサ2は、台座3に機械的に固定されている。第1電極及び第2電極は、配線路10a,10bと電気的に接続されている。【選択図】図1
Description
本発明は、コンデンサアレンジメントに関する。以下では、コンデンサアレンジメントとは、多層コンデンサ、及び多層コンデンサを配線基板上に実装する手段であって、特に配線基板の表面上における多層コンデンサの表面実装を可能にする手段、を有するアレンジメントであると解される。
セラミック多層コンデンサは、複数の異なる要求を満たすことを可能にし、それにより、例えば電気回路における中間回路コンデンサ又はスナバコンデンサとしての使用に適している。かかる回路において、それは電圧安定化素子として役立つことができる。その際、多層コンデンサは、過剰又は不足の電荷に対するキャッシュ(Zwischenspeicher)として役立ち、所定の直流電圧レベルにおいて必要とされる電荷量を可能な限り迅速に吸収し又は放出しなければならない。コンデンサの電荷吸収能力(Ladungsaufnahmefaehigkeit)はその静電容量によって特定される。高速で繰り返される充電過程のために、特に高い周波数における、コンデンサの高い電流搬送容量(Stromtragfaehigkeit)が必要である。さらに、半導体の効率的なスイッチングの際に過電圧スパイクを回避するために、コンデンサの転流回路(Kommutierungskreises)の可能な限り低いインダクタンスが達成されるべきである。
さらに、多層コンデンサには、別の電気的要求がなされる。特に、多層コンデンサは、低い等価直列抵抗ESR(Equivalent
Serious Resistance)や低い寄生インダクタンスESL(Equivalent
Serious Inductance)等の、低い寄生要素を有するべきである。さらに、コンデンサ及び配線基板へのその接続は、高い熱伝導率及び高い熱機械的要求を満たすべきである。例えばコンデンサは、例えば熱衝撃の結果として、大きい温度変化の際にも機能できるように保たれるべきである。
Serious Resistance)や低い寄生インダクタンスESL(Equivalent
Serious Inductance)等の、低い寄生要素を有するべきである。さらに、コンデンサ及び配線基板へのその接続は、高い熱伝導率及び高い熱機械的要求を満たすべきである。例えばコンデンサは、例えば熱衝撃の結果として、大きい温度変化の際にも機能できるように保たれるべきである。
本発明は、特に、セラミック多層コンデンサと配線基板との間の接続技術に関する。この場合、可能な限り低いインダクタンスを有し、良好な電気的及び熱的伝導性を提供する接続が可能にされるべきである。これらの要求を満たすために、コンデンサアレンジメントは可能な限り大きな面積で配線基板上に実装可能であることが有利である。しかしながら、さらに、コンデンサによって占められる配線基板上の設置スペース(Bauraum)は、可能な限り小さくすべきである。
そこで、本発明の課題は、配線基板との特に良好な接続を可能にするコンデンサアレンジメントを提供することにある。
この課題は、現請求項1によるコンデンサアレンジメントによって解決される。
複数のセラミック層と、その間に配置された第1電極及び第2電極と、を有する少なくとも1つのセラミック多層コンデンサ、及び、基板と複数の配線路とを有する台座を備え、配線路はコンデンサに面す方を向いたる基板の上面からコンデンサから離れる方を向いた基板の下面へと導かれ、多層コンデンサは台座上に機械的に固定されており、第1電極及び第2電極は配線路と電気的に接続されている、コンデンサアレンジメントが提案される。
多層コンデンサは外部電極を有する。多層コンデンサは、片面接続のために(fuer einen einseitigen Anschluss)配設されている。相応に、全ての外部コンタクトは、多層コンデンサの台座に向いた外面に配置されている。第1内部電極は第1外部コンタクトと電気的に接続され、第2内部電極は第2外部コンタクトと電気的に接続される。第1外部コンタクト及び第2外部コンタクトは、多層コンデンサの台座に向いた外面上にのみ(ausschliesslich)配置される。
ここで提案される、台座上への多層コンデンサの配置は、多層コンデンサと台座との間の高い電気的かつ熱的伝導性を保証することと、同時に、低いインダクタンスを有する接続を形成することを可能にする。接続のこの特性は、特に、台座との多層コンデンサの機械的接続が電気的コンタクトのためにも使用されることができることによって可能にされることができる。その際、多層コンデンサは特に大面積で台座上に固定されることができる。
さらに台座は、配線基板上に表面実装によって固定されることができる。その際、提案されたコンデンサアレンジメントは、台座を介して配線基板とセラミック多層コンデンサの接続を可能にし、接続は良好な電気的かつ熱的伝導性を提供し、低いインダクタンスを有し、必要な設置スペース(Bauraumbedarf)がわずかである。表面実装では、台座は大きい面積で配線基板上に載置され、従って台座と配線基板との間においても良好な熱伝導性が得られる。相応に、コンデンサにおいて動作時に発生する熱は、十分な量で台座を介して配線基板へと導出されることができる。
配線基板と台座との間の接続及び台座と多層コンデンサとの間の接続は、接続が機械的に安定であり、確実な電気的コンタクトを可能にするように、さらに構成されることができる。これらの接続は、さらに、低いインダクタンスを有するように構成されることができるので、低損失へと導く。
コンデンサアレンジメントの表面実装の際に台座が配線基板と多層コンデンサとの間に配置されるように、コンデンサアレンジメントは構成されることができる。台座は特に、銅配線路を有するセラミック基板を備える、DCB部品(DCB = Direct Copper Bonding)である。
セラミック多層コンデンサのDCB台座との組み合わせは、セラミック多層コンデンサを台座上に容易に装着することができる、比較的容易な製造方法を可能にする。多層コンデンサと台座との間の接続は例えば銀焼結によって製造されることができる。大面積の接続は、製造の際の幾何学的公差に対する高い要求が無く、従って容易なプロセスシークエンスを可能にする。
複数のセラミック層の間に配置される第1電極及び第2電極は、多層コンデンサの内部電極である。多層コンデンサは、電極と電気的にコンタクトする、外部コンタクトとも称される外部電極をさらに有することができる。多層コンデンサは、外部電極とコンタクトされておらず、浮遊電極とも称される第3電極をさらに有することができる。
基板は特にセラミック又は誘電体材料を含む。配線路は伝導性材料から成る。配線路は基板上に印刷されることができる。多層コンデンサは、非破壊的に台座から分離することができないように、機械的に台座上に固定されることができる。
多層コンデンサの第1電極及び第2電極は、それぞれ台座に向いた多層コンデンサの外面に接する。
電極及びセラミック層は、積層方向Sにおいて互いに重なり合って配置されることができ、積層方向Sは、多層セラミックに向いた台座表面に対する面法線に垂直であることができる。
多層コンデンサは、多層コンデンサの1つの同一の外面上に配置された、第1外部コンタクト及び第2外部コンタクトを有する。多層コンデンサの残りの外面は、外部コンタクトを有さない。第1電極は、第1外部コンタクトを介して、複数の配線路のうちの1つと接続され、第2電極は第2外部コンタクトを介して複数の配線路のうちの1つと接続される。
相応に、多層コンデンサは、全ての外部コンタクトが唯一の外面に設けられた片面接続のために配設されることができる。この外面は、台座上に機械的に固定され、台座と電気的にコンタクトされる。片面接続のための多層コンデンサの設計は、多層コンデンサを台座上に配置するという、コンデンサアレンジメントの非常に簡単な製造方法を可能にする。
多層コンデンサは第1外面の少なくとも半分で台座の直接上に載置することができる。台座上の多層コンデンサのそのように大きな載置面は、台座と多層コンデンサの接続部の高い熱的かつ電気的伝導性を保証し、機械的に安定した固定をもたらす。好ましくは、多層コンデンサは、第1外面の少なくとも75%で台座の直接上に載置される。
セラミック多層コンデンサは銀含有層を介して台座と接続される。層は95重量%まで又は99重量%までの純粋な銀を含むことができる。特に、セラミック多層コンデンサは層を介して台座と接続されることができ、層はペーストを塗布してその後焼結することによって形成される。そのような層は焼結銀層とも称される。焼結銀は、多層コンデンサを台座に非常に安定して機械的に固定することを可能にし、同時に高い電気的かつ熱的導電性を有する層を製造することを可能にする。さらに、焼結銀技術は、例えば5から50μmの厚さを有する非常に薄い層を製造することを可能にする。
コンデンサアレンジメントはさらに少なくとも1つの第2セラミック多層コンデンサを有することができ、第2セラミック多層コンデンサも同様に、複数のセラミック層と、その間に配置された電極とを有し、台座の上に配置されており、第2多層コンデンサの電極は配線路と電気的にコンタクトしている。個別の台座は、従って、複数の多層コンデンサの機械的固定のためと、電気的コンタクトのために、用いられることができる。
台座は、セラミック多層コンデンサと第2セラミック多層コンデンサとの間に延在する少なくとも1つのスリットを有する。スリットは、例えば異なる熱膨張係数に起因する機械的応力を緩和して、機械的負荷の軽減に作用することができる。
セラミック多層コンデンサ及び第2セラミック多層コンデンサは相互に並列に接続されることができる。複数の多層コンデンサの並列接続によって、総静電容量が多層コンデンサの静電容量の合計に相応するコンデンサアレンジメントが得られる。並列接続は従って、非常に高い静電容量を有するコンデンサアレンジメントを構成することを可能にする。高い静電容量は例えば高い電荷吸収能力(Ladungsaufnahmefaehigkeit)のために重要である。
コンデンサアレンジメントはSMD部品(SMD = Surface Mounted Device)であることができる。相応に、コンデンサアレンジメントは配線基板上での表面実装に好適であることができる。その際、コンデンサアレンジメントは例えばはんだ付け又は銀焼結によって配線基板上に固定されることができる。特にコンデンサアレンジメントは、配線基板上での表面実装のための複数の異なる方法に対して好適であることができる。
コンデンサアレンジメントは、台座が少なくとも40mm2の面積で配線基板の直接上に載置されるように、配線基板上に固定されるために構成されることができる。例えば、台座は配線基板上に51.7mm2の面積で載置される。
基板の材料及び厚さと、配線路の材料及び厚さとは、多層コンデンサの熱膨張係数に適合された熱膨張係数を台座が有するように選択されることができる。特に、台座の熱膨張係数は、多層コンデンサの熱膨張係数から、0.5ppm/K未満だけ、好ましくは0.1ppm/K未満だけ相違している。熱膨張係数を相互に適合させることによって、コンデンサアレンジメントが、温度変化の際に、さもなければ台座と多層コンデンサの異なる膨張によって生じるであろう高い機械適応力に、さらされないことが確実にされることができる。台座の熱膨張係数は配線路の材料量に対する基板の材料量の比によって特定される。この比を相応に選択することによって、熱膨張係数は所望の値に設定されることができる。
多層コンデンサは例えば10ppm/Kの熱膨張係数を有することができる。多層コンデンサは実質的にセラミック材料と内部電極から成り、セラミック材料は例えば3ppm/Kの熱膨張係数を有し、内部電極は例えば銅から成り、明らかにより高い熱膨張係数を有する。多層コンデンサの熱膨張係数も、セラミック材料の材料量と内部電極の材料量との比を選択することによって、所望のように設定されることができる。
台座の基板のための材料として、例えば、2.5ppm/Kの熱膨張係数を有する窒化ケイ素が選択されることができる。或いは、基板のための材料として、6.8ppm/Kの熱膨張係数を有する酸化アルミニウムが選択されることができる。台座の配線路を形成する銅層の厚さを設定することによって及び基板の厚さを設定することによって、台座の熱膨張係数はコンデンサに適合されることができるようになる。従って、例えば、酸化アルミニウム製の基板の場合、比較的薄い銅層が選択され、窒化ケイ素製の基板の場合、比較的厚い銅層が選択されるであろう。
台座及び多層コンデンサは、同一の幅を有することができる。相応に、コンデンサアレンジメントの幅は多層コンデンサの幅に対応する。従って多層コンデンサを配線基板上に固定するために幅の増加は必要ではない。このようにして、コンデンサアレンジメントの必要な設置スペースは、多層コンデンサの広がりに制限されることができる。
ここでは、同一の幅とは、台座の幅と多層コンデンサの幅とが通常の製造許容誤差の枠内でのみ異なることであると解されるべきである。相応に、台座の幅は、多層コンデンサの幅から0.1mm未満だけ偏差する。
基板は、窒化ケイ素、酸化アルミニウム又は窒化アルミニウムを含む。窒化ケイ素は、特に30W/mKの高い熱伝導率によって傑出している。酸化アルミニウムは20W/mKの熱伝導率を有する。基板は0.1mmと2.0mmとの間の厚さを有することができる。
配線路は銅から成ることができる。配線路は0.05mmと1.0mmとの間の厚さを有する。配線路の厚さは、良好な導電性を保証するために、0.05mmより小さく選択されるべきではない。
以下では、本発明の有利な態様が挙げられる。態様を互いによりよく参照できるようにするために、態様は符号が付されている。
1.コンデンサアレンジメントであって、
- 複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なくとも1つのセラミック多層コンデンサ、及び
- 基板と配線路とを有する台座、を備え、
配線路は、多層コンデンサに面する方を向いた基板の上面から(von einer zum Vielschichtkondensator
hinweisenden Oberseite des Substrats)、多層コンデンサから離れる方を向いた基板の下面へと(zu einer vom Vielschichtkondensator wegweisenden
Unterseite des Substrats)導かれ、
多層コンデンサは台座上に機械的に固定されており、
第1電極及び第2電極は、配線路と電気的に接続されている。
- 複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なくとも1つのセラミック多層コンデンサ、及び
- 基板と配線路とを有する台座、を備え、
配線路は、多層コンデンサに面する方を向いた基板の上面から(von einer zum Vielschichtkondensator
hinweisenden Oberseite des Substrats)、多層コンデンサから離れる方を向いた基板の下面へと(zu einer vom Vielschichtkondensator wegweisenden
Unterseite des Substrats)導かれ、
多層コンデンサは台座上に機械的に固定されており、
第1電極及び第2電極は、配線路と電気的に接続されている。
2.上述の態様によるコンデンサアレンジメントであって、
多層コンデンサは、多層コンデンサの1つの同一の外面上に配置された、第1外部コンタクトと第2外部コンタクトとを備え、
第1電極は第1外部コンタクトを介して複数の配線路のうちの1つと接続されており、
第2電極は第2外部コンタクトを介して複数の配線路のうちの1つと接続されている。
多層コンデンサは、多層コンデンサの1つの同一の外面上に配置された、第1外部コンタクトと第2外部コンタクトとを備え、
第1電極は第1外部コンタクトを介して複数の配線路のうちの1つと接続されており、
第2電極は第2外部コンタクトを介して複数の配線路のうちの1つと接続されている。
3.上述の態様によるコンデンサアレンジメントであって、多層コンデンサは、第1前記外面の少なくとも半分で、台座の直接上に載置されている。
4.上述の態様によるコンデンサアレンジメントであって、セラミック多層コンデンサは、銀含有層を介して台座と接続されている。
5.上述の態様によるコンデンサアレンジメントであって、セラミック多層コンデンサは、ペーストを塗布した後に焼結させて形成される層を介して台座と接続されている。
6.上述の態様によるコンデンサアレンジメントであって、複数のセラミック層とその間に配置された電極とを有する第2セラミック多層コンデンサが、台座上に配置されており、第2セラミック多層コンデンサの電極は配線路と電気的に接続されている。
7.上述の態様によるコンデンサアレンジメントであって、台座は、セラミック多層コンデンサと第2セラミック多層コンデンサとの間に延在する少なくとも1つのスリットを有する。
8.6.又は7.の態様によるコンデンサアレンジメントであって、セラミック多層コンデンサ及び第2セラミック多層コンデンサは相互に並列に接続されている。
9.上述の態様によるコンデンサアレンジメントであって、コンデンサアレンジメントはSMD素子である。
10.上述の態様によるコンデンサアレンジメントであって、基板の材料及び厚さと、配線路の材料及び厚さとは、多層コンデンサの熱膨張係数と適合する熱膨張係数を台座が有するように選択される。
11.上述の態様によるコンデンサアレンジメントであって、台座及び多層コンデンサは同一の幅を有している。
12.上述の態様によるコンデンサアレンジメントであって、基板は、窒化ケイ素、酸化アルミニウム又は窒化アルミニウムを含む。
13.上述の態様によるコンデンサアレンジメントであって、基板は、0.1mmと2.0mmとの間の厚さを有する。
14.上述の態様によるコンデンサアレンジメントであって、配線路は銅を含む又は銅から成る。
15.上述の態様によるコンデンサアレンジメントであって、配線路は0.05mmと1.0mmとの間の厚さを有する。
以下では、本発明が図面を参照して説明される。
コンデンサアレンジメントの断面図を示す図である。
第1実施形態による多層コンデンサの電極構成を示す図である。
第1実施形態による多層コンデンサの電極構成を示す図である。
第1実施形態による多層コンデンサの電極構成を示す図である。
第2実施形態による多層コンデンサの電極構成を示す図である。
第2実施形態による多層コンデンサの電極構成を示す図である。
第2実施形態による多層コンデンサの電極構成を示す図である。
コンデンサアレンジメントの第2実施形態を示す図である。
台座の斜視図を示す図である。
図9に示される台座の上面図を示す図である。
台座の前面を示す図である。
本発明による種々のコンデンサアレンジメントの種々の特性を比較コンデンサアレンジメントと対比したシミュレーション結果の一覧表を示す。
図1はコンデンサアレンジメント1の断面図を示す。コンデンサアレンジメント1はセラミック多層コンデンサ2と台座3とを有する。さらに、図1は、コンデンサアレンジメント1の詳細を認識できるようにする、断面図の部分拡大図を示す。
セラミック多層コンデンサ2は、重なり合って積層された複数のセラミック層4と、その間に配置された電極5a,5b,5cとを有する。セラミック多層コンデンサ2に対する複数の実施形態は後に図2乃至7を参照して述べられる。セラミック多層コンデンサ2は、台座3の方に向けられた第1外面6上に、2つの外部コンタクト7a,7bを有する。電極5a,5bは外部コンタクト7a,7bと電気的に接続される。多層コンデンサ2は、片面接続として意図されている。図1に示されるハッチングは、電極5a,5b,5cの経過を示すものではなく、コンデンサアレンジメント1の他の要素から多層コンデンサ2をより良く区別することができるようにするためだけに役立つ。
特に、電極5a,5b及びピエゾ電気材料は、一方の外部コンタクト7aと接続される1つの電極5aと、他方の外部コンタクト7bと接続される1つの電極5bと、がそれぞれ積層方向Sにおいて交互になるように、かつ、各2つの電極5a,5bの間に1つのピエゾ電気材料層が配置されるように、セラミック多層コンデンサ2内に積層される。
外部コンタクト7a,7bは0.1μmと1μmとの間の厚さを有する。ここでは「厚さ」とは、多層コンデンサ2の第1外面6の面法線の方向に平行な方向における、それぞれの層の広がりを示す。
多層コンデンサ2は台座3と機械的に接続される。この接続は、銀を含有する層8によって確立される。特に、層8は、95重量%まで又は99重量%までの純粋な銀を含む。多層コンデンサ2を台座3と接続する層8は、ペーストの焼結によって形成される。多層コンデンサ2を台座3に固定する工程は、銀焼結技術とも称される。層8はさらに、多層コンデンサ2の外部コンタクト7a,7bと台座3との間の電気的コンタクトを確立する。銀を含有する層8は、5μmと50μmとの間の厚さを有する。
台座3は、基板9及び配線と10a,10bを有する。基板9はセラミック又は誘電体材料からなり、例えば、窒化ケイ素、酸化アルミニウム又は窒化アルミニウムを含む。基板9は、直方体形状を有し、基板9の上面11は多層コンデンサ2に面し(hingewandt)、基板9の下面12は多層コンデンサから離れる方を向く(weg weist)。基板9は0.2mmと1.0mmとの間の厚さを有する。
配線路10a,10bは、基板9の表面上で、基板9の上面11から基板9の下面へ向かって延在する。配線路10a,10bは、伝導材料、例えば銅からなる。配線路10a,10bは、0.1mmと0.6mmとの間の厚さを有する。
特に、台座3は第1配線路10a及び第2配線路10bを有する。基板9の上面11上には、両配線路10a,10bの間に空気で充填された中空空間13がある。両配線路10a,10b間の距離は、第1配線路10aと第2配線路10bとの間の電気的フラッシュオーバー(Ueberschlag)が生じないほど大きい。特に、両配線路10a,10b間の距離は相互に、コンデンサアレンジメント1への漏れ距離要求(Kriechstreckenanforderungen)が満たされるように選択される。基板9の下面上でも両配線路10a,10bは相互に、両配線路10a,10b間の電気的フラッシュオーバーが生じないほど遠くに、離れている。
台座3は、所謂DCB部品(DCB = Direct Copper Bonding)であり、ときどきDBC部品(DBC = Direct Bonded Copper)とも称される。これらの部品は、配線基板上の表面実装のために適している。相応にコンデンサアレンジメント1は、SMD部品(SMD = Surface Mounted Device)である。多層コンデンサ2及び台座3を有するコンデンサアレンジメント1は、表面実装を用いて配線基板上に固定され、従って基板9の下面12上に配置された配線路10a,10bは、例えばはんだ接続によって又は焼結銀技術によって製造された接続層を用いて配線基板と接続される。
多層コンデンサ2及び台座3は同一の幅Bを有する。幅Bは、多層コンデンサ2の第1外面6の面法線に対して垂直であり、さらに、多層コンデンサ2内の電極5a,5b,5c及びセラミック層4が重なり合って積層される積層方向Sに対して垂直である、空間方向への多層コンデンサ2又は台座3の広がりを示す。積層方向Sは図1の紙面から出てくる方向を示す。
図2乃至4は、第1実施形態による多層コンデンサ2の電極構造を示す。電極構造は、多層コンデンサ2の片面接続を可能にし、電極5a,5bは多層コンデンサ2の第1外面6上に配置された外部コンタクト7a,7bとコンタクトしている。図2は多層コンデンサ2を斜視図で示す。図3は第1電極5aが配置された個別の第1電極層14aと、第2電極5bが配置された個別の第2電極層14bとを示す。第1電極層14a及び第2電極層14bは、多層コンデンサ2内で交互に重なり合って積層し、2つの電極層14a,14bの間にはそれぞれ1つのセラミック層4が配置される。図4は多層コンデンサ2の上面図を示す。
多層コンデンサ2は、第1実施形態によれば、第1電極5a及び第2電極5bを有する。第1電極5aは図3の左図に示される。第1電極5aの一端は、多層コンデンサ2の第1外面6へ引き出され、第1外部コンタクト7aと接続される。第1電極5aは第2外部コンタクト7bとは接続されない。
図3の右図は、第2電極5bを示す。第2電極5bは第2外部コンタクト7bと接続される。第2電極5bの一端は第1外面6に接している(anliegen)。積層方向Sにおける正投影において(In einer orthogonalen Projektion in Stapelrichtung S)、第1電極5aと第2電極5bとは広い範囲で重なり合っているが、第1外面6と接続する一端においては重なり合っていない。第1電極5a及び第2電極5bの重なり合った面は、特に図4に示される上面図においてはっきりと視認することができる。
図5乃至7は、多層コンデンサ2の電極構造に対する第2実施形態を示す。図5は、多層コンデンサ2における電極構造を斜視図で示す。図6は、第1電極5a及び第2電極5bが配置される個別の第1電極層14aと、第3電極5cが配置される個別の第2電極層14bとを示す。第1電極層14a及び第2電極層14bは、多層コンデンサ2内で交互に重なり合って積層し、2つの電極層14a,14bの間にはそれぞれ1つのセラミック層4が配置される。図7は多層コンデンサ2の上面図を示す。
第2実施形態によれば、多層コンデンサは、第1電極5aと、第2電極5bと、第3電極5cとを有する。第1電極層14aには、第1電極5a及び第2電極5bが配置される。その際、第1電極5aの一端はそれぞれ多層コンデンサ2の第1外面6上で第1外部コンタクト7aと接続される。第2電極5bの一端は第1外面6上で第2外部コンタクト7bと接続される。第1電極5aと第2電極5bとは相互に接触しない。
さらに、多層コンデンサ2は、第2電極層14bに配置される第3電極5cを有する。第3電極5cは外部コンタクト7a,7bと接続されない。第3電極5cは、積層方向Sにおける正投影において、第1電極5aとも第2電極5bとも重なり合う。相応に、多層コンデンサ2内で、直列に接続された2つの内部コンデンサが形成される。その際、第1内部コンデンサは、第1電極5a及び第3電極5cによって形成され、第2内部コンデンサは、第2電極5b及び第3電極5cによって形成される。MLSCコンデンサ(MLSC = Multi Layer Serial Capacitor)である。
図8は、コンデンサアレンジメント1についてのさらなる実施形態を示す。
さらなる実施形態によれば、コンデンサアレンジメント1は複数の多層コンデンサ2を有する。複数の多層コンデンサ2は、図1乃至7との関係において1つの多層コンデンサ2に関して開示された構造と機能的特徴を有する。複数の多層コンデンサ2は、台座3の配線路によって、それぞれ1つの第1外面6と機械的かつ電気的に接続される。多層コンデンサ2は相互に並列に接続される。
複数の多層コンデンサ2は、多層コンデンサ2の積層方向に相応する方向において順次配置される。複数の多層コンデンサ2及び台座3は同一の幅Bを有する。
図9は、台座3を斜視図で示す。台座3はスリット15を有する。スリット15は台座3の機械的負荷の軽減に寄与することができる。例えば、スリット15は、多層コンデンサ2の熱膨張係数と台座3の熱膨張係数との間の差異によって生じ得る機械適応力を緩和することができる。
コンデンサアレンジメント1が台座3上に配置された複数の多層コンデンサ2を有する場合、スリット15は2つの多層コンデンサ2の間にそれぞれ配置されることができる。配線基板との台座3の接続部の熱伝導性の著しい低下は、スリット15を介したコンデンサアレンジメント1の表面実装の際には予期されない。なぜなら、配線基板上の台座3と接続される面は、スリット15によって実質的に(wesentlich)縮小されていないからである。
さらに、複数のコンデンサアレンジメント1を一緒に製造することも可能である。その際、複数の多層コンデンサ2は、スリット15を有する単一の台座3上に配置される。台座3はスリット15に沿って複数の部品に分割することができる。スリット15は従って製造工程の間目標破断位置(Sollbruchstellen)として用いられることができる。
図10は図9に示された台座3の上面図を示す。図11は台座3を前面から見た図を示す。
図12は、本発明によるコンデンサアレンジメント1の種々の特性を比較コンデンサアレンジメントと対比したシミュレーション結果の一覧表を示す。比較コンデンサアレンジメントでは、多層コンデンサは、多層コンデンサの外部電極と接続された焼結された銀層と、焼結された銀層に固定された銅フレームとを有する。銅フレームは四角形に形成され、配線基板への比較コンデンサアレンジメントのコンタクトを可能にする。
第2乃至第5列においては、それぞれ本発明によるコンデンサアレンジメント1が考察される。第6列においては、上述の比較コンデンサアレンジメントが考察される。各コンデンサアレンジメントは、唯一の多層コンデンサ2を有し、多層コンデンサ2内の電極5a,5b,5cの数と厚さは全てのコンデンサアレンジメント1において同一である。
図12に示されるシミュレーション結果に基づけば、温度抵抗又は温度抵抗の逆数として得られる熱伝導性は、本発明によるコンデンサアレンジメント1において、類似しており、場合によっては、固体金属導体(massive metallische Leiter)を有する比較コンデンサアレンジメントよりも良好であることが認識できる。本発明によるコンデンサアレンジメント1は比較コンデンサアレンジメントに対して、より小さい必要な設置スペースと、より大きい配線基板への接続面積とによって傑出している。特に、表の一番下の行から、本発明によるコンデンサアレンジメント1では必要な設置スペースが大幅に低減されていることがわかる。これは、特に、多層コンデンサ2がその上に固定される台座3を使用することが、コンデンサアレンジメント1の幅Bが多層コンデンサ2の幅と同一であるコンデンサアレンジメント1の設計を可能にすることに由来する。比較コンデンサアレンジメントでは、対照的に、アレンジメントの幅は、多層コンデンサの幅より明らかにより大きくなる。銅フレームによって幅が拡大されるからである。
[付記1]
コンデンサアレンジメントであって、
- 複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なくとも1つのセラミック多層コンデンサ、及び
- 基板と配線路とを有する台座、を備え、
前記配線路は、前記多層コンデンサに面する方を向いた前記基板の上面から、前記多層コンデンサから離れる方を向いた前記基板の下面へと導かれ、
前記多層コンデンサは、前記台座上に機械的に固定されており、
前記第1電極及び前記第2電極は、前記配線路と電気的に接続されており、
前記多層コンデンサは外部コンタクトを有し、
前記多層コンデンサは、全ての前記外部コンタクトが前記台座に向いた外面に配置される片面接続のために配設されている、
コンデンサアレンジメント。
[付記2]
前記多層コンデンサの前記第1電極及び前記第2電極はそれぞれ、前記多層コンデンサの、前記台座に向いた前記外面に接している、
付記1記載のコンデンサアレンジメント。
[付記3]
前記多層コンデンサは、前記多層コンデンサの同一の外面上に配置された、第1外部コンタクト及び第2外部コンタクトを備え、
前記第1電極は前記第1外部コンタクトを介して複数の前記配線路のうちの1つと接続されており、
前記第2電極は前記第2外部コンタクトを介して複数の前記配線路のうちの1つと接続されている、
付記1又は2記載のコンデンサアレンジメント。
[付記4]
前記多層コンデンサは、第1前記外面の少なくとも半分で、前記台座の直接上に載置されている、
付記1乃至3いずれか1項記載のコンデンサアレンジメント。
[付記5]
前記セラミック多層コンデンサは、銀含有層を介して前記台座と接続されている、
付記1乃至4いずれか1項記載のコンデンサアレンジメント。
[付記6]
前記セラミック多層コンデンサは、ペーストを塗布した後に焼結させて形成される層を介して前記台座と接続されている、
付記1乃至5いずれか1項記載のコンデンサアレンジメント。
[付記7]
複数のセラミック層とその間に配置された電極とを有する第2セラミック多層コンデンサが、前記台座上に配置されており、
前記第2セラミック多層コンデンサの前記電極は前記配線路と電気的に接続されている、
付記1乃至6いずれか1項記載のコンデンサアレンジメント。
[付記8]
前記台座は、前記セラミック多層コンデンサと第2セラミック多層コンデンサとの間に延在する少なくとも1つのスリットを有する、
付記1乃至7いずれか1項記載のコンデンサアレンジメント。
[付記9]
前記セラミック多層コンデンサ及び前記第2セラミック多層コンデンサは相互に並列に接続されている、
付記7又は8記載のコンデンサアレンジメント。
[付記10]
前記コンデンサアレンジメントはSMD素子である、
付記1乃至9いずれか1項記載のコンデンサアレンジメント。
[付記11]
前記基板の材料と厚さ及び前記配線路の材料と厚さは、前記多層コンデンサの熱膨張係数と適合する熱膨張係数を前記台座が有するように選択される、
付記1乃至10いずれか1項記載のコンデンサアレンジメント。
[付記12]
前記台座及び前記多層コンデンサは同一の幅を有している、
付記1乃至11いずれか1項記載のコンデンサアレンジメント。
[付記13]
前記基板は、窒化ケイ素、酸化アルミニウム又は窒化アルミニウムを含む、
付記1乃至12いずれか1項記載のコンデンサアレンジメント。
[付記14]
前記配線路は銅を含む、
付記1乃至13いずれか1項記載のコンデンサアレンジメント。
[付記15]
前記配線路は0.05mm乃至1.0mmの厚さを有する、
付記1乃至14いずれか1項記載のコンデンサアレンジメント。
コンデンサアレンジメントであって、
- 複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なくとも1つのセラミック多層コンデンサ、及び
- 基板と配線路とを有する台座、を備え、
前記配線路は、前記多層コンデンサに面する方を向いた前記基板の上面から、前記多層コンデンサから離れる方を向いた前記基板の下面へと導かれ、
前記多層コンデンサは、前記台座上に機械的に固定されており、
前記第1電極及び前記第2電極は、前記配線路と電気的に接続されており、
前記多層コンデンサは外部コンタクトを有し、
前記多層コンデンサは、全ての前記外部コンタクトが前記台座に向いた外面に配置される片面接続のために配設されている、
コンデンサアレンジメント。
[付記2]
前記多層コンデンサの前記第1電極及び前記第2電極はそれぞれ、前記多層コンデンサの、前記台座に向いた前記外面に接している、
付記1記載のコンデンサアレンジメント。
[付記3]
前記多層コンデンサは、前記多層コンデンサの同一の外面上に配置された、第1外部コンタクト及び第2外部コンタクトを備え、
前記第1電極は前記第1外部コンタクトを介して複数の前記配線路のうちの1つと接続されており、
前記第2電極は前記第2外部コンタクトを介して複数の前記配線路のうちの1つと接続されている、
付記1又は2記載のコンデンサアレンジメント。
[付記4]
前記多層コンデンサは、第1前記外面の少なくとも半分で、前記台座の直接上に載置されている、
付記1乃至3いずれか1項記載のコンデンサアレンジメント。
[付記5]
前記セラミック多層コンデンサは、銀含有層を介して前記台座と接続されている、
付記1乃至4いずれか1項記載のコンデンサアレンジメント。
[付記6]
前記セラミック多層コンデンサは、ペーストを塗布した後に焼結させて形成される層を介して前記台座と接続されている、
付記1乃至5いずれか1項記載のコンデンサアレンジメント。
[付記7]
複数のセラミック層とその間に配置された電極とを有する第2セラミック多層コンデンサが、前記台座上に配置されており、
前記第2セラミック多層コンデンサの前記電極は前記配線路と電気的に接続されている、
付記1乃至6いずれか1項記載のコンデンサアレンジメント。
[付記8]
前記台座は、前記セラミック多層コンデンサと第2セラミック多層コンデンサとの間に延在する少なくとも1つのスリットを有する、
付記1乃至7いずれか1項記載のコンデンサアレンジメント。
[付記9]
前記セラミック多層コンデンサ及び前記第2セラミック多層コンデンサは相互に並列に接続されている、
付記7又は8記載のコンデンサアレンジメント。
[付記10]
前記コンデンサアレンジメントはSMD素子である、
付記1乃至9いずれか1項記載のコンデンサアレンジメント。
[付記11]
前記基板の材料と厚さ及び前記配線路の材料と厚さは、前記多層コンデンサの熱膨張係数と適合する熱膨張係数を前記台座が有するように選択される、
付記1乃至10いずれか1項記載のコンデンサアレンジメント。
[付記12]
前記台座及び前記多層コンデンサは同一の幅を有している、
付記1乃至11いずれか1項記載のコンデンサアレンジメント。
[付記13]
前記基板は、窒化ケイ素、酸化アルミニウム又は窒化アルミニウムを含む、
付記1乃至12いずれか1項記載のコンデンサアレンジメント。
[付記14]
前記配線路は銅を含む、
付記1乃至13いずれか1項記載のコンデンサアレンジメント。
[付記15]
前記配線路は0.05mm乃至1.0mmの厚さを有する、
付記1乃至14いずれか1項記載のコンデンサアレンジメント。
1 コンデンサアセンブリ
2 多層コンデンサ
3 台座
4 セラミック層
5a 電極
5b 電極
5c 電極
6 第1外面
7a 外部コンタクト
7b 外部コンタクト
8 層
9 基板
10a 配線
10b 配線
11 基板の上面
12 基板の下面
13 空所
14a 第1電極層
14b 第2電極層
15 スリット
B 幅
S 積層方向
2 多層コンデンサ
3 台座
4 セラミック層
5a 電極
5b 電極
5c 電極
6 第1外面
7a 外部コンタクト
7b 外部コンタクト
8 層
9 基板
10a 配線
10b 配線
11 基板の上面
12 基板の下面
13 空所
14a 第1電極層
14b 第2電極層
15 スリット
B 幅
S 積層方向
Claims (20)
- コンデンサアレンジメントであって、
- 複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なくとも1つのセラミック多層コンデンサ、及び
- 基板と配線路とを有する台座、を備え、
前記配線路は、前記多層コンデンサに面する方を向いた前記基板の上面から、前記多層コンデンサから離れる方を向いた前記基板の下面へと導かれ、
前記多層コンデンサは、前記台座上に機械的に固定されており、
前記第1電極及び前記第2電極は、前記配線路と電気的に接続されており、
前記多層コンデンサは外部コンタクトを有し、
前記多層コンデンサは、全ての前記外部コンタクトが前記台座に向いた外面に配置される片面接続のために配設されており、
前記セラミック多層コンデンサは、99重量%までの純粋な銀を含む銀含有層を介して前記台座と接続されている、
コンデンサアレンジメント。 - 前記多層コンデンサの前記第1電極及び前記第2電極はそれぞれ、前記多層コンデンサの、前記台座に向いた前記外面に接している、
請求項1記載のコンデンサアレンジメント。 - 前記多層コンデンサは、前記多層コンデンサの同一の外面上に配置された、第1外部コンタクト及び第2外部コンタクトを備え、
前記第1電極は前記第1外部コンタクトを介して複数の前記配線路のうちの1つと接続されており、
前記第2電極は前記第2外部コンタクトを介して複数の前記配線路のうちの1つと接続されている、
請求項1又は2記載のコンデンサアレンジメント。 - 前記多層コンデンサは、第1前記外面の少なくとも半分で、前記台座の直接上に載置されている、
請求項1乃至3いずれか1項記載のコンデンサアレンジメント。 - 前記セラミック多層コンデンサは、ペーストを塗布した後に焼結させて形成される層を介して前記台座と接続されている、
請求項1乃至4いずれか1項記載のコンデンサアレンジメント。 - 複数のセラミック層とその間に配置された電極とを有する第2セラミック多層コンデンサが、前記台座上に配置されており、
前記第2セラミック多層コンデンサの前記電極は前記配線路と電気的に接続されている、
請求項1乃至5いずれか1項記載のコンデンサアレンジメント。 - 前記台座は、前記セラミック多層コンデンサと第2セラミック多層コンデンサとの間に延在する少なくとも1つのスリットを有する、
請求項1乃至6いずれか1項記載のコンデンサアレンジメント。 - 前記セラミック多層コンデンサ及び前記第2セラミック多層コンデンサは相互に並列に接続されている、
請求項6又は7記載のコンデンサアレンジメント。 - 前記コンデンサアレンジメントはSMD素子である、
請求項1乃至8いずれか1項記載のコンデンサアレンジメント。 - 前記基板の材料と厚さ及び前記配線路の材料と厚さは、前記多層コンデンサの熱膨張係数と適合する熱膨張係数を前記台座が有するように選択される、
請求項1乃至9いずれか1項記載のコンデンサアレンジメント。 - 前記台座及び前記多層コンデンサは同一の幅を有している、
請求項1乃至10いずれか1項記載のコンデンサアレンジメント。 - 前記基板は、窒化ケイ素、酸化アルミニウム又は窒化アルミニウムを含む、
請求項1乃至11いずれか1項記載のコンデンサアレンジメント。 - 前記配線路は銅を含む、
請求項1乃至12いずれか1項記載のコンデンサアレンジメント。 - 前記台座の前記配線路を形成する銅層の厚さ及び前記基板の厚さは、前記台座の熱膨張係数が前記多層コンデンサの熱膨張係数に適合されるように設定される、
請求項13記載のコンデンサアレンジメント。 - 前記配線路は0.05mm乃至1.0mmの厚さを有する、
請求項1乃至14いずれか1項記載のコンデンサアレンジメント。 - 前記第1電極、前記第2電極及び前記セラミック層は、積層方向Sにおいて上下に配置されており、前記積層方向Sは多層セラミックに向いた前記台座の表面に対する面法線に垂直である、
請求項1乃至15いずれか1項記載のコンデンサアレンジメント。 - 前記台座の熱膨張係数は、前記多層コンデンサの熱膨張係数から、0.5ppm/K未満だけ相違する、
請求項1乃至16いずれか1項記載のコンデンサアレンジメント。 - コンデンサアレンジメントであって、
- 複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なくとも1つのセラミック多層コンデンサ、及び
- 基板と配線路とを有する台座、を備え、
前記配線路は、前記多層コンデンサに面する方を向いた前記基板の上面から、前記多層コンデンサから離れる方を向いた前記基板の下面へと導かれ、
前記多層コンデンサは、前記台座上に機械的に固定されており、
前記第1電極及び前記第2電極は、前記配線路と電気的に接続されており、
前記多層コンデンサは外部コンタクトを有し、
前記多層コンデンサは、全ての前記外部コンタクトが前記台座に向いた外面に配置される片面接続のために配設されており、
前記台座の熱膨張係数は、前記多層コンデンサの熱膨張係数から、0.5ppm/K未満だけ相違する、
コンデンサアレンジメント。 - 前記台座はDCB部品であり、セラミック基板と、前記台座の前記配線路を形成する銅層とを有し、
前記銅層の厚さ及び前記基板の厚さは、前記台座の熱膨張係数が前記多層コンデンサの熱膨張係数に適合されるように設定される、
請求項1乃至18いずれか1項記載のコンデンサアレンジメント。 - コンデンサアレンジメントであって、
- 複数のセラミック層と、その間に配置された第1電極及び第2電極とを有する少なくとも1つのセラミック多層コンデンサ、及び
- 基板と配線路とを有する台座、を備え、
前記配線路は、前記多層コンデンサに面する方を向いた前記基板の上面から、前記多層コンデンサから離れる方を向いた前記基板の下面へと導かれ、
前記多層コンデンサは、前記台座上に機械的に固定されており、
前記第1電極及び前記第2電極は、前記配線路と電気的に接続されており、
前記多層コンデンサは外部コンタクトを有し、
前記多層コンデンサは、全ての前記外部コンタクトが前記台座に向いた外面に配置される片面接続のために配設されており、
前記セラミック多層コンデンサは、95重量%までの純粋な銀を含む銀含有層を介して前記台座と接続されている、
コンデンサアレンジメント。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016105910.2A DE102016105910A1 (de) | 2016-03-31 | 2016-03-31 | Kondensatoranordnung |
DE102016105910.2 | 2016-03-31 | ||
JP2018551789A JP6970118B2 (ja) | 2016-03-31 | 2017-02-23 | コンデンサアレンジメント |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018551789A Division JP6970118B2 (ja) | 2016-03-31 | 2017-02-23 | コンデンサアレンジメント |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021101462A true JP2021101462A (ja) | 2021-07-08 |
Family
ID=58185509
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018551789A Active JP6970118B2 (ja) | 2016-03-31 | 2017-02-23 | コンデンサアレンジメント |
JP2020193610A Withdrawn JP2021101462A (ja) | 2016-03-31 | 2020-11-20 | コンデンサアレンジメント |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018551789A Active JP6970118B2 (ja) | 2016-03-31 | 2017-02-23 | コンデンサアレンジメント |
Country Status (5)
Country | Link |
---|---|
US (1) | US10748711B2 (ja) |
EP (1) | EP3437112B1 (ja) |
JP (2) | JP6970118B2 (ja) |
DE (1) | DE102016105910A1 (ja) |
WO (1) | WO2017167507A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016105910A1 (de) | 2016-03-31 | 2017-10-05 | Epcos Ag | Kondensatoranordnung |
JP7097761B2 (ja) * | 2018-06-27 | 2022-07-08 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP6962282B2 (ja) * | 2018-06-27 | 2021-11-05 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP6962305B2 (ja) * | 2018-10-16 | 2021-11-05 | 株式会社村田製作所 | 積層セラミック電子部品 |
WO2021211559A1 (en) | 2020-04-14 | 2021-10-21 | Avx Corporation | Component array including one or more heat sink layers |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363922U (ja) * | 1989-10-27 | 1991-06-21 | ||
JP2014053588A (ja) * | 2012-08-09 | 2014-03-20 | Murata Mfg Co Ltd | コンデンサ部品及びコンデンサ部品実装構造体 |
JP2014179512A (ja) * | 2013-03-15 | 2014-09-25 | Murata Mfg Co Ltd | 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造 |
JP2014187322A (ja) * | 2013-03-25 | 2014-10-02 | Murata Mfg Co Ltd | 電子部品 |
JP2014192386A (ja) * | 2013-03-27 | 2014-10-06 | Shinko Electric Ind Co Ltd | インターポーザ、及び電子部品パッケージ |
US20150122534A1 (en) * | 2013-11-05 | 2015-05-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same mounted thereon |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661884A (en) | 1986-03-10 | 1987-04-28 | American Technical Ceramics Corp. | Miniature, multiple layer, side mounting high frequency blocking capacitor |
JP2703861B2 (ja) * | 1993-09-30 | 1998-01-26 | 富士電気化学株式会社 | 耐ストレスチップ部品及びその実装方法 |
JP2006186167A (ja) * | 2004-12-28 | 2006-07-13 | Tdk Corp | 電子部品 |
CN101523529B (zh) | 2006-10-06 | 2013-01-02 | 三洋电机株式会社 | 电气元件 |
DE102007044604A1 (de) | 2007-09-19 | 2009-04-09 | Epcos Ag | Elektrisches Vielschichtbauelement |
JP4748180B2 (ja) * | 2008-04-28 | 2011-08-17 | Tdk株式会社 | 電子機器 |
JP5353251B2 (ja) * | 2009-01-07 | 2013-11-27 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
US8896986B2 (en) * | 2010-05-26 | 2014-11-25 | Kemet Electronics Corporation | Method of improving electromechanical integrity of cathode coating to cathode termination interfaces in solid electrolytic capacitors |
JP6014581B2 (ja) * | 2013-02-18 | 2016-10-25 | 太陽誘電株式会社 | インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ |
JP5794256B2 (ja) * | 2013-03-19 | 2015-10-14 | 株式会社村田製作所 | 電子部品および電子部品連 |
JP6248644B2 (ja) * | 2014-01-17 | 2017-12-20 | Tdk株式会社 | 電子部品 |
KR101681410B1 (ko) * | 2015-04-20 | 2016-11-30 | 삼성전기주식회사 | 커패시터 부품 |
DE102016105910A1 (de) | 2016-03-31 | 2017-10-05 | Epcos Ag | Kondensatoranordnung |
-
2016
- 2016-03-31 DE DE102016105910.2A patent/DE102016105910A1/de not_active Withdrawn
-
2017
- 2017-02-23 US US16/090,200 patent/US10748711B2/en active Active
- 2017-02-23 JP JP2018551789A patent/JP6970118B2/ja active Active
- 2017-02-23 WO PCT/EP2017/054214 patent/WO2017167507A1/de active Application Filing
- 2017-02-23 EP EP17707512.4A patent/EP3437112B1/de active Active
-
2020
- 2020-11-20 JP JP2020193610A patent/JP2021101462A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363922U (ja) * | 1989-10-27 | 1991-06-21 | ||
JP2014053588A (ja) * | 2012-08-09 | 2014-03-20 | Murata Mfg Co Ltd | コンデンサ部品及びコンデンサ部品実装構造体 |
JP2014179512A (ja) * | 2013-03-15 | 2014-09-25 | Murata Mfg Co Ltd | 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造 |
JP2014187322A (ja) * | 2013-03-25 | 2014-10-02 | Murata Mfg Co Ltd | 電子部品 |
JP2014192386A (ja) * | 2013-03-27 | 2014-10-06 | Shinko Electric Ind Co Ltd | インターポーザ、及び電子部品パッケージ |
US20150122534A1 (en) * | 2013-11-05 | 2015-05-07 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same mounted thereon |
Also Published As
Publication number | Publication date |
---|---|
DE102016105910A1 (de) | 2017-10-05 |
US10748711B2 (en) | 2020-08-18 |
WO2017167507A1 (de) | 2017-10-05 |
EP3437112B1 (de) | 2020-05-13 |
JP6970118B2 (ja) | 2021-11-24 |
EP3437112A1 (de) | 2019-02-06 |
JP2019514209A (ja) | 2019-05-30 |
US20190115156A1 (en) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021101462A (ja) | コンデンサアレンジメント | |
KR101630037B1 (ko) | 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 | |
US9439301B2 (en) | Multilayered chip electronic component and board for mounting the same | |
JP4953988B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP6180898B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
KR20160092251A (ko) | 표면 실장 전자부품 및 전자부품의 실장 기판 | |
US20150047890A1 (en) | Multilayer ceramic capacitor and board for mounting thereof | |
KR20150118385A (ko) | 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 | |
KR102613871B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
JPWO2008044483A1 (ja) | 複合電気素子 | |
KR20180057105A (ko) | 커패시터 및 그 제조 방법 | |
JP2016111247A (ja) | 積層セラミックコンデンサ | |
JP2014229893A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
KR101792362B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP4962533B2 (ja) | 電子部品及びその実装構造 | |
CA2769923C (en) | Multi-plate board-embedded capacitor and methods for fabricating the same | |
JP4953989B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP2019145767A (ja) | 電子部品 | |
KR101883049B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
KR102620522B1 (ko) | 전자 부품 및 그 실장 기판 | |
KR20190116175A (ko) | 전자 부품 및 그 실장 기판 | |
JP5741416B2 (ja) | 電子部品の実装構造 | |
JP2007005694A (ja) | 積層コンデンサ | |
JP2018113316A (ja) | 複合電子部品 | |
CN219873166U (zh) | 多层陶瓷电容器组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20220411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220411 |