JP6962282B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP6962282B2
JP6962282B2 JP2018122471A JP2018122471A JP6962282B2 JP 6962282 B2 JP6962282 B2 JP 6962282B2 JP 2018122471 A JP2018122471 A JP 2018122471A JP 2018122471 A JP2018122471 A JP 2018122471A JP 6962282 B2 JP6962282 B2 JP 6962282B2
Authority
JP
Japan
Prior art keywords
electronic component
metal terminal
mounting
external electrode
extension portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018122471A
Other languages
English (en)
Other versions
JP2020004831A (ja
Inventor
孝弘 小島
正和 板持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018122471A priority Critical patent/JP6962282B2/ja
Priority to US16/439,815 priority patent/US11532436B2/en
Priority to KR1020190069756A priority patent/KR102292922B1/ko
Priority to CN201910565888.6A priority patent/CN110648845B/zh
Publication of JP2020004831A publication Critical patent/JP2020004831A/ja
Application granted granted Critical
Publication of JP6962282B2 publication Critical patent/JP6962282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Description

本発明は、たとえば、積層セラミックコンデンサ等を含む積層セラミック電子部品に関する。
従来より、環境への配慮から、省エネルギー化および高効率化に適したインバータ回路が採用されている。しかし、近年、使用電圧が高くなる傾向にあり、高電圧および大電流対応のインバータ回路が求められる傾向にある。
そして、高電圧の下で使用される場合、積層セラミックコンデンサのような電子部品では、外部電極間の放電（いわゆる沿面放電）が生じ易くなる。したがって、高電圧のインバータ回路では、公的な規格により放電の沿面距離が規定されている。
このような要求から、高電圧のインバータ回路では、コンデンサのなかでも例えば、放電の沿面距離を確保し易い特許文献１および特許文献２に記載されているフィルムコンデンサや、特許文献３に記載されている金属端子付きコンデンサが採用されることが増加している。
特開２００８−１７２０５０号公報 特開２００８−２７７５０５号公報 特開２０００−２３５９３２号公報
しかしながら、特許文献１および特許文献２に記載のフィルムコンデンサは、放電の沿面距離は確保できるけれども、構造上小型化ができないという問題や、構造上リード端子が必要となるため、リード端子を実装基板のスルーホールに挿入する挿入実装にしか対応できないという問題があった。したがって、近年、市場から要求されている電子部品の小型化や表面実装への対応を満たすことができなかった。
また、特許文献３に記載の金属端子付きコンデンサは、放電の沿面距離を確保できないという問題や、金属端子を介することにより、等価直列抵抗（ＥＳＲ）／熱抵抗が増加し、積層セラミックコンデンサの発熱量が増加してしまうという問題があった。
それゆえに、本発明の主たる目的は、沿面放電や発熱を抑制しつつ、小型化および表面実装が実現可能な積層セラミック電子部品を提供することである。さらに、本発明は、放電の沿面距離を確保して沿面放電を回避しつつ、静電容量の密度向上が可能な積層セラミック電子部品を提供することである。
本発明に係る積層セラミック電子部品は、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、積層体の少なくとも第１の側面上に配置される第１の外部電極と、第１の外部電極と離れて設けられ、少なくとも第１の側面上に配置される第２の外部電極と、を備える電子部品本体と、第１の外部電極に接続される第１の金属端子と、第２の外部電極に接続される第２の金属端子と、を有する積層セラミック電子部品であって、内部電極層は、第１の内部電極層と第２の内部電極層とを含み、第１の内部電極層は、第２の内部電極層と対向する第１の対向部と第１の側面の少なくとも一部に引き出される第１の引出し部とを有し、第２の内部電極層は、第１の内部電極層と対向する第２の対向部と第１の内部電極層の第１の引出し部とは重ならないように形成される少なくとも第１の側面の一部に引き出される第２の引出し部とを有し、電子部品本体は、第１の側面もしくは第２の側面が、積層セラミック電子部品を実装するべき実装基板の実装面と対向するように配置され、第１の内部電極層および第２の内部電極層は、実装面に対して略垂直になるように配置されており、第１の金属端子は、第１の外部電極に接続される第１の接合部と、第１の接合部に接続され第１の延長部と、第１の延長部に接続され、電子部品本体から遠ざかるように延びる第１の実装部とを有し、第２の金属端子は、第２の外部電極に接続される第２の接合部と、第２の接合部に接続される第２の延長部と、第２の延長部に接続され、電子部品本体から遠ざかるように延びる第２の実装部とを有し、第１の側面の一部と、第１の外部電極および第２の外部電極と、第１の金属端子の一部および第２の金属端子の一部と、が外装材で覆われているとともに、それ以外の部分は外装材で覆われていないこと、を特徴とする、積層セラミック電子部品である。
また、本発明に係る積層セラミック電子部品は、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、積層体の少なくとも第１の側面上に配置される第１の外部電極と、第１の外部電極と離れて設けられ、少なくとも第１の側面上に配置される第２の外部電極と、を備える２つ以上の電子部品本体と、一方の電子部品本体の第１の外部電極に接続される第１の金属端子と、他方の電子部品本体の第２の外部電極に接続される第２の金属端子と、一方の電子部品本体の第２の外部電極と他方の電子部品本体の第１の外部電極とに跨って接続される第３の金属端子と、を有する積層セラミック電子部品であって、２つ以上の電子部品本体は、間を隔てるようにそれぞれの電子部品本体の第１の端面同士もしくは第２の端面同士もしくは第１の端面および第２の端面が対向するように配置され、２つ以上の電子部品本体のそれぞれの内部電極層は、第１の内部電極層と第２の内部電極層とを含み、第１の内部電極層は、第２の内部電極層と対向する第１の対向部と第１の側面の少なくとも一部に引き出される第１の引出し部とを有し、第２の内部電極層は、第１の内部電極層と対向する第２の対向部と第１の内部電極層の第１の引出し部とは重ならないように形成される少なくとも第１の側面の一部に引き出される第２の引出し部とを有し、２つ以上の電子部品本体は、第１の側面もしくは第２の側面が、積層セラミック電子部品を実装するべき実装基板の実装面と対向するように配置され、２つ以上の電子部品本体の第１の内部電極層および第２の内部電極層は、実装面に対して略垂直となるように配置されており、第１の金属端子は、第１の外部電極に接続される第１の接合部と、第１の接合部に接続される第１の延長部と、第１の延長部に接続され、電子部品本体から遠ざかるように延びる第１の実装部とを有し、第２の金属端子は、第２の外部電極に接続される第２の接合部と、第２の接合部に接続される第２の延長部と、第２の延長部に接続され、電子部品本体から遠ざかるように延びる第２の実装部とを有し、２つ以上の電子部品本体のそれぞれの第１の側面の一部と、２つ以上の電子部品本体のそれぞれの第１の外部電極および第２の外部電極と、第１の金属端子の一部および第２の金属端子の一部および第３の金属端子と、が外装材で覆われているとともに、それ以外の部分は外装材で覆われていないこと、を特徴とする、積層セラミック電子部品である。
この発明によれば、沿面放電や発熱を抑制しつつ、小型化および表面実装を実現可能な積層セラミック電子部品が得られる。さらに、本発明は、放電の沿面距離を確保して沿面放電を回避しつつ、静電容量の密度向上が可能な積層セラミック電子部品が得られる。
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の第１の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。 図１の線ＩＩ−ＩＩにおける断面図である。 図１の線ＩＩＩ−ＩＩＩにおける断面図である。 図１の線ＩＶ−ＩＶにおける断面図である。 図１に示した積層セラミック電子部品の平面図である。 図１に示した積層セラミック電子部品の変形例を示す外観斜視図である。 この発明の第２の実施の形態にかかる積層セラミック電子部品の一例を示す平面図である。 図７の線ＶＩＩＩ−ＶＩＩＩにおける断面図である。 図７に示した積層セラミック電子部品の変形例を示す外観斜視図である。 図９の線Ｘ−Ｘにおける断面図である。 この発明の第３の実施の形態にかかる積層セラミック電子部品の一例を示す平面図ある。 図１１の線ＸＩＩ−ＸＩＩにおける断面図である。
１．積層セラミック電子部品
（第１の実施の形態）
この発明の第１の実施の形態にかかる積層セラミック電子部品について説明する。図１は、この発明の第１の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。図２は図１の線ＩＩ−ＩＩにおける断面図であり、図３は図１の線ＩＩＩ−ＩＩＩにおける断面図である。図４は図１の線ＩＶ−ＩＶにおける断面図であり、図５は図１に示した積層セラミック電子部品の平面図である。
図１に示すように、積層セラミック電子部品１０Ａは、たとえば、電子部品本体１２と、２つの金属端子から成る第１の金属端子４０Ａおよび第２の金属端子４０Ｂと、外装材１５とにより構成される。電子部品本体１２と第１の金属端子４０Ａ、および、電子部品本体１２と第２の金属端子４０Ｂは、それぞれ接合材によって接続されている。
電子部品本体１２は、直方体状の積層体１４を含む。積層体１４は、積層された複数のセラミック層１６と複数の内部電極層１８とを有する。さらに、積層体１４は、積層方向ｘに相対する第１の主面１４ａおよび第２の主面１４ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１４ｃおよび第２の側面１４ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１４ｅおよび第２の端面１４ｆとを有する。
電子部品本体１２は、図２および図３に示すように、少なくとも第１の側面１４ｃ上に配置される第１の外部電極２４ａと、第１の外部電極２４ａと離れて形成され、少なくとも第１の側面１４ｃ上に配置される第２の外部電極２４ｂと、を備えている。
電子部品本体１２は、第１の側面１４ｃまたは第２の側面１４ｄが、積層セラミック電子部品１０Ａを実装するべき実装基板の実装面と対向するように、言い換えると、実装面と平行になるように配置される。
積層体１４には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。
図４に示すように、積層体１４は、複数枚のセラミック層１６から構成される外層部１６ａと単数もしくは複数枚のセラミック層１６とそれらの上に配置される複数枚の内部電極層１８から構成される内層部１６ｂとを含む。外層部１６ａは、積層体１４の第１の主面１４ａ側および第２の主面１４ｂ側に位置し、第１の主面１４ａと最も第１の主面１４ａに近い内部電極層１８との間に位置する複数枚のセラミック層１６、および第２の主面１４ｂと最も第２の主面１４ｂに近い内部電極層１８との間に位置する複数枚のセラミック層１６の集合体である。そして、両外層部１６ａに挟まれた領域が内層部１６ｂである。
セラミック層１６は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する電子部品本体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。
なお、積層体１４に、圧電体セラミックを用いた場合、電子部品本体は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１４に、半導体セラミックを用いた場合、電子部品本体は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１４に、磁性体セラミックを用いた場合、電子部品本体は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１８は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
焼成後のセラミック層１６の厚みは、０．５μｍ以上４０μｍ以下であることが好ましい。
図２および図３に示すように、積層体１４は、複数の内部電極層１８として、たとえば略矩形状の複数の第１の内部電極層１８ａおよび複数の第２の内部電極層１８ｂを有する。複数の第１の内部電極層１８ａおよび複数の第２の内部電極層１８ｂは、積層体１４の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１８ａおよび第２の内部電極層１８ｂの各電極面は、第１の金属端子４０Ａおよび第２の金属端子４０Ｂが延びる面に対して略垂直になるように配置されており、かつ、積層セラミック電子部品１０Ａを実装するべき実装基板の実装面に対しても略垂直になるように配置される。
第１の内部電極層１８ａは、第２の内部電極層１８ｂと対向する第１の対向部１９ａと、第１の側面１４ｃの少なくとも一部に引き出される第１の引出し部２０ａとを有する。第２の内部電極層１８ｂは、第１の内部電極層１８ａと対向する第２の対向部１９ｂと第１の内部電極層１８ａの第１の引出し部２０ａとは重ならないように形成される少なくとも第１の側面１４ｃの一部に引き出される第２の引出し部２０ｂを有する。具体的には、第１の内部電極層１８ａの第１の引出し部２０ａは、積層体１４の第１の側面１４ｃの左側の位置に露出している。また、第２の内部電極層１８ｂの第２の引出し部２０ｂは、積層体１４の第１の側面１４ｃの右側の位置に露出している。これにより、第１の内部電極層１８ａの第１の引出し部２０ａおよび第２の内部電極層１８ｂの第２の引出し部２０ｂが第１の側面１４ｃのみに引き出される構造となり、第１の側面１４ｃの部分を非導電性の外装材で被覆することによって、効率的に放電の沿面距離を長くすることが可能となる。
第１の対向部１９ａおよび第２の対向部１９ｂおよび第１の引出し部２０ａおよび第２の引出し部２０ｂの形状は、特に限定されないけれども、矩形形状であることが好ましい。ただし、角は直角でなくでもよく、丸まっていてもよい。さらに、例えば第１の対向部１９ａと第１の引出し部２０ａとの接続部も、直角に交わっていてもよく、丸みを帯びて交わっていてもよい。
第１の実施の形態では、第１の内部電極層１８ａの第１の引出し部２０ａおよび第２の内部電極層１８ｂの第２の引出し部２０ｂが、実装基板の実装面に対向する積層体１４の第１の側面１４ｃに引き出されているため、対向する第１の金属端子４０Ａと第２の金属端子４０Ｂとの間の距離が近づくため、等価直列インダクタンス（ＥＳＬ）低減の効果を得ることができる。さらに、第１の側面１４ｃの部分のみを非導電性の外装材で被覆することによって、静電容量の密度を向上させる設計を実現することができる。
積層体１４は、セラミック層１６の内層部１６ｂにおいて、第１の内部電極層１８ａの第１の対向部１９ａと第２の内部電極層１８ｂの第２の対向部１９ｂとが対向する対向電極部２２ａを含む。また、積層体１４は、対向電極部２２ａの幅方向ｙの一端と第１の側面１４ｃとの間および対向電極部２２ａの幅方向ｙの他端と第２の側面１４ｄとの間に形成される積層体１４の側部（以下、「Ｗギャップ」という。）２２ｂを含む。さらに、積層体１４は、対向電極部２２ａの長さ方向ｚの一端と第１の端面１４ｅとの間および対向電極部２２ａの長さ方向ｚの他端と第２の端面１４ｆとの間に形成される積層体１４の端部（以下、「Ｌギャップ」という。）２２ｃを含む。
内部電極層１８は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの合金を含有している。内部電極層１８は、さらにセラミック層１６に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極層１８の厚みは、０．１μｍ以上２μｍ以下であることが好ましい。
図２および図３に示すように、積層体１４の第１の側面１４ｃの左側および右側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１４の第１の側面１４ｃの左側の表面に配置され、第１の側面１４ｃから延伸して第１の主面１４ａおよび第２の主面１４ｂのそれぞれの一部分を覆うように形成されることが好ましい。この場合、第１の外部電極２４ａは、第１の内部電極１８ａの第１の引出し部２０ａと電気的に接続される。
第２の外部電極２４ｂは、積層体１４の第１の側面１４ｃの右側の表面に配置され、第１の側面１４ｃから延伸して第１の主面１４ａおよび第２の主面１４ｂのそれぞれの一部分を覆うように形成されることが好ましい。この場合、第２の外部電極２４ｂは、第２の内部電極１８ｂの第２の引出し部２０ｂと電気的に接続される。
ただし、第１の外部電極２４ａおよび第２の外部電極２４ｂは、第１の側面１４ｃの表面にのみ形成されていてもよい。
積層体１４内においては、各対向電極部２２ａで、第１の内部電極層１８ａの第１の対向部１９ａと第２の内部電極層１８ｂの第２の対向部１９ｂとがセラミック層１６の内層部１６ｂを介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１８ａが接続された第１の外部電極２４ａと第２の内部電極層１８ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができる。したがって、このような構造の電子部品本体はコンデンサ素子として機能する。
第１の外部電極２４ａは、図２および図３に示すように、積層体１４側から順に、第１の下地電極層２８ａと第１の下地電極層２８ａの表面に配置された第１のめっき層３０ａとを有する。同様に、第２の外部電極２４ｂは、積層体１４側から順に、第２の下地電極層２８ｂと第２の下地電極層２８ｂの表面に配置された第２のめっき層３０ｂとを有する。
第１の下地電極層２８ａおよび第２の下地電極層２８ｂは、それぞれ、焼付け層や樹脂層や薄膜層などから選ばれる少なくとも１つを含む。
第１の下地電極層２８ａおよび第２の下地電極層２８ｂの焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。なお、ガラスの代わりにセラミック層１６と同種の誘電体材料を用いてもよい。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１４に塗布して焼き付けたものであり、セラミック層１６および内部電極層１８と同時に焼成したものでもよく、セラミック層１６および内部電極層１８を焼成した後に焼き付けたものでもよい。内部電極層１８と同時に焼成する場合には、ガラスの代わりにセラミック層１６と同種の誘電体材料を用いることが好ましい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
具体的には、積層体１４の第１の側面１４ｃに形成される焼付け層の長さ方向ｚの中央部における厚みは、１０μｍ以上３０μｍ以下であることが好ましい。また、焼付け層が、第１の側面１４ｃから延伸して第１の主面１４ａの一部および第２の主面１４ｂの一部を覆うように形成される場合には、幅方向ｙの中央部における厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
第１の下地電極層２８ａおよび第２の下地電極層２８ｂの樹脂層は、例えば、導電性金属と熱硬化性樹脂を含む。樹脂層は、焼付け層の表面に形成されてもよいし、焼付け層を形成しないで積層体１４の第１の側面１４ｃの表面に直接に形成されてもよい。また、樹脂層は、複数層であってもよい。
樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミック電子部品１０Ａに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、樹脂層が緩衝層として機能し、積層セラミック電子部品１０Ａにクラックが発生することを防止する。
樹脂層に含まれる導電性金属としては、Ａｇ、Ｃｕまたはそれらの合金が使用される。また、導電性金属粉の表面にＡｇがコーティングされたものを使用することもできる。導電性金属粉の表面にＡｇがコーティングされたものを使用する際には、導電性金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。
導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず対抗性が高いためである。なお、Ａｇがコーティングされた導電性金属を用いる理由としては、Ａｇの特性は保ちつつ、母材の導電性金属を安価なものにすることができるからである。
樹脂層に含まれる導電性金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下であることが好ましい。導電性金属の形状は、特に限定されないため、導電性フィラーは球状や扁平状等であってもよい。特に、球状フィラーと扁平状フィラーとを混合して用いることが好ましい。導電性金属の平均粒径は、特に限定されないため、導電性フィラーの平均粒径は、例えば０．３μｍ以上１０μｍ以下であってもよい。導電性金属は、主に樹脂層の通電性を担う。具体的には、導電性フィラー同士が接触することにより、樹脂層内部に通電経路が形成される。
なお、樹脂層に含まれる導電性金属は、１種類からなる導電性金属粉を用いても良く、複数種類、例えば、第１の導電性金属成分と第２の導電性金属成分からなる導電性金属粉を用いても良い。特に、下地電極層を設けて、導電性樹脂層を形成する場合には、１種類からなる導電性金属粉を用いることが好ましい。
そして、下地電極層を設けないで、導電性樹脂層を形成する場合には、第１の導電性金属成分と第２の導電性金属成分からなる導電性金属粉を用いることが好ましい。この場合、第１の導電性金属成分の融点が相対的に低く、例えば５５０℃以下であることが好ましく、１８０℃以上３４０℃以下であることがさらに好ましい。一方、第２の導電性金属成分の融点は、相対的に高く、例えば８５０℃以上１０５０℃以下であることが好ましい。
第１の導電性金属成分は、例えばＳｎ、Ｉｎ、Ｂｉまたはこれらの金属の少なくとも一種を含む合金からなることが好ましい。特に、第１の導電性金属成分は、ＳｎまたはＳｎを含む合金からなることがより好ましい。Ｓｎを含む合金の具体例としては、例えばＳｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ等が挙げられる。第１の導電性金属成分は、熱処理時、比較的低い温度で軟化して流動し、内部電極１８を構成する金属と化合物を形成する。
第２の導電性金属成分は、例えばＣｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕ等の金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。特に、第２の金属成分は、ＣｕまたはＡｇであることが好ましい。第２の導電性金属成分は、主に第１の導電性金属成分の通電性を担う。具体的には、第２の導電性金属成分同士が接触する、あるいは第１の導電性金属成分と第２の導電性金属成分とが接触することにより、外部電極２４の内部に通電経路が形成される。第１の導電性金属および第２の導電性金属の形状は、特に限定されないため、導電性フィラーは球状や扁平状等であってもよい。
樹脂層の熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等の公知の種々の熱硬化性樹脂が使用される。特に、耐熱性および耐湿性および密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
樹脂層に含まれる熱硬化性樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。また、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系またはイミダゾール系など公知の種々の化合物が使用される。
樹脂層のうちの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。積層体１４の第１の側面１４ｃに位置する樹脂層の長さ方向ｚの中央部における厚みは、１０μｍ以上３０μｍ以下であることが好ましい。また、樹脂層が、第１の側面１４ｃから延伸して第１の主面１４ａの一部および第２の主面１４ｂの一部を覆うように形成される場合には、幅方向ｙの中央部における厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
第１の下地電極層２８ａおよび第２の下地電極層２８ｂの薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
第１の外部電極２４ａの第１のめっき層３０ａは、第１の下地電極層２８ａを覆うように配置される。具体的には、第１のめっき層３０ａは、第１の下地電極層２８ａの表面の第１の側面１４ｃの左側に配置され、第１の下地電極層２８ａの表面の第１の主面１４ａおよび第２の主面１４ｂにも至るように設けられていることが好ましい。
同様に、第２の外部電極２４ｂの第２のめっき層３０ｂは、第２の下地電極層２８ｂを覆うように配置される。具体的には、第２のめっき層３０ｂは、第２の下地電極層２８ｂの表面の第１の側面１４ｃの右側に配置され、第２の下地電極層２８ｂの表面の第１の主面１４ａおよび第２の主面１４ｂにも至るように設けられていることが好ましい。
また、第１のめっき層３０ａおよび第２のめっき層３０ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種の金属または当該金属を含む合金が用いられる。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層の表面を覆うように設けられることで、電子部品本体１２を金属端子４０と接合する際のはんだによって侵食されることを防止するために用いられる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、電子部品本体１２を金属端子４０と接合する際に、実装に用いられるはんだの濡れ性が向上し、容易に実装することができる。
めっき層一層当たりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。積層体１４の第１の側面１４ｃに位置するめっき層の長さ方向ｚの中央部における厚みは、１μｍ以上１０μｍ以下であることが好ましい。また、めっき層が、第１の側面１４ｃから延伸して第１の主面１４ａの一部および第２の主面１４ｂの一部を覆うように形成される場合には、幅方向ｙの中央部における厚みは、１μｍ以上１５μｍ以下であることが好ましい。
なお、第１の外部電極２４ａおよび第２の外部電極２４ｂのそれぞれは、下地電極層を設けないで、積層体１４の第１の側面１４ｃの表面にめっき電極層が直接形成され、第１の内部電極１８ａまたは第２の内部電極１８ｂに電気的に接続される構造であってもよい。この場合、積層体１４の第１の側面１４ｃの表面に前処理として触媒を配設した後で、めっき電極層が形成される。
めっき電極層は、積層体１４の第１の側面１４ｃの表面に形成される下層めっき電極と、当該下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ、Ｚｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましい。上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。また、内部電極１８がＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極２４ａおよび第２の外部電極２４ｂは、下層めっき電極のみで構成されてもよい。また、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
めっき電極層一層当たりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき電極層は、ガラスを含まないことが好ましい。さらに、めっき電極層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。
図２および図３に示すように、電子部品本体１２の第１の側面１４ｃの左側に位置する第１の外部電極２４ａには、第１の金属端子４０Ａが接合材によって接続されている。電子部品本体１２の第１の側面１４ｃの右側に位置する第２の外部電極２４ｂには、第２の金属端子４０Ｂが接合材によって接続されている。
接合材は、はんだであることが好ましく、特に高融点のＰｂフリーはんだであることが好ましい。これにより、電子部品本体１２と第１の金属端子４０Ａおよび第２の金属端子４０Ｂとの接合強度を確保しつつ、基板実装時のフローまたはリフロー温度に対する接合部の耐熱性を確保することができる。高融点のＰｂフリーはんだとしては、例えばＳｎ−Ｓｂ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系などの鉛フリーはんだが好ましい。特に、Ｓｎ−１０Ｓｂ〜Ｓｎ−１５Ｓｂはんだが好ましい。これにより、実装時における接合部の耐熱性を確保することができる。
第１の金属端子４０Ａおよび第２の金属端子４０Ｂ（以下、単に金属端子４０ともいう）は、積層セラミック電子部品１０Ａを、実装基板に表面実装するために設けられる。金属端子４０には、例えば板状のリードフレームが用いられる。この板状のリードフレームにより形成される金属端子４０は、外部電極２４に接続される第１の主面４００と、第１の主面４００に対向する第２の主面（電子部品本体１２とは反対側の面）４０２と、第１の主面４００と第２の主面４０２との間の厚みを形成する周囲面４０４と、を有する。
第１の金属端子４０Ａは、第１の外部電極２４ａに接続され、第１の側面１４ｃもしくは第２の側面１４ｄに対向する第１の接合部４２と、第１の接合部４２に接続され、積層体１４の第１の側面１４ｃ(実装面側の側面)と略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から左側へ遠ざかるように延びる第１の延長部４４と、第１の延長部４４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるために、電子部品本体１２とは反対側に位置する前記実装面の側に延びる第２の延長部４６と、第２の延長部４６に接続され、実装基板に実装されることとなる第１の実装部４８と、を有している。ただし、延長部の構成は、上記の構成に限定されず、さらに湾曲する延長部を有していてもよい。
第２の金属端子４０Ｂは、第２の外部電極２４ｂに接続され、第１の側面１４ｃもしくは第２の側面１４ｄに対向する第２の接合部５２と、第２の接合部５２に接続され、積層体１４の第１の側面１４ｃ(実装面側の側面)と略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から右側へ遠ざかるように延びる第３の延長部５４と、第３の延長部５４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるために、電子部品本体１２とは反対側に位置する前記実装面の側に延びる第４の延長部５６と、第４の延長部５６に接続され、実装基板に実装されることとなる第２の実装部５８と、を有している。ただし、延長部の構成は、上記の構成に限定されず、さらに湾曲する延長部を有していてもよい。
第１の金属端子４０Ａの第１の接合部４２は、電子部品本体１２の第１の側面１４ｃの左側に設けられた第１の外部電極２４ａに、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに延びるように接続される部分である。第１の接合部４２は、第１の外部電極２４ａに対応するように接続されていればよく、第１の外部電極２４ａの全面を覆うように接続されていることが好ましい。言い換えると、第１の接合部４２は、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚにおいて、その先端が第１の外部電極２４ａから突出しないように配置され、かつ、第１の外部電極２４ａの長さに対応するように設けられていることが好ましい。また、第１の接合部４２は、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、その寸法が第１の外部電極２４ａの寸法と略等しくなるように設計されている。これにより、より一層低い等価直列抵抗（ＥＳＲ）を実現できる。
第２の金属端子４０Ｂの第２の接合部５２は、電子部品本体１２の第１の側面１４ｃの右側に設けられた第２の外部電極２４ｂに、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに延びるように接続される部分である。第２の接合部５２は、第２の外部電極２４ｂに対応するように接続されていればよく、第２の外部電極２４ｂの全面を覆うように接続されていることが好ましい。言い換えると、第２の接合部５２は、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚにおいて、その先端が第２の外部電極２４ｂから突出しないように配置され、かつ、第２の外部電極２４ｂの長さに対応するように設けられていることが好ましい。また、第２の接合部５２は、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、その寸法が第２の外部電極２４ｂの寸法と略等しくなるように設計されている。これにより、より一層低い等価直列抵抗（ＥＳＲ）を実現できる。
第１の金属端子４０Ａの第１の延長部４４は、第１の接合部４２の一端に接続され、積層体１４の第１の側面１４ｃと略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から左側へ遠ざかるように延びている。第２の金属端子４０Ｂの第３の延長部５４は、第２の接合部５２の一端に接続され、積層体１４の第１の側面１４ｃと略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から右側へ遠ざかるように延びている。
これにより、外装材１５で覆われている距離を長くすることができる。その結果、第１の金属端子４０Ａと第２の金属端子４０Ｂとの間の絶縁表面距離（沿面距離）を確保することができる。また、第１の金属端子４０Ａおよび第２の金属端子４０Ｂを曲げ加工するときの曲げ代を確保することもできる。
第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚにおいて、第１の金属端子４０Ａの第１の延長部４４の長さＤ２は、第１の接合部４２の長さＤ１と比較して短く形成されていることが好ましい。具体的には、第１の延長部４４の長さＤ２は、第１の接合部４２の長さＤ１の５０％以上９０％以下であることが好ましい。同様に、第２の金属端子４０Ｂの第２の延長部５４の長さＤ２は、第２の接合部５２の長さＤ１と比較して短く形成されていることが好ましい。具体的には、第２の延長部５４の長さＤ２は、第２の接合部５２の長さＤ１の５０％以上９０％以下であることが好ましい。これにより、外装材１５の樹脂モールド時の樹脂流入口を下側に確保することができ、最適な樹脂流動性を確保することができる。また、金属端子４０の材料の量を低減することができ、コスト削減効果が得られる。
なお、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第１の延長部４４の長さおよび第２の延長部５４の長さは、それぞれ第１の接合部４２および第２の接合部５２と同じ長さで引き出されていてもよいけれども、階段状に段階的に長さを短くしてもよいし、テーパ状に長さを短くしてもよい。
第１の延長部４４の一部および第２の延長部５４の一部は、表面が凹状に加工されており、加工部において金属端子４０の母材が露出していてもよい。金属端子４０の母材が露出している凹状の加工部は、はんだの濡れ性が低下するため、仮に、第１の接合部４２および第２の接合部５２における接合材が溶融したとしても、凹状の加工部で接合材の流出が止められ、溶融した接合材が外装材１５の外に流れ出ることを抑制することができる。
さらに、第１の延長部４４および第２の延長部５４には、切り欠き部が形成されていてもよい。これにより、金属端子４０の材料の量を低減することができ、コスト削減効果が得られる。また、積層セラミック電子部品１０Ａを実装基板に実装した後、実装基板からの応力を緩和する効果が得られる。
第１の金属端子４０Ａの第２の延長部４６は、第１の延長部４４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるように、実装面の方向に延びている。具体的には、第１の延長部４４の終端から湾曲して実装面の方向に延びている。第２の金属端子４０Ｂの第４の延長部５６は、第２の延長部５４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるように、実装面の方向に延びている。具体的には、第２の延長部５４の終端から湾曲して実装面の方向に延びている。なお、湾曲部分の角度は緩やかに湾曲していてもよく、略直角となるように湾曲していてもよい。
なお、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第２の延長部４６の長さおよび第４の延長部５６の長さは、特に限定されないけれども、それぞれ第１の延長部４４の長さおよび第３の延長部５４の長さと同じ長さで形成されていることが好ましい。
ただし、図６に示すように、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第２の延長部４６の長さおよび第４の延長部５６の長さが、それぞれ第１の延長部４４の長さおよび第３の延長部５４の長さより短く形成されていてもよい。
第２の延長部４６が実装面へ延びる長さおよび第４の延長部５６が実装面へ延びる長さは、特に限定されないが、後に説明する外装材１５と実装基板の実装面との隙間が、０．１５ｍｍ以上２ｍｍ以下になるように設けられることが好ましい。このように第１の側面１４ｃが外装材１５に被覆された電子部品本体１２を実装基板の実装面から浮かすことによって、電子部品本体１２と実装基板との間の距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、電子部品本体１２の下側の第１の側面１４ｃに配置されている外装材１５の厚みを厚くすることができ、絶縁性を確保することができる。
第２の延長部４６の一部および第４の延長部５６の一部は、表面が凹状に加工されており、加工部において金属端子４０の母材が露出していてもよい。金属端子４０の母材が露出している凹状の加工部は、はんだの濡れ性が低下するため、仮に、第１の接合部４２および第２の接合部５２における接合材が溶融したとしても、凹状の加工部で接合材の流出が止められ、溶融した接合材が外装材１５の外に流れ出ることを抑制することができる。
さらに、第２の延長部４６の中央部および第４の延長部５６の中央部に切り欠き部が形成され、第２の延長部４６および第４の延長部５６がそれぞれ二つ以上に分割されていてもよい。これにより、積層セラミック電子部品１０Ａを実装基板に実装した後、実装基板からの応力を緩和する効果が得られる。
また、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第２の延長部４６の両端部の一部および第２の延長部４６の両端部の一部に、上記とは別の切り欠き４１０が設けられていてもよい（図１参照）。これにより、金属端子４０の曲げ加工時の材料逃げを確保することができ、曲げ性を良好にすることができる。
第１の金属端子４０Ａの第１の実装部４８は、第２の延長部４６に接続され、実装基板に実装されることとなる部分であり、実装面と略平行になるように延びている。第２の金属端子４０Ｂの第２の実装部５８は、第４の延長部５６に接続され、実装基板に実装されることとなる部分であり、実装面と略平行になるように延びている。
第１の金属端子４０Ａの第１の実装部４８および第２の金属端子４０Ｂの第２の実装部５８は、それぞれ連続的な矩形形状であってもよい。また、第１の実装部４８および第２の実装部５８の中央部には、切り欠きが設けられ、二股形状やそれ以上に分割されていてもよい。これにより、金属端子４０の材料の量が低減でき、コスト削減効果が得られる。さらに、積層セラミック電子部品１０Ａを実装基板に実装した後、実装基板からの応力を緩和する効果が得られる。
なお、切り欠きは、第１の実装部４８および第２の実装部５８のそれぞれの中央部に設けられていてもよいけれども、それぞれ最も外側に位置する第１の実装部４８の端部および第２の実装部５８の端部は、第２の延長部４６の端部および第４の延長部５６の端部と揃うように形成されていることが好ましい。
また、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第１の実装部４８の長さおよび第２の実装部５８の長さは、特に限定されないけれども、それぞれ第２の延長部４６の長さおよび第４の延長部５６の長さと同じ長さで形成されていることが好ましい。
さらに、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第１の実装部４８の長さおよび第２の実装部５８の長さは、「積層セラミック電子部品１０Ａの底面の金属端子４０の実装部の面積（ｍｍ2）≧積層セラミック電子部品１０Ａの重量（ｇ）×２／はんだの凝集力」となるようにすることが好ましい。これにより、積層セラミック電子部品１０Ａの重力質量に対して、実装基板と積層セラミック電子部品１０Ａとの接着強度を十分に確保することができるため、実装基板からの積層セラミック電子部品１０Ａの落下が抑制される。なお、はんだの凝集力は、引っ張り試験により積層セラミック電子部品１０Ａを実装基板から引っ張り、積層セラミック電子部品１０Ａが実装されるはんだを起点に、積層セラミック電子部品１０Ａが実装基板からはがれた際の力とする。
第１の金属端子４０Ａおよび第２の金属端子４０Ｂは、端子本体と端子本体の表面に形成されるめっき膜とを有する。
端子本体は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。具体的には、たとえば、端子本体の母材の金属をＦｅ−４２Ｎｉ合金やＦｅ−１８Ｃｒ合金やＣｕ−８Ｓｎ合金とすることができる。放熱性の観点からは、熱伝導率の高い無酸素銅やＣｕ系合金が好ましい。このように、金属端子の材料を熱伝導の良い銅系にすることで、低ＥＳＲ化や低熱抵抗化を実現することができる。
端子本体の厚みは、約０．０５ｍｍ〜０．５ｍｍであることが好ましい。
めっき膜は、例えば、下層めっき膜と上層めっき膜とを有する。
下層めっき膜は、端子本体の表面に形成されており、上層めっき膜は、下層めっき膜の表面に形成されている。なお、下層めっき膜および上層めっき膜のそれぞれは、複数のめっき層により構成されていてもよい。
さらに、めっき膜は、少なくとも第１の金属端子４０Ａの第１の延長部４４および第２の延長部４６および第１の実装部４８の周囲面４０４、並びに、第２の金属端子４０Ｂの第３の延長部５４および第４の延長部５６および第２の実装部５８の周囲面４０４においては形成されていなくてもよい。これにより、積層セラミック電子部品１０Ａを実装基板にはんだを用いて実装する際に、はんだの第１の金属端子４０Ａおよび第２の金属端子４０Ｂへの濡れ上がりを抑制することができる。そのため、電子部品本体１２と第１の金属端子４０Ａおよび第２の金属端子４０Ｂとの間（浮き部分）にはんだが濡れ上がることを抑制することができるため、浮き部分にはんだが充填されることを防止することができる。よって、浮き部分の空間を十分に確保することができる。従って、第１の金属端子４０Ａの第１の延長部４４および第２の延長部、並びに、第２の金属端子４０Ｂの第３の延長部５４が弾性変形し易くなるため、交流電圧が加わることでセラミック層１６に生じる機械的歪みをより吸収することができる。これにより、このとき生じる振動が、外部電極２４を介して実装基板に伝達することを抑制することができる。従って、第１の金属端子４０Ａおよび第２の金属端子４０Ｂを備えることで、より安定してアコースティックノイズ（鳴き）の発生を抑制することができる。なお、第１の金属端子４０Ａおよび第２の金属端子４０Ｂの全周囲面４０４においてめっき膜が形成されていなくても良い。
第１の金属端子４０Ａの第１の延長部４４および第２の延長部４６および第１の実装部４８、並びに、第２の金属端子４０Ｂの第３の延長部５４および第４の延長部５６および第２の実装部５８、または、第１の金属端子４０Ａおよび第２の金属端子４０Ｂの全周囲面４０４のめっき膜を除去する場合、機械による除去（切削、研磨）方法、レーザートリミングによる除去方法、めっき剥離剤（たとえば水酸化ナトリウム）による除去方法、または、第１の金属端子４０Ａおよび第２の金属端子４０Ｂのめっき膜形成前に、レジスト膜でめっきを形成しない部分を覆い、第１の金属端子４０Ａおよび第２の金属端子４０Ｂにめっき膜を形成した後にレジスト膜を除去する方法が考えられる。
下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。下層めっき膜を、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、外部電極２４の耐熱性を向上させることができる。下層めっき膜の厚みは０．２μｍ以上５．０μｍ以下程度であることが好ましい。
上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたｈこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなる。上層めっき膜をＳｎまたはＳｎを主成分として含む合金により形成することにより、第１の金属端子４０Ａおよび第２の金属端子４０Ｂと外部電極２４とのはんだ付き性を向上させることができる。上層めっき膜の厚みは、１．０μｍ以上５．０μｍ以下程度であることが好ましい。
外装材１５は、電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ幅方向ｙに相対する第１の主面（その一部は電子部品本体１２から少しはみ出している）１５ａおよび第２の主面１５ｂと、電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂとを結ぶ積層方向ｘに相対する第１の側面１５ｃおよび第２の側面１５ｄと、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆとを結ぶ長さ方向ｚに相対する第１の端面１５ｅおよび第２の端面１５ｆを含む。
なお、外装材１５の形状は特に限定されないけれども、直方体形状や台形形状で形成されることが好ましい。コーナー部の形状は、特に限定されることなく、丸められていてもよい。
外装材１５は、例えば、液状や粉状のシリコーン系やエポキシ系などの樹脂を塗装して形成されている。また、外装材１５は、エンジニアリングプラスチックをインジェクションモールド法やトランスファーモールド法などによりモールドしてもよい。特に、外装材１５は、熱硬化型エポキシ樹脂からなることが好ましい。これにより、電子部品本体１２および金属端子４０の密着性が確保され、耐電圧および耐湿性能の向上効果が得られる。
外装材１５は、第１の主面１５ａが電子部品本体１２の第１の側面１４ｃと接している。従って、外装材１５は、電子部品本体１２の第１の側面１４ｃの一部と、第１の外部電極２４ａおよび第２の外部電極２４ｂと、第１の金属端子４０Ａの一部（第１の接合部４２の全体と第１の延長部４４の一部）および第２の金属端子４０Ｂの一部（第２の接合部５２の全体と第３の延長部５４の一部）と、を覆うように配置されている。
第１の金属端子４０Ａは、外装材１５の第１の端面１５ｅから、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚ（左側方向）に導出している。第２の金属端子４０Ｂは、外装材１５の第２の端面１５ｆから、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚ（右側方向）に導出している。
以上の構成により、本発明では、外装材１５が、電子部品本体１２の第１の側面１４ｃの一部と、第１の外部電極２４ａおよび第２の外部電極２４ｂと、第１の金属端子４０Ａの一部および第２の金属端子４０Ｂの一部と、を覆っているため、長い沿面距離（絶縁表面距離）を確保することができ、沿面放電を抑制することができる。
また、フィルムコンデンサではなく、積層セラミックコンデンサを用いることで、積層セラミック電子部品１０Ａの小型化が可能となる。また、金属端子４０を備えているため、実装基板への表面実装を可能とすることができる。
さらに、第１の実施の形態は、実装面側に位置する積層体１４の一部と実装面側に位置する外部電極２４と金属端子４０の一部のみを外装材１５で覆い、それ以外の部分は外装材１５で覆わない。従って、電子部品本体１２の全体を外装材１５で被覆する場合と比べて放熱性が向上すると共に、材料費の削減によるコストダウンの効果も得られる。さらに、外装材１５を設けなかった部分の外装材１５の厚み分を省略でき、設計に余裕ができる。その分、電子部品本体１２の設計の自由度が増え、静電容量の密度を向上させることができ、大容量化を図ることができる。
次に、第１の実施の形態にかかる積層セラミック電子部品１０Ａについて説明する。
図１に示すように、電子部品本体１２の第１の端面１４ｅと第２の端面１４ｆとを結ぶ方向の対向する面（言い換えると、金属端子４０が延びている方向の対向する面）が、積層セラミック電子部品１０Ａの第１の端面および第２の端面と称される。また、電子部品本体１２の第１の主面１４ａと第２の主面１４ｂとを結ぶ方向の対向する面が、積層セラミック電子部品１０Ａの第１の側面および第２の側面と称される。さらに、電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ方向の対向する面（言い換えると、実装面と対向する面）が、積層セラミック電子部品１０Ａの第１の主面および第２の主面と称される。
電子部品本体１２と外装材１５と第１の金属端子４０Ａと第２の金属端子４０Ｂとを含む長さ方向ｚの寸法は、積層セラミック電子部品１０ＡのＬ寸法とする。言い換えると、電子部品本体１２の第１の端面１４ｅと第２の端面１４ｆとを結ぶ方向に延びる積層セラミック電子部品１０Ａの長さ方向ｚが、Ｌ方向とされる。Ｌ寸法は、１０ｍｍ以上１５ｍｍ以下であることが好ましい。
電子部品本体１２と外装材１５と第１の金属端子４０Ａと第２の金属端子４０Ｂとを含む積層方向ｘの寸法は、積層セラミック電子部品１０ＡのＷ寸法とする。言い換えると、電子部品本体１２の第１の主面１４ａと第２の主面１４ｂとを結ぶ方向に延びる積層セラミック電子部品１０Ａの積層方向ｘが、Ｗ方向とされる。Ｗ寸法は、３．０ｍｍ以上５．５ｍｍ以下であることが好ましい。
電子部品本体１２と外装材１５と第１の金属端子４０Ａと第２の金属端子４０Ｂとを含む幅方向ｙの寸法は、積層セラミック電子部品１０ＡのＴ寸法とする。言い換えると、電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ方向に延びる積層セラミック電子部品１０Ａの幅方向ｙが、Ｔ方向とされる。Ｔ寸法は、１．０ｍｍ以上５．５ｍｍ以下であることが好ましい。
（第２の実施の形態）
この発明の第２の実施の形態にかかる積層セラミック電子部品について説明する。図７は、この発明の第２の実施の形態にかかる積層セラミック電子部品の一例を示す平面図である。図８は、図７の線ＶＩＩＩ−ＶＩＩＩにおける断面図である。
なお、第２の実施の形態にかかる積層セラミック電子部品１０Ｂは、第１の実施の形態で説明した電子部品本体１２を、間を隔てるようにして２つ並列に設けたものである。従って、電子部品本体１２と同一部分には、同一の符号を付し、その説明を省略する。
２つの電子部品本体１２は、第１の主面１４ａ同士、第２の主面１４ｂ同士または第１の主面１４ａおよび第２の主面１４ｂが隙間を確保して対向するように配置される。この時、２つの電子部品本体１２の隙間は、０．４５ｍｍ以上１．０ｍｍ以下であることが好ましい。これにより、隙間の断熱性が確保され、樹脂の発熱が抑制される。
また、第２の実施の形態は、２つの電子部品本体１２で構成しているが、２つ以上設けられていてもよいことは言うまでもない。
図７に示すように、積層セラミック電子部品１０Ｂは、２つの電子部品本体１２と、２つの金属端子から成る第１の金属端子１４０Ａおよび第２の金属端子１４０Ｂ（以下、金属端子１４０ともいう）と、外装材１５０とにより構成される。積層セラミック電子部品１０Ｂに用いられる第１の金属端子１４０Ａおよび第２の金属端子１４０Ｂは、並置された２つの電子部品本体１２に接続され、積層セラミック電子部品１０Ｂを、実装基板に表面実装するために設けられる。具体的には、第１の金属端子１４０Ａは、２つの電子部品本体１２のそれぞれの第１の外部電極２４ａに跨るように配置されている。第２の金属端子１４０Ｂは、２つの電子部品本体１２のそれぞれの第２の外部電極２４ｂに跨るように配置されている。
第１の金属端子１４０Ａは、２つの電子部品本体１２のそれぞれの第１の外部電極２４ａに接続され、第１の側面１４ｃもしくは第２の側面１４ｄに対向する第１の接合部１４２と、第１の接合部１４２に接続され、積層体１４の第１の側面１４ｃ(実装面側の側面)と略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から左側へ遠ざかるように延びる第１の延長部１４４と、第１の延長部１４４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるために、電子部品本体１２とは反対側に位置する前記実装面の側に延びる第２の延長部１４６と、第２の延長部１４６に接続され、実装基板に実装されることとなる第１の実装部１４８と、を有している。
第２の金属端子１４０Ｂは、２つの電子部品本体１２のそれぞれの第２の外部電極２４ｂに接続され、第１の側面１４ｃもしくは第２の側面１４ｄに対向する第２の接合部１５２と、第２の接合部１５２に接続され、積層体１４の第１の側面１４ｃ(実装面側の側面)と略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から右側へ遠ざかるように延びる第３の延長部１５４と、第３の延長部１５４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるために、電子部品本体１２とは反対側に位置する前記実装面の側に延びる第４の延長部１５６と、第４の延長部１５６に接続され、実装基板に実装されることとなる第２の実装部１５８と、を有している。
第１の金属端子１４０Ａの第１の接合部１４２は、２つの電子部品本体１２のそれぞれの第１の側面１４ｃの左側に設けられた第１の外部電極２４ａを連続的に接続するように、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘに延びるように設けられている部分である。第１の接合部１４２の形状は、特に限定されないけれども、２つの電子部品本体１２のそれぞれの第１の外部電極２４ａを連続的に接続可能な矩形形状が好ましい。この場合、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第１の接合部１４２の長さは、２つの電子部品本体１２のそれぞれの第１の外部電極２４ａを全て覆うように設定されていることが好ましい。具体的には、第１の接合部１４２が、一方の電子部品本体１２から他方の電子部品本体１２に渡って、２つの電子部品本体１２の隙間も含めて、第１の外部電極２４ａを連続的に覆うように設けられている。
第２の金属端子１４０Ｂの第２の接合部１５２は、２つの電子部品本体１２のそれぞれの第１の側面１４ｃの右側に設けられた第２の外部電極２４ｂを連続的に接続するように、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘに延びるように設けられている部分である。第２の接合部１５２の形状は、特に限定されないけれども、２つの電子部品本体１２のそれぞれの第２の外部電極２４ｂを連続的に接続可能な矩形形状が好ましい。この場合、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第２の接合部１５２の長さは、２つの電子部品本体１２のそれぞれの第２の外部電極２４ｂを全て覆うように設定されていることが好ましい。具体的には、第２の接合部１５２が、一方の電子部品本体１２から他方の電子部品本体１２に渡って、２つの電子部品本体１２の隙間も含めて、第２の外部電極２４ｂを連続的に覆うように設けられている。
さらに言い換えると、第１の金属端子１４０Ａの第１の接合部１４２は、２つの電子部品本体１２のそれぞれの第１の外部電極２４ａに跨るように配置されることが好ましい。第２の金属端子１４０Ｂの第２の接合部１５２は、２つの電子部品本体１２のそれぞれの第２の外部電極２４ｂに跨るように配置されることが好ましい。
この場合、図８に示すように、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第１の金属端子１４０Ａの第１の接合部１４２の一方の側の端（右端）が、一方の（右側）の電子部品本体１２の第１の側面１４ｃに位置する第１の外部電極２４ａの右縁端よりも、寸法Ｄ３＝０．０５ｍｍ以上０．２５ｍｍ以下だけ突出して設けられていることが好ましい。同様に、第１の金属端子１４０Ａの第１の接合部１４２の他方の側の端（左端）が、他方の（左側）の電子部品本体１２の第１の側面１４ｃに位置する第１の外部電極２４ａの左縁端よりも、寸法Ｄ４＝０．０５ｍｍ以上０．２５ｍｍ以下だけ突出して設けられていることが好ましい。さらに、第２の金属端子１４０Ｂの第２の接合部１５２と第２の外部電極２４ｂとの関係も同様であることが好ましい。これにより、各電子部品本体１２と金属端子１４０との接合面積を一定にすることができ、接合強度ならびに金属端子１４０の抵抗値を一定範囲に制御することができる。
あるいは、図９および図１０に示すように、２つの電子部品本体１２の間の隙間に、第１の金属端子１４０Ａの第１の接合部１４２を２つに区分する切欠き１４３と、第２の金属端子１４０Ｂの第２の接合部１５２を２つに区分する切欠き１５３とが設けられてもよい。図９は、図７に示した積層セラミック電子部品１０Ｂの変形例を示す外観斜視図である。図１０は、図９の線Ｘ−Ｘにおける断面図である。
第１の接合部１４２は、接合部１４２ａおよび接合部１４２ｂを含み、それぞれが２つの電子部品本体１２の第１の外部電極２４ａに対して独立して設けられている。この場合、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、接合部１４２ａおよび接合部１４２ｂの長さは、２つの電子部品本体１２のそれぞれの第１の外部電極２４ａに対応するように独立して設けられていることが好ましい。
第２の接合部１５２は、接合部１５２ａおよび接合部１５２ｂを含み、それぞれが２つの電子部品本体１２の第２の外部電極２４ｂに対して独立して設けられている。この場合、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、接合部１５２ａおよび接合部１５２ｂの長さは、２つの電子部品本体１２のそれぞれの第２の外部電極２４ｂに対応するように独立して設けられていることが好ましい。
また、図１０に示すように、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第１の金属端子１４０Ａの第１の接合部１４２の一方の側の端（右端）が、一方の（右側）の電子部品本体１２の第１の側面１４ｃに位置する第１の外部電極２４ａの右縁端よりも、寸法Ｄ３＝０．１ｍｍ以上０．２ｍｍ以下だけ突出して設けられていることが好ましい。同様に、第１の金属端子１４０Ａの第１の接合部１４２の他方の側の端（左端）が、他方の（左側）の電子部品本体１２の第１の側面１４ｃに位置する第１の外部電極２４ａの左縁端よりも、寸法Ｄ４＝０．１ｍｍ以上０．２ｍｍ以下だけ突出して設けられていることが好ましい。さらに、第２の金属端子１４０Ｂの第２の接合部１５２と第２の外部電極２４ｂとの関係も同様であることが好ましい。これにより、各電子部品本体１２と金属端子１４０との接合面積を一定にすることができ、接合強度ならびに金属端子１４０の抵抗値を一定範囲に制御することができる。なお、上記の突出の量に応じて、２つの電子部品本体１２の間の隙間を調整する。
第１の金属端子１４０Ａの第１の延長部１４４は、第１の接合部１４２の一端に接続され、積層体１４の第１の側面１４ｃと略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から左側へ遠ざかるように延びている。第２の金属端子１４０Ｂの第３の延長部１５４は、第２の接合部１５２の一端に接続され、積層体１４の第１の側面１４ｃと略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、電子部品本体１２から右側へ遠ざかるように延びている。
これにより、外装材１５０で覆われている距離を長くすることができる。その結果、第１の金属端子１４０Ａと第２の金属端子１４０Ｂとの間の絶縁表面距離（沿面距離）を確保することができる。また、第１の金属端子１４０Ａおよび第２の金属端子１４０Ｂを曲げ加工するときの曲げ代を確保することもできる。
第１の金属端子１４０Ａの第２の延長部１４６は、第１の延長部１４４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるように、実装面の方向に延びている。具体的には、第１の延長部１４４の終端から湾曲して実装面の方向に延びている。第２の金属端子１４０Ｂの第４の延長部１５６は、第２の延長部１５４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるように、実装面の方向に延びている。具体的には、第２の延長部１５４の終端から湾曲して実装面の方向に延びている。
なお、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第２の延長部１４６の長さおよび第４の延長部１５６の長さは、特に限定されないけれども、それぞれ第１の延長部１４４の長さおよび第３の延長部１５４の長さと同じ長さで形成されていることが好ましい。
ただし、前記第１の実施の形態で説明した図６に示すように、第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘにおいて、第２の延長部１４６の長さおよび第４の延長部１５６の長さが、それぞれ第１の延長部１４４の長さおよび第３の延長部１５４の長さより短く形成されていてもよい。
第１の金属端子１４０Ａの第１の実装部１４８は、第２の延長部１４６に接続され、実装基板に実装されることとなる部分であり、実装面と略平行になるように延びている。第２の金属端子１４０Ｂの第２の実装部１５８は、第４の延長部１５６に接続され、実装基板に実装されることとなる部分であり、実装面と略平行になるように延びている。
外装材１５０は、２つの電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ幅方向ｙに相対する第１の主面（その一部は２つの電子部品本体１２から少しはみ出している）１５０ａおよび第２の主面１５０ｂと、電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂとを結ぶ積層方向ｘに相対する第１の側面１５０ｃおよび第２の側面１５０ｄと、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆとを結ぶ長さ方向ｚに相対する第１の端面１５０ｅおよび第２の端面１５０ｆを含む。
外装材１５０は、第１の主面１５０ａが２つの電子部品本体１２の第１の側面１４ｃと接している。従って、外装材１５０は、２つの電子部品本体１２の第１の側面１４ｃの一部と、第１の外部電極２４ａおよび第２の外部電極２４ｂと、第１の金属端子１４０Ａの一部（第１の接合部１４２の全体と第１の延長部１４４の一部）および第２の金属端子１４０Ｂの一部（第２の接合部１５２の全体と第３の延長部１５４の一部）と、を覆うように配置されている。
第１の金属端子１４０Ａは、外装材１５０の第１の端面１５０ｅから、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚ（左側方向）に導出している。第２の金属端子１４０Ｂは、外装材１５０の第２の端面１５０ｆから、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚ（右側方向）に導出している。
以上の構成により、本発明では、外装材１５０が、２つの電子部品本体１２の第１の側面１４ｃの一部と、第１の外部電極２４ａおよび第２の外部電極２４ｂと、第１の金属端子１４０Ａの一部および第２の金属端子１４０Ｂの一部と、を覆っているため、長い沿面距離（絶縁表面距離）を確保することができ、沿面放電を抑制することができる。
次に、本発明にかかる積層セラミック電子部品１０Ｂについて説明する。
電子部品本体１２の第１の端面１４ｅと第２の端面１４ｆとを結ぶ方向の対向する面（言い換えると、金属端子１４０が延びている方向の対向する面）が、積層セラミック電子部品１０Ｂの第１の端面および第２の端面と称される。また、電子部品本体１２の第１の主面１４ａと第２の主面１４ｂとを結ぶ方向の対向する面が、積層セラミック電子部品１０Ｂの第１の側面および第２の側面と称される。さらに、電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ方向の対向する面（言い換えると、実装面と対向する面）が、積層セラミック電子部品１０Ｂの第１の主面および第２の主面と称される。
２つの電子部品本体１２と外装材１５０と第１の金属端子１４０Ａと第２の金属端子１４０Ｂとを含む長さ方向ｚの寸法は、積層セラミック電子部品１０ＢのＬ寸法とする。言い換えると、電子部品本体１２の第１の端面１４ｅと第２の端面１４ｆとを結ぶ方向に延びる積層セラミック電子部品１０Ｂの長さ方向ｚが、Ｌ方向とされる。Ｌ寸法は、１０ｍｍ以上１５ｍｍ以下であることが好ましい。
２つの電子部品本体１２と外装材１５０と第１の金属端子１４０Ａと第２の金属端子１４０Ｂとを含む積層方向ｘの寸法は、積層セラミック電子部品１０ＢのＷ寸法とする。言い換えると、電子部品本体１２の第１の主面１４ａと第２の主面１４ｂとを結ぶ方向に延びる積層セラミック電子部品１０Ｂの積層方向ｘが、Ｗ方向とされる。Ｗ寸法は、４．５ｍｍ以上９．０ｍｍ以下であることが好ましい。
２つの電子部品本体１２と外装材１５０と第１の金属端子１４０Ａと第２の金属端子１４０Ｂとを含む幅方向ｙの寸法は、積層セラミック電子部品１０ＢのＴ寸法とする。言い換えると、電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ方向に延びる積層セラミック電子部品１０Ｂの幅方向ｙが、Ｔ方向とされる。Ｔ寸法は、１．０ｍｍ以上５．５ｍｍ以下であることが好ましい。
以上の構成により、第２の実施の形態の積層セラミック電子部品１０Ｂは、前記第１の実施の形態の積層セラミック電子部品１０Ａの効果を発揮しながら、より高い静電容量化を図ることができる。
（第３の実施の形態）
この発明の第３の実施の形態にかかる積層セラミック電子部品について説明する。図１１は、この発明の第３の実施の形態にかかる積層セラミック電子部品の一例を示す平面図である。図１２は、図１１の線ＸＩＩ−ＸＩＩにおける断面図である。
なお、第３の実施の形態にかかる積層セラミック電子部品１０Ｃは、第１の実施の形態で説明した電子部品本体１２を、間を隔てるようにして２つ縦列に設けたものである。従って、電子部品本体１２と同一部分には、同一の符号を付し、その説明を省略する。
２つの電子部品本体１２は、第１の端面１４ｅ同士、第２の端面１４ｆ同士または第１の端面１４ｅおよび第２の端面１４ｆが隙間を確保して対向するように配置される。
また、第３の実施の形態は、２つの電子部品本体１２で構成しているが、２つ以上設けられていてもよいことは言うまでもない。
図１１および図１２に示すように、積層セラミック電子部品１０Ｃは、２つの電子部品本体１２と、３つの金属端子から成る第１の金属端子２４０Ａおよび第２の金属端子２４０Ｂおよび第３の金属端子２４０Ｃの（以下、金属端子２４０ともいう）と、外装材２５０とにより構成される。
積層セラミック電子部品１０Ｃに用いられる第１の金属端子２４０Ａおよび第２の金属端子２４０Ｂは、縦置された２つの電子部品本体１２に接続され、積層セラミック電子部品１０Ｃを、実装基板に表面実装するために設けられる。具体的には、第１の金属端子２４０Ａは、一方（左側）の電子部品本体１２の第１の外部電極２４ａに接続されている。第２の金属端子２４０Ｂは、他方（右側）の電子部品本体１２の第２の外部電極２４ｂに接続されている。第３の金属端子２４０Ｃは、一方（左側）の電子部品本体１２の第２の外部電極２４ｂと他方（右側）の電子部品本体１２の第１の外部電極２４ａとに跨って接続されている。
第１の金属端子２４０Ａは、一方（左側）の電子部品本体１２の第１の外部電極２４ａに接続され、第１の側面１４ｃもしくは第２の側面１４ｄに対向する第１の接合部２４２と、第１の接合部２４２に接続され、積層体１４の第１の側面１４ｃ(実装面側の側面)と略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、一方（左側）の電子部品本体１２から左側へ遠ざかるように延びる第１の延長部２４４と、第１の延長部２４４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるために、電子部品本体１２とは反対側に位置する前記実装面の側に延びる第２の延長部２４６と、第２の延長部２４６に接続され、実装基板に実装されることとなる第１の実装部２４８と、を有している。
第２の金属端子２４０Ｂは、他方（右側）の電子部品本体１２の第２の外部電極２４ｂに接続され、第１の側面１４ｃもしくは第２の側面１４ｄに対向する第２の接合部２５２と、第２の接合部２５２に接続され、積層体１４の第１の側面１４ｃ(実装面側の側面)と略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、他方（右側）の電子部品本体１２から右側へ遠ざかるように延びる第３の延長部２５４と、第３の延長部２５４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるために、電子部品本体１２とは反対側に位置する前記実装面の側に延びる第４の延長部２５６と、第４の延長部２５６に接続され、実装基板に実装されることとなる第２の実装部２５８と、を有している。
第３の金属端子２４０Ｃは、一方（左側）の電子部品本体１２の第２の外部電極２４ｂに接続され、第１の側面１４ｃもしくは第２の側面１４ｄに対向する第３の接合部２６２と、第３の接合部２６２に接続され、第１の側面１４ｃもしくは第２の側面１４ｄと略平行となる方向に２つ電子部品本体１２に跨るように延びる第５の延長部２６４と、第５の延長部２６４に接続され、他方（右側）の電子部品本体１２の第１の外部電極２４ａに接続される第１の側面１４ｃもしくは第２の側面１４ｄと対向する第４の接合部２６６と、を有している。
第１の金属端子２４０Ａの第１の接合部２４２は、一方（左側）の電子部品本体１２の第１の側面１４ｃの左側に設けられた第１の外部電極２４ａに、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに延びるように接続される部分である。第２の金属端子２４０Ｂの第２の接合部２５２は、他方（右側）の電子部品本体１２の第１の側面１４ｃの右側に設けられた第２の外部電極２４ｂに、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに延びるように接続される部分である。
第３の金属端子２４０Ｃの第３の接合部２６２は、一方（左側）の電子部品本体１２の第１の側面１４ｃの右側に設けられた第２の外部電極２４ｂに、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに延びるように接続される部分である。第３の金属端子２４０Ｃの第４の接合部２６６は、他方（右側）の電子部品本体１２の第１の側面１４ｃの左側に設けられた第１の外部電極２４ａに、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに延びるように接続される部分である。
第１の金属端子２４０Ａの第１の延長部２４４は、第１の接合部２４２の一端に接続され、積層体１４の第１の側面１４ｃと略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、一方（左側）の電子部品本体１２から左側へ遠ざかるように延びている。第２の金属端子２４０Ｂの第３の延長部２５４は、第２の接合部２５２の一端に接続され、積層体１４の第１の側面１４ｃと略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに、他方（右側）の電子部品本体１２から右側へ遠ざかるように延びている。
第３の金属端子２４０Ｃの第５の延長部２６４は、一方（左側）の端部が第３の接合部２６２に接続され、他方（右側）の端部が第４の接合部２６６に接続され、積層体１４の第１の側面１４ｃと略平行となる方向に、かつ、第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚに延びている。
第１の金属端子２４０Ａの第２の延長部２４６は、第１の延長部２４４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるように、実装面の方向に延びている。具体的には、第１の延長部２４４の終端から湾曲して実装面の方向に延びている。第２の金属端子２４０Ｂの第４の延長部２５６は、第２の延長部２５４に接続され、第１の側面１４ｃと実装基板の実装面との間に隙間を設けるように、実装面の方向に延びている。具体的には、第２の延長部２５４の終端から湾曲して実装面の方向に延びている。
第１の金属端子２４０Ａの第１の実装部２４８は、第２の延長部２４６に接続され、実装基板に実装されることとなる部分であり、実装面と略平行になるように延びている。第２の金属端子２４０Ｂの第２の実装部２５８は、第４の延長部２５６に接続され、実装基板に実装されることとなる部分であり、実装面と略平行になるように延びている。
外装材２５０は、２つの電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ幅方向ｙに相対する第１の主面（その一部は２つの電子部品本体１２から少しはみ出している）２５０ａおよび第２の主面２５０ｂと、電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂとを結ぶ積層方向ｘに相対する第１の側面２５０ｃおよび第２の側面２５０ｄと、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆとを結ぶ長さ方向ｚに相対する第１の端面２５０ｅおよび第２の端面２５０ｆを含む。
外装材２５０は、第１の主面２５０ａが２つの電子部品本体１２の第１の側面１４ｃと接している。従って、外装材２５０は、２つの電子部品本体１２の第１の側面１４ｃの一部と、第１の外部電極２４ａおよび第２の外部電極２４ｂと、第１の金属端子２４０Ａの一部（第１の接合部２４２の全体と第１の延長部２４４の一部）および第２の金属端子２４０Ｂの一部（第２の接合部２５２の全体と第３の延長部２５４の一部）と、第３の金属端子２４０Ｃの全体を覆うように配置されている。
第１の金属端子２４０Ａは、外装材２５０の第１の端面２５０ｅから、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚ（左側方向）に導出している。第２の金属端子２４０Ｂは、外装材２５０の第２の端面２５０ｆから、電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆを結ぶ長さ方向ｚ（右側方向）に導出している。
以上の構成により、第３の実施の形態の積層セラミック電子部品１０Ｃは、２つの電子部品本体１２を直列に接続することにより、耐電圧の向上を図ることができる。沿面距離（絶縁表面距離）も図１２に示すように、さらに増加するため、より高圧の用途でも使用できるようになる。
一方、２つの電子部品本体１２を直列に接続することで静電容量は低下するけれども、電子部品本体１２の外部電極２４が第１の側面１４Ｃの上にのみ形成されることにより、静電容量密度が高められるため、この静電容量低下が抑制される。言い換えると、通常の直列接続に比べて相対的に静電容量密度を向上させることができる。
２．積層セラミック電子部品の製造方法
次に、以上の構成からなる積層セラミック電子部品の製造方法の一実施の形態について、積層セラミック電子部品１０Ａを例にして説明する。
まず、電子部品本体１２の製造方法が説明される。セラミックグリーンシート、内部電極層１８を形成するための内部電極用導電性ペーストおよび外部電極２４を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
そして、セラミックグリーンシート上に、たとえば、所定のパターンで内部電極用導電性ペーストが印刷され、内部電極パターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷やグラビア印刷などの公知の方法により印刷することができる。
次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、積層体シートが作製される。続いて、この積層体シートは、静水圧プレスなどの手段によって積層方向ｘに圧着させて、積層体ブロックを作製する。
その後、積層体ブロックが所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、バレル研磨などにより生の積層体の角部や稜部に丸みをつけてもよい。続いて、切り出された生の積層体チップが焼成され、積層体１４が生成される。なお、焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
次に、外部電極２４の焼付け層を形成するために、積層体１４の第１の側面１４ｃの左側に露出している第１の内部電極１８ａの第１の引出し部２０ａに外部電極用導電性ペーストが塗布されて焼き付けらる。同様に、積層体１４の第１の側面１４ｃの右側に露出している第２の内部電極１８ｂの第２の引出し部２０ｂに外部電極用導電性ペーストが塗布されて焼き付けらる。このとき、焼き付け温度は、７００℃以上９００℃以下であることが好ましい。ここで、樹脂層を設ける場合には、樹脂層用の金属成分と熱硬化性樹脂とを含む導電性樹脂ペーストが塗布されて硬化される。薄膜層やめっき層によって下地電極層が形成される場合は、蒸着法やめっき法によって形成される。
その後、焼付け層の表面に１層以上のめっき層が形成されて外部電極２４が形成され、電子部品本体１２が製造される。
続いて、第１の金属端子４０Ａおよび第２の金属端子４０Ｂの取り付け方法が説明される。まず、所定の形状に切断加工された第１の金属端子４０Ａおよび第２の金属端子４０Ｂが準備される。
次に、電子部品本体１２の第１の側面１４ｃに形成されている第１の外部電極２４ａに接合材によって第１の金属端子４０Ａが取り付けられると共に、第２の外部電極２４ｂに接合材によって第２の金属端子４０Ｂが取り付けられる。ここでは、接合材としてはんだが用いられる。はんだ付け温度は、リフローにて例えば２７０℃以上２９０℃以下の熱が３０秒間以上与えられる。
次に、外装材１５が形成される。外装材１５は、例えばトランスファーモールド工法によって形成される。金型に外装材１５の樹脂が充填された後、それに電子部品本体１２が配置され、樹脂が硬化される。これにより、所定の部分（電子部品本体１２の第１の側面１４ｃの一部と、第１の外部電極２４ａおよび第２の外部電極２４ｂと、第１の金属端子４０Ａの一部および第２の金属端子４０Ｂの一部）に外装材１５が設けられる。
第１の金属端子４０Ａおよび第２の金属端子４０Ｂの不要な部分がカットされる。例えば、打ち抜き金型を使い、第１の金属端子４０Ａおよび第２の金属端子４０Ｂの不要な部分のカットが実施される。
次に、第１の金属端子４０Ａおよび第２の金属端子４０Ｂが所望の形状に折り曲げ加工される。例えば、曲げ金型を使い、第１の金属端子４０Ａおよび第２の金属端子４０Ｂが所望の形状に折り曲げられる。
上述のようにして、図１に示す積層セラミック電子部品１０Ａが製造される。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、電子部品本体のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。
１０Ａ，１０Ｂ，１０Ｃ 積層セラミック電子部品
１２ 電子部品本体
１４ 積層体
１４ａ 第１の主面
１４ｂ 第２の主面
１４ｃ 第１の側面
１４ｄ 第２の側面
１４ｅ 第１の端面
１４ｆ 第１の端面
１５，１５０，２５０ 外装材
１６ セラミック層
１６ａ 外層部
１６ｂ 内層部
１８ 内部電極層
１８ａ 第１の内部電極層
１８ｂ 第２の内部電極層
１９ａ 第１の対向部
１９ｂ 第２の対向部
２０ａ 第１の引出し部
２０ｂ 第２の引出し部
２２ａ 対向電極部
２２ｂ 側部（Ｗギャップ）
２２ｃ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２８ａ，２８ｂ 下地電極層
３０ａ，３０ｂ めっき層
４０Ａ，１４０Ａ，２４０Ａ 第１の金属端子
４０Ｂ，１４０Ｂ，２４０Ｂ 第２の金属端子
２４０Ｃ 第３の金属端子
４２，１４２，２４２ 第１の接合部
４４，１４４，２４４ 第１の延長部
４６，１４６，２４６ 第２の延長部
４８，１４８，２４８ 第１の実装部
５２，１５２，２５２ 第２の接合部
５４，１５４，２５４ 第３の延長部
５６，１５６，２５６ 第４の延長部
５８，１５８，２５８ 第２の実装部
２６２ 第３の接合部
２６４ 第５の延長部
２６６ 第４の接合部

Claims (8)

  1. 積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記積層体の少なくとも前記第１の側面上に配置される第１の外部電極と、前記第１の外部電極と離れて設けられ、少なくとも前記第１の側面上に配置される第２の外部電極と、を備える電子部品本体と、
    前記第１の外部電極に接続される第１の金属端子と、前記第２の外部電極に接続される第２の金属端子と、
    を有する積層セラミック電子部品であって、
    前記内部電極層は、第１の内部電極層と第２の内部電極層とを含み、
    前記第１の内部電極層は、前記第２の内部電極層と対向する第１の対向部と前記第１の側面の少なくとも一部に引き出される第１の引出し部とを有し、
    前記第２の内部電極層は、前記第１の内部電極層と対向する第２の対向部と前記第１の内部電極層の第１の引出し部とは重ならないように形成される少なくとも前記第１の側面の一部に引き出される第２の引出し部とを有し、
    前記電子部品本体は、前記第１の側面もしくは前記第２の側面が、前記積層セラミック電子部品を実装するべき実装基板の実装面と対向するように配置され、前記第１の内部電極層および前記第２の内部電極層は、前記実装面に対して略垂直になるように配置されており、
    前記第１の金属端子は、前記第１の外部電極に接続される第１の接合部と、前記第１の接合部に接続される第１の延長部と、前記第１の延長部に接続され、前記電子部品本体から遠ざかるように延びる第１の実装部とを有し、
    前記第２の金属端子は、前記第２の外部電極に接続される第２の接合部と、前記第２の接合部に接続される第３の延長部と、前記第３の延長部に接続され、前記電子部品本体から遠ざかるように延びる第２の実装部とを有し、
    前記第１の側面の一部と、前記第１の外部電極および前記第２の外部電極と、前記第１の金属端子の一部および前記第２の金属端子の一部と、が外装材で覆われているとともに、それ以外の部分は前記外装材で覆われていないこと、
    を特徴とする、積層セラミック電子部品。
  2. 前記電子部品本体は、間を隔てるようにして２つ以上設けられており、２つ以上の電子部品本体の前記第１の主面同士もしくは前記第２の主面同士もしくは前記第１の主面および前記第２の主面が対向するように配置されていること、を特徴とする、請求項１に記載の積層セラミック電子部品。
  3. 前記第１の金属端子および前記第２の金属端子は、端子本体と前記端子本体の表面に形成されるめっき膜とを有し、前記端子本体の母材は熱伝導率の高い無酸素銅もしくはＣｕ系合金からなること、を特徴とする、請求項１または請求項２に記載の積層セラミック電子部品。
  4. 前記第１の金属端子は、前記第１の外部電極に接続され、前記第１の側面もしくは前記第２の側面に対向する第１の接合部と、前記第１の接合部に接続され、前記第１の側面もしくは前記第２の側面と略平行となる方向に、かつ、前記第１の端面および前記第２の端面を結ぶ長さ方向に、前記積層セラミック電子部品本体から遠ざかるように延びる第１の延長部と、前記第１の延長部に接続され、前記第１の側面もしくは前記第２の側面と前記実装面との間に隙間を設けるために、前記実装面の側に延びる第２の延長部と、前記第２の延長部に接続され、前記実装基板に実装されることとなる前記実装面に略平行に延びる第１の実装部と、を有し、
    前記第２の金属端子は、前記第２の外部電極に接続され、前記第１の側面もしくは前記第２の側面と対向する第２の接合部と、前記第２の接合部に接続され、前記第１の側面もしくは前記第２の側面と略平行となる方向に、かつ、前記第１の端面および前記第２の端面を結ぶ長さ方向に、前記積層セラミック電子部品本体から遠ざかるように延びる第３の延長部と、前記第３の延長部に接続され、前記第１の側面もしくは前記第２の側面と前記実装面との間に隙間を設けるために、前記実装面の側に延びる第４の延長部と、前記第４の延長部に接続され、前記実装基板に実装されることとなる前記実装面に略平行に延びる第２の実装部と、を有していること、
    を特徴とする、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
  5. 積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記積層体の少なくとも前記第１の側面上に配置される第１の外部電極と、前記第１の外部電極と離れて設けられ、少なくとも前記第１の側面上に配置される第２の外部電極と、を備える２つ以上の電子部品本体と、
    一方の前記電子部品本体の前記第１の外部電極に接続される第１の金属端子と、
    他方の前記電子部品本体の前記第２の外部電極に接続される第２の金属端子と、
    一方の前記電子部品本体の前記第２の外部電極と他方の前記電子部品本体の前記第１の外部電極とに跨って接続される第３の金属端子と、
    を有する積層セラミック電子部品であって、
    ２つ以上の前記電子部品本体は、間を隔てるようにそれぞれの電子部品本体の前記第１の端面同士もしくは前記第２の端面同士もしくは前記第１の端面および前記第２の端面が対向するように配置され、
    ２つ以上の前記電子部品本体のそれぞれの前記内部電極層は、第１の内部電極層と第２の内部電極層とを含み、
    前記第１の内部電極層は、前記第２の内部電極層と対向する第１の対向部と前記第１の側面の少なくとも一部に引き出される第１の引出し部とを有し、
    前記第２の内部電極層は、前記第１の内部電極層と対向する第２の対向部と前記第１の内部電極層の第１の引出し部とは重ならないように形成される少なくとも前記第１の側面の一部に引き出される第２の引出し部とを有し、
    ２つ以上の前記電子部品本体は、前記第１の側面もしくは前記第２の側面が、前記積層セラミック電子部品を実装するべき実装基板の実装面と対向するように配置され、２つ以上の前記電子部品本体の前記第１の内部電極層および前記第２の内部電極層は、前記実装面に対して略垂直となるように配置されており、
    前記第１の金属端子は、前記第１の外部電極に接続される第１の接合部と、前記第１の接合部に接続される第１の延長部と、前記第１の延長部に接続され、前記電子部品本体から遠ざかるように延びる第１の実装部とを有し、
    前記第２の金属端子は、前記第２の外部電極に接続される第２の接合部と、前記第２の接合部に接続される第３の延長部と、前記第３の延長部に接続され、前記電子部品本体から遠ざかるように延びる第２の実装部とを有し、
    ２つ以上の前記電子部品本体のそれぞれの前記第１の側面の一部と、２つ以上の前記電子部品本体のそれぞれの前記第１の外部電極および前記第２の外部電極と、前記第１の金属端子の一部および前記第２の金属端子の一部および前記第３の金属端子と、が外装材で覆われているとともに、それ以外の部分は前記外装材で覆われていないこと、
    を特徴とする、積層セラミック電子部品。
  6. 前記第１の金属端子および前記第２の金属端子および前記第３の金属端子は、端子本体と前記端子本体の表面に形成されるめっき膜とを有し、前記端子本体の母材は熱伝導率の高い無酸素銅もしくはＣｕ系合金からなること、を特徴とする、請求項５に記載の積層セラミック電子部品。
  7. 前記第１の金属端子は、前記第１の外部電極に接続され、前記第１の側面もしくは前記第２の側面に対向する第１の接合部と、前記第１の接合部に接続され、前記第１の側面もしくは前記第２の側面と略平行となる方向に、かつ、前記第１の端面および前記第２の端面を結ぶ長さ方向に、２つ以上の前記積層セラミック電子部品本体から遠ざかるように延びる第１の延長部と、前記第１の延長部に接続され、前記第１の側面もしくは前記第２の側面と前記実装面との間に隙間を設けるために、前記実装面の側に延びる第２の延長部と、前記第２の延長部に接続され、前記実装基板に実装されることとなる前記実装面に略平行に延びる第１の実装部と、を有し、
    前記第２の金属端子は、前記第２の外部電極に接続され、前記第１の側面もしくは前記第２の側面と対向する第２の接合部と、前記第２の接合部に接続され、前記第１の側面もしくは前記第２の側面と略平行となる方向に、かつ、前記第１の端面および前記第２の端面を結ぶ長さ方向に、２つ以上の前記積層セラミック電子部品本体から遠ざかるように延びる第３の延長部と、前記第３の延長部に接続され、前記第１の側面もしくは前記第２の側面と前記実装面との間に隙間を設けるために、前記実装面の側に延びる第４の延長部と、前記第４の延長部に接続され、前記実装基板に実装されることとなる前記実装面に略平行に延びる第２の実装部と、を有し、
    前記第３の金属端子は、一方の前記電子部品本体の前記第２の外部電極に接続され、前記第１の側面もしくは前記第２の側面と対向する第３の接合部と、前記第３の接合部に接続され、前記第１の側面もしくは前記第２の側面と略平行となる方向に２つ以上の前記電子部品本体に跨るように延びる第５の延長部と、前記第５の延長部に接続され、他方の電子部品本体の前記第１の外部電極に接続される前記第１の側面もしくは前記第２の側面と対向する第４の接合部と、を有していること、
    を特徴とする、請求項５または請求項６に記載の積層セラミック電子部品。
  8. 前記外装材は、シリコーン系樹脂もしくはエポキシ系樹脂からなること、を特徴とする、請求項１ないし請求項７のいずれかに記載の積層セラミック電子部品。
JP2018122471A 2018-06-27 2018-06-27 積層セラミック電子部品 Active JP6962282B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018122471A JP6962282B2 (ja) 2018-06-27 2018-06-27 積層セラミック電子部品
US16/439,815 US11532436B2 (en) 2018-06-27 2019-06-13 Multilayer ceramic electronic component including outer electrodes connected to metal terminals
KR1020190069756A KR102292922B1 (ko) 2018-06-27 2019-06-13 적층 세라믹 전자 부품
CN201910565888.6A CN110648845B (zh) 2018-06-27 2019-06-26 层叠陶瓷电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018122471A JP6962282B2 (ja) 2018-06-27 2018-06-27 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2020004831A JP2020004831A (ja) 2020-01-09
JP6962282B2 true JP6962282B2 (ja) 2021-11-05

Family

ID=69008360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018122471A Active JP6962282B2 (ja) 2018-06-27 2018-06-27 積層セラミック電子部品

Country Status (4)

Country Link
US (1) US11532436B2 (ja)
JP (1) JP6962282B2 (ja)
KR (1) KR102292922B1 (ja)
CN (1) CN110648845B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022021708A (ja) * 2020-07-22 2022-02-03 Tdk株式会社 樹脂モールド型電子部品の製造方法、及び樹脂モールド型電子部品
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
US20230360990A1 (en) * 2022-05-06 2023-11-09 Microchip Technology Incorporated Low-profile sealed surface-mount package
CN117198769A (zh) * 2023-08-30 2023-12-08 深圳市嘉容微电子有限公司 一种叠层电子元器件及其制造方法、驱动电路

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59103397A (ja) * 1982-12-03 1984-06-14 株式会社村田製作所 複合部品
JPS6011466U (ja) * 1983-06-30 1985-01-25 富士通株式会社 リ−ドレスチツプ部品取付装置
JPH0785464B2 (ja) * 1986-02-08 1995-09-13 ティーディーケイ株式会社 複合部品の製造方法
JPS63237373A (ja) * 1987-03-26 1988-10-03 キヤノン株式会社 電気的接続部材及びそれを用いた電気回路部材
JPH01155668U (ja) * 1988-04-19 1989-10-25
JPH03220708A (ja) * 1990-01-25 1991-09-27 Murata Mfg Co Ltd 電子部品
JPH0459124U (ja) * 1990-09-27 1992-05-21
JPH06104031A (ja) * 1992-09-17 1994-04-15 Fujitsu Ltd 調整部品用端子
JP3035492B2 (ja) * 1996-03-28 2000-04-24 株式会社トーキン 積層セラミック部品
JPH10190165A (ja) * 1996-12-20 1998-07-21 Hitachi Ltd プリント配線基板および半導体集積回路装置ならびに実装方法
JPH10242371A (ja) * 1997-02-24 1998-09-11 Murata Mfg Co Ltd 表面実装型電子部品及びその製造方法
JPH11150358A (ja) * 1997-11-18 1999-06-02 Murata Mfg Co Ltd 電子機器の取付方法
JP2000235932A (ja) 1999-02-16 2000-08-29 Murata Mfg Co Ltd セラミック電子部品
JP2002270428A (ja) * 2001-03-09 2002-09-20 Fdk Corp 積層チップインダクタ
JP4338015B2 (ja) * 2003-03-11 2009-09-30 Ｔｄｋ株式会社 セラミックコンデンサ、及び、その製造方法
JP4415744B2 (ja) * 2003-12-11 2010-02-17 パナソニック株式会社 電子部品
JP2005317607A (ja) * 2004-04-27 2005-11-10 Matsushita Electric Ind Co Ltd 電子部品
CN1707709A (zh) * 2004-06-04 2005-12-14 禾伸堂企业股份有限公司 具弹性缓冲导电接脚的晶片电容器
JP2006093532A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 電子部品
JP4307363B2 (ja) * 2004-11-25 2009-08-05 三菱電機株式会社 セラミック電子部品アセンブリ及びその実装構造
JP4807059B2 (ja) * 2005-12-06 2011-11-02 パナソニック株式会社 電子部品
JP2008172050A (ja) 2007-01-12 2008-07-24 Matsushita Electric Ind Co Ltd コンデンサ
JP2008277505A (ja) 2007-04-27 2008-11-13 Nichicon Corp 金属化フィルムコンデンサ
US20090147440A1 (en) * 2007-12-11 2009-06-11 Avx Corporation Low inductance, high rating capacitor devices
JP5176775B2 (ja) * 2008-06-02 2013-04-03 株式会社村田製作所 セラミック電子部品及びその製造方法
KR101018646B1 (ko) * 2008-12-09 2011-03-03 삼화콘덴서공업주식회사 Ｍｌｃｃ 모듈
JP5353251B2 (ja) * 2009-01-07 2013-11-27 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
KR101018935B1 (ko) * 2009-03-19 2011-03-02 오영주 어레이 구조를 갖는 표면실장형 고압 세라믹 커패시터
JP5003735B2 (ja) * 2009-08-18 2012-08-15 Ｔｄｋ株式会社 電子部品
JP4868038B2 (ja) * 2009-08-18 2012-02-01 Ｔｄｋ株式会社 電子部品
JP5062237B2 (ja) * 2009-11-05 2012-10-31 Ｔｄｋ株式会社 積層コンデンサ、その実装構造、及びその製造方法
KR101113441B1 (ko) * 2009-12-31 2012-02-29 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP5683339B2 (ja) * 2010-05-18 2015-03-11 ローム株式会社 面実装型抵抗器及びそれが実装される面実装基板
JP5589891B2 (ja) * 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
JP2013048231A (ja) * 2011-08-29 2013-03-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
KR101872524B1 (ko) 2011-11-14 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20130053878A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US9105405B2 (en) * 2012-09-28 2015-08-11 Tdk Corporation Ceramic electronic component with metal terminals
KR101545410B1 (ko) * 2013-12-31 2015-08-21 현대모비스 주식회사 커패시터 모듈, 이의 제조 방법 및 이를 적용한 차량용 인버터
KR101607020B1 (ko) * 2014-10-23 2016-04-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102211742B1 (ko) * 2015-01-27 2021-02-03 삼성전기주식회사 표면 실장 전자부품 및 전자부품의 실장 기판
JP6806354B2 (ja) * 2015-04-20 2021-01-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ部品及びこれを備えた実装基板
KR102149787B1 (ko) * 2015-05-27 2020-08-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101994747B1 (ko) * 2015-09-04 2019-07-01 삼성전기주식회사 커패시터 부품
KR102150556B1 (ko) * 2015-09-14 2020-09-01 삼성전기주식회사 커패시터 부품 및 커패시터 실장 구조체
US10096426B2 (en) * 2015-12-28 2018-10-09 Tdk Corporation Electronic device
DE102016105910A1 (de) * 2016-03-31 2017-10-05 Epcos Ag Kondensatoranordnung
JP6878851B2 (ja) * 2016-11-22 2021-06-02 Tdk株式会社 セラミック電子部品
KR101901704B1 (ko) * 2017-02-22 2018-09-27 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6863016B2 (ja) * 2017-03-31 2021-04-21 Tdk株式会社 電子部品
KR102126416B1 (ko) * 2018-10-10 2020-06-24 삼성전기주식회사 적층 세라믹 전자부품 집합체

Also Published As

Publication number Publication date
US11532436B2 (en) 2022-12-20
US20200006004A1 (en) 2020-01-02
KR102292922B1 (ko) 2021-08-25
KR20200001488A (ko) 2020-01-06
CN110648845B (zh) 2022-05-13
CN110648845A (zh) 2020-01-03
JP2020004831A (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
JP6962282B2 (ja) 積層セラミック電子部品
US10418183B2 (en) Composite electronic component and resistor device
JP7102256B2 (ja) 積層セラミック電子部品
US10790092B2 (en) Multilayer ceramic electronic component
JP6962305B2 (ja) 積層セラミック電子部品
KR102562428B1 (ko) 적층 세라믹 전자부품
US10811191B2 (en) Electronic component
JP6881271B2 (ja) 積層セラミック電子部品
US10573459B2 (en) Multilayer ceramic electronic component and mounting structure thereof
JP2021034551A (ja) 積層セラミック電子部品およびその製造方法
US10319531B2 (en) Composite electronic component and resistor device
CN113539683A (zh) 层叠陶瓷电容器
JP2021068843A (ja) 積層セミック電子部品
US11742146B2 (en) Multi-layer ceramic electronic component
US11887787B2 (en) Multilayer ceramic electronic component including metal terminals with recess portions and mounting structure of the multilayer ceramic electronic component
US20230108549A1 (en) Multilayer ceramic electronic component
JP2023042425A (ja) 積層セラミック電子部品
JP2021141147A (ja) 積層セラミック電子部品
JP2023045850A (ja) 積層セラミックコンデンサ
JP2023004261A (ja) 積層セラミック電子部品
JP2022064121A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6962282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150