JP2023042425A - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品 Download PDFInfo
- Publication number
- JP2023042425A JP2023042425A JP2021149712A JP2021149712A JP2023042425A JP 2023042425 A JP2023042425 A JP 2023042425A JP 2021149712 A JP2021149712 A JP 2021149712A JP 2021149712 A JP2021149712 A JP 2021149712A JP 2023042425 A JP2023042425 A JP 2023042425A
- Authority
- JP
- Japan
- Prior art keywords
- exterior material
- multilayer ceramic
- fuse
- layer
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 70
- 239000000463 material Substances 0.000 claims abstract description 252
- 229910052751 metal Inorganic materials 0.000 claims abstract description 171
- 239000002184 metal Substances 0.000 claims abstract description 171
- 229920005989 resin Polymers 0.000 claims description 43
- 239000011347 resin Substances 0.000 claims description 43
- 229920001187 thermosetting polymer Polymers 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 12
- 239000003822 epoxy resin Substances 0.000 claims description 12
- 229920000647 polyepoxide Polymers 0.000 claims description 12
- 239000005022 packaging material Substances 0.000 claims description 11
- 229920005992 thermoplastic resin Polymers 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 369
- 239000003985 ceramic capacitor Substances 0.000 description 117
- 238000007747 plating Methods 0.000 description 67
- 239000010408 film Substances 0.000 description 41
- 229910000679 solder Inorganic materials 0.000 description 24
- 239000010949 copper Substances 0.000 description 20
- 229910045601 alloy Inorganic materials 0.000 description 18
- 239000000956 alloy Substances 0.000 description 18
- 229910052759 nickel Inorganic materials 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000000843 powder Substances 0.000 description 14
- 239000002245 particle Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 10
- 229910052718 tin Inorganic materials 0.000 description 10
- 238000007667 floating Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 101100023518 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DAL7 gene Proteins 0.000 description 8
- 229910010293 ceramic material Inorganic materials 0.000 description 8
- 101150032602 mls-1 gene Proteins 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000005452 bending Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 102100024462 Cyclin-dependent kinase 4 inhibitor B Human genes 0.000 description 3
- 101000980919 Homo sapiens Cyclin-dependent kinase 4 inhibitor B Proteins 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- -1 polyethylene Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 108010009392 Cyclin-Dependent Kinase Inhibitor p16 Proteins 0.000 description 2
- 102100024458 Cyclin-dependent kinase inhibitor 2A Human genes 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 229910002976 CaZrO3 Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910003322 NiCu Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical class [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229920006351 engineering plastic Polymers 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】沿面放電を抑制しつつ、過電流が生じた際の対策がなされた積層セラミック電子部品１を提供すること。【解決手段】積層体１０と、第１の外部電極４０Ａと、第２の外部電極４０Ｂと、を有する積層セラミック電子部品本体２と、第１の金属端子１００Ａと、第２の金属端子１００Ｂと、外装材３と、を備える積層セラミック電子部品１であって、第１の外部電極４０Ａと第１の金属端子１００Ａとの間を電気的に接続するヒューズ２００をさらに備え、外装材３は、積層セラミック電子部品本体２と、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを覆う第１の外装材３Ａと、第１の外装材３Ａの少なくとも一部を覆う第２の外装材３Ｂと、を有し、ヒューズ２００は、外装材３に埋設され、その少なくとも一部は、第１の外装材３Ａからは突出して露出しており、その突出して露出した部分は、第２の外装材３Ｂに囲まれるように埋設されている。【選択図】図５
Description
本発明は、積層セラミック電子部品に関する。
従来、外装材としての樹脂に覆われている積層セラミック電子部品が知られている。このような積層セラミック電子部品は、外装材の外部に引き出される金属端子と、積層セラミック電子部品本体の表面に配置される外部電極とが、外装材の内部において、はんだなどの金属を含む接合材により接合されている。
このような積層セラミック電子部品は、金属端子間の距離を確保することができるため、沿面放電の発生を抑制することができるものの、過電流が生じた際に対策については検討の余地がある。
本発明の目的は、沿面放電を抑制しつつ、過電流が生じた際の対策がなされた積層セラミック電子部品を提供することである。
本発明に係る積層セラミック電子部品は、積層された複数のセラミック層と、セラミック層上に積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記第１の端面側に配置される第１の外部電極と、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミック電子部品本体と、前記第１の外部電極と電気的に接続される第１の金属端子と、前記第２の外部電極と電気的に接続される第２の金属端子と、前記積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部とを覆う外装材と、を備える、積層セラミック電子部品であって、前記第１の外部電極と前記第１の金属端子との間を電気的に接続するヒューズをさらに備え、前記外装材は、前記積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部とを覆う第１の外装材と、前記第１の外装材の少なくとも一部を覆う第２の外装材と、を有し、前記ヒューズは、前記外装材に埋設され、その少なくとも一部は、前記第１の外装材からは突出して露出しており、その突出して露出した部分は、前記第２の外装材に囲まれるように埋設されている。
本発明によれば、沿面放電を抑制しつつ、過電流が生じた際の対策がなされた積層セラミック電子部品を提供することができる。
以下、本発明の実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサ１について説明する。図１は、積層セラミックコンデンサ１の外観斜視図である。図２は図１の積層セラミックコンデンサ１を矢印ＩＩの方向から見たときの矢視図である。図３は図２の積層セラミックコンデンサ１を矢印ＩＩＩの方向から見たときの矢視図である。図４は図２の積層セラミックコンデンサ１を矢印ＩＶの方向から見たときの矢視図である。図５は、図４の積層セラミックコンデンサ１のＶ－Ｖ線に沿った断面図である。
積層セラミックコンデンサ１は、積層セラミック電子部品本体としての積層セラミックコンデンサ本体２と、金属端子１００と、外装材３と、ヒューズ２００と、を有する。積層セラミックコンデンサ本体２およびヒューズ２００は、外装材３によって覆われているため、図１～図４には図示されていない。図５に、積層セラミックコンデンサ本体２およびヒューズ２００が示されている。
図５に加えて、図６～図９を用いて、積層セラミックコンデンサ本体２について説明する。図６は、外装材３に覆われる前であって、金属端子１００が取り付けられる前の、積層セラミックコンデンサ本体２の外観を示す外観斜視図である。図７は、図６の積層セラミックコンデンサ本体２のＶＩＩ－ＶＩＩ線に沿った断面図である。図８は、図７の積層セラミックコンデンサ本体２のＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。図９は、図７の積層セラミックコンデンサ本体２のＩＸ－ＩＸ線に沿った断面図である。
積層セラミックコンデンサ本体２は、積層体１０と、外部電極４０と、を有する。
図６～図９には、ＸＹＺ直交座標系が示されている。図６に示すように、積層セラミックコンデンサ本体２および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ本体２および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ本体２および積層体１０の高さ方向Ｔは、Ｚ方向と対応している。ここで、図７に示す断面はＬＴ断面とも称される。図８に示す断面はＷＴ断面とも称される。図９に示す断面はＬＷ断面とも称される。なお、図１～図５、図１１、図１２においても、同様のＸＹＺ直交座標系が示されている。
図６～図９に示すように、積層体１０は、高さ方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む。
積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。
積層体１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の高さ方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の幅方向Ｗの寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。
図７および図８に示すように、積層体１０は、内層部１１と、高さ方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。なお、内層部１１は、有効層部ともいう。
内層部１１は、複数のセラミック層としての複数の誘電体層２０と、複数の内部導体層としての複数の内部電極層３０と、を含む。内層部１１は、高さ方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。
誘電体層２０の厚みは、０．５μｍ以上７２μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１０枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の主面側外層部１２および第２の主面側外層部１３の誘電体層の枚数との総数である。
複数の内部電極層３０（内部導体層３０）は、複数の第１の内部電極層３１（第１の内部導体層３１）および複数の第２の内部電極層３２（第２の内部導体層３２）を有する。複数の第１の内部電極層３１は、複数の誘電体層２０上に配置されている。複数の第２の内部電極層３２は、複数の誘電体層２０上に配置されている。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の高さ方向Ｔに誘電体層２０を介して交互に配置されている。第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０を挟むようにして配置されている。
第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の端面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。第１の引き出し部３１Ｂは、第１の端面ＬＳ１に露出している。
第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の端面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。第２の引き出し部３２Ｂは、第２の端面ＬＳ２に露出している。
本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。
第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。
第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上３．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて５枚以上３５０枚以下であることが好ましい。
第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置する。第１の主面側外層部１２は、第１の主面ＴＳ１と最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。すなわち、第１の主面側外層部１２は、第１の主面ＴＳ１と、複数の内部電極層３０のうち最も第１の主面ＴＳ１側に位置する内部電極層３０との間に位置する複数の誘電体層２０から形成されている。第１の主面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２と最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。すなわち、第２の主面側外層部１３は、第２の主面ＴＳ２と、複数の内部電極層３０のうち最も第２の主面ＴＳ２側に位置する内部電極層３０との間に位置する複数の誘電体層２０から形成されている。第２の主面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
以上のように、積層体１０は、積層された複数の誘電体層２０と、誘電体層２０上に積層された複数の内部電極層３０と、を有する。すなわち、積層セラミックコンデンサ１は、誘電体層２０と内部電極層３０とが交互に積層された積層体１０を有する。
なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図７には、対向電極部１１Ｅの長さ方向Ｌの範囲が示されている。図８には、対向電極部１１Ｅの幅方向Ｗの範囲が示されている。図９には、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。
なお、積層体１０は、側面側外層部を有する。側面側外層部は、第１の側面側外層部ＷＧ１と、第２の側面側外層部ＷＧ２を有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図８および図９には、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２は、Ｗギャップまたはサイドギャップともいう。
なお、積層体１０は、端面側外層部を有する。端面側外層部は、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２を有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０および第１の引き出し部３１Ｂを含む部分である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０および第２の引き出し部３２Ｂを含む部分である。図７および図９には、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２は、Ｌギャップまたはエンドギャップともいう。
外部電極４０は、第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。
第１の外部電極４０Ａは、少なくとも、第１の端面ＬＳ１上に配置されていることが好ましい。本実施形態においては、第１の外部電極４０Ａは、第１の端面ＬＳ１上と、第１の主面ＴＳ１上の一部と、第２の主面ＴＳ２上の一部と、第１の側面ＷＳ１上の一部と、第２の側面ＷＳ２上の一部と、に配置されている。また、本実施形態においては、第１の外部電極４０Ａは、第１の端面ＬＳ１上において、第１の内部電極層３１に接続されている。なお、第１の外部電極４０Ａは、例えば、第１の端面ＬＳ１から第１の主面ＴＳ１の一部まで延びて配置されていてもよい。言い換えれば、第１の外部電極４０Ａの断面形状がＬ字状（不図示）であってもよい。第１の外部電極４０Ａのうち、第１の端面ＬＳ１上に配置されている部分は、後述の第１の接合材５Ａを介して、後述の引き出し端子５００と接続される。
なお、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２にも第１の外部電極４０Ａが設けられる場合には、これらの面に設けられる第１の外部電極４０Ａの長さ方向Ｌの長さＬ１は、積層体１０のＬ寸法の１０％以上４０％以下（例えば、２０μｍ以上４０００μｍ以下）であることが好ましい。
また、第１の主面ＴＳ１、第２の主面ＴＳ２にも第１の外部電極４０Ａが設けられる場合には、これらの面に設けられる第１の外部電極４０Ａの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１、第２の側面ＷＳ２にも第１の外部電極４０Ａが設けられる場合には、これらの部分に設けられる第１の外部電極４０Ａの高さ方向Ｔの長さＴ１は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。
第２の外部電極４０Ｂは、少なくとも、第２の端面ＬＳ２上と、第１の主面ＴＳ１上の一部と、に配置されていることが好ましい。本実施形態においては、第２の外部電極４０Ｂは、第２の端面ＬＳ２上と、第１の主面ＴＳ１上の一部と、第２の主面ＴＳ２上の一部と、第１の側面ＷＳ１上の一部と、第２の側面ＷＳ２上の一部と、に配置されている。また、本実施形態においては、第１の外部電極４０Ａは、第２の端面ＬＳ２上において、第２の内部電極層３２に接続されている。なお、第２の外部電極４０Ｂは、例えば、第２の端面ＬＳ２から第１の主面ＴＳ１の一部まで延びて配置されていてもよい。言い換えれば、第２の外部電極４０Ｂの断面形状がＬ字状（不図示）であってもよい。第２の外部電極４０Ｂのうち、第１の主面ＴＳ１上に配置されている部分は、後述の第２の接合材５Ｂを介して、後述の第２の金属端子１００Ｂと接続される。
なお、第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１、第２の側面ＷＳ２にも第２の外部電極４０Ｂが設けられる場合には、これらの面に設けられる第２の外部電極４０Ｂの長さ方向Ｌの長さＬ２は、積層体１０のＬ寸法の１０％以上４０％以下（例えば、２０μｍ以上４０００μｍ以下）であることが好ましい。
また、第１の主面ＴＳ１、第２の主面ＴＳ２にも第２の外部電極４０Ｂが設けられる場合には、これらの面に設けられる第２の外部電極４０Ｂの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１、第２の側面ＷＳ２にも第２の外部電極４０Ｂが設けられる場合には、これらの部分に設けられる第２の外部電極４０Ｂの高さ方向Ｔの長さＴ１は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。
なお、図６に示すように、本実施形態においては、積層体１０の表面のうち、外部電極４０から露出している部分の長さ方向Ｌの長さＬ３は、積層体のＬ寸法の２０％以上８０％以下（例えば、４０μｍ以上８０００μｍ以下）であることが好ましい。言い換えると、第１の外部電極４０Ａと、第２の外部電極４０Ｂの離間距離Ｌ３は、積層体のＬ寸法の２０％以上８０％以下（例えば、４０μｍ以上８０００μｍ以下）であることが好ましい。
前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより容量が形成されている。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間でコンデンサの特性が発現する。
第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。
第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。
第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置されている。第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。本実施形態においては、第１の下地電極層５０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置されている。第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。本実施形態においては、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等から選ばれる少なくとも１つを含む。
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。
第１の端面ＬＳ１に位置する第１の下地電極層５０Ａの長さ方向の厚みは、第１の下地電極層５０Ａの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第２の端面ＬＳ２に位置する第２の下地電極層５０Ｂの長さ方向の厚みは、第２の下地電極層５０Ｂの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの高さ方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの幅方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの高さ方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの幅方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層に限らず、薄膜層であってもよい。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成された、金属粒子が堆積された層である。薄膜層は、例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。これにより、積層体１０に対する外部電極４０の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、ＮｉＣｒの層と、ＮｉＣｕの層の２層構造によって形成されていてもよい。
下地電極としての薄膜層を、スパッタリング法によるスパッタ電極により形成する場合、このスパッタ電極は、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に形成されることが好ましい。スパッタ電極は、例えば、Ｎｉ、Ｃｒ、Ｃｕ等から選ばれる少なくとも１種の金属を含むことが好ましい。スパッタ電極の厚みは５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。
下地電極層として、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成し、その一方、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。なお、第１の端面ＬＳ１上および第２の端面ＬＳ２上に焼き付け層を形成する場合、焼き付け層は、第１の端面ＬＳ１および第２の端面ＬＳ２だけでなく、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にも延びて配置されていてもよい。この場合、スパッタ電極は、焼き付け層上にオーバーラップするように配置されてもよい。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。
第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造が好ましい。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。本実施形態においては、第１のめっき層６０Ａは、第１のＮｉめっき層６１Ａと、第１のＮｉめっき層６１Ａ上に位置する第１のＳｎめっき層６２Ａと、を有する。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。本実施形態においては、第２のめっき層６０Ｂは、第２のＮｉめっき層６１Ｂと、第２のＮｉめっき層６１Ｂ上に位置する第２のＳｎめっき層６２Ｂと、を有する。
Ｎｉめっき層は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが、積層セラミックコンデンサ本体２と金属端子１００とを接合する後述の接合材５としてのはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ本体２と金属端子１００とを接合する後述の接合材５としてのはんだのぬれ性を向上させる。これにより、積層セラミックコンデンサ本体２と金属端子１００の接合を容易にする。第１のめっき層６０Ａおよび第２のめっき層６０ＢのそれぞれをＮｉめっき層とＳｎめっき層との２層構造とする場合、Ｎｉめっき層とＳｎめっき層それぞれの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
なお、本実施形態の第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、例えば導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。下地電極層（第１の下地電極層５０Ａ、第２の下地電極層５０Ｂ）として導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよいし、焼き付け層を設けずに積層体１０上に直接配置されてもよい。導電性樹脂層が焼き付け層を覆うように配置される場合、導電性樹脂層は、焼き付け層とめっき層（第１のめっき層６０Ａ、第２のめっき層６０Ｂ）との間に配置される。導電性樹脂層は、焼き付け層上を完全に覆っていてもよいし、焼き付け層の一部を覆っていてもよい。
熱硬化性樹脂を含む導電性樹脂層は、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層は、緩衝層として機能する。よって、導電性樹脂層は、積層セラミックコンデンサ１のクラック発生を抑制する。
導電性粒子を構成する金属は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金であってもよい。導電性粒子は、好ましくはＡｇを含む。導電性粒子は、例えばＡｇの金属粉である。Ａｇは、金属の中でもっとも比抵抗が低いため、電極材料に適している。また、Ａｇは貴金属であるため、酸化しにくく、対候性が高い。よって、Ａｇの金属粉は、導電性粒子として好適である。
また、導電性粒子は、金属粉の表面にＡｇコーティングされた金属粉であってもよい。金属粉の表面にＡｇコーティングされたものを使用する際には、金属粉は、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。Ａｇの特性は保ちつつ、母材の金属を安価なものにするために、Ａｇコーティングされた金属粉を用いることが好ましい。
さらに、導電性粒子は、Ｃｕ、Ｎｉに酸化防止処理を施したものであってもよい。また、導電性粒子は、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉であってもよい。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には、金属粉は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。
導電性粒子の形状は、特に限定されない。導電性粒子は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いることが好ましい。
導電性樹脂層に含まれる導電性粒子は、主に導電性樹脂層の通電性を確保する役割を担う。具体的には、複数の導電性粒子どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層を構成する樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂から選ばれる少なくとも１つを含んでいてもよい。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂のひとつである。また、導電性樹脂層の樹脂は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物であってもよい。
なお、導電性樹脂層は、複数層で形成されていてもよい。導電性樹脂層の最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを設けずに、積層体１０上に後述の第１のめっき層６０Ａおよび第２のめっき層６０Ｂが直接配置される構成であってもよい。すなわち、積層セラミックコンデンサ１は、第１の内部電極層３１と、第２の内部電極層３２とに、直接電気的に接続されるめっき層を含む構成であってもよい。このような場合、前処理として積層体１０の表面に触媒を配設した後で、めっき層が形成されてもよい。
この場合においても、めっき層は、複数層であることが好ましい。下層めっき層および上層めっき層はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属またはこれらの金属を含む合金を含むことが好ましい。下層めっき層は、はんだバリア性能を有するＮｉを用いて形成されることがより好ましい。上層めっき層は、はんだ濡れ性が良好なＳｎまたはＡｕを用いて形成されることがより好ましい。なお、例えば、第１の内部電極層３１および第２の内部電極層３２がＮｉを用いて形成される場合は、下層めっき層は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、外部電極４０は、下層めっき層のみで構成されてもよい。また、めっき層は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。
下地電極層を設けずに配置するめっき層の１層あたりの厚みは、２μｍ以上１０μｍ以下であることが好ましい。なお、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
なお、めっき層を積層体１０上に直接形成する場合は、下地電極層の厚みを削減することができる。よって、下地電極層の厚みを削減した分、積層セラミックコンデンサ本体２の高さ方向Ｔの寸法を低減させて、積層セラミックコンデンサ本体２の低背化を図ることができる。あるいは、下地電極層の厚みを削減した分、第１の内部電極層３１および第２の内部電極層３２の間に挟まれる誘電体層２０の厚みを厚くし、素体厚みの向上を図ることができる。このように、めっき層を積層体１０上に直接形成することで、積層セラミックコンデンサの設計自由度を向上させることができる。
なお、積層体１０と外部電極４０を含む積層セラミックコンデンサ本体２の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ本体２の高さ方向の寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ本体２の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。
なお、本実施形態においては、積層セラミックコンデンサ本体２の第１の端面ＬＳ１側の第１の表面Ｓ１は、第１の端面ＬＳ１上に配置された第１の外部電極４０Ａの表面によって構成されている。積層セラミックコンデンサ本体２の第２の端面ＬＳ２側の第２の表面Ｓ２は、第２の端面ＬＳ２上に配置された第２の外部電極４０Ｂの表面によって構成されている。
図１～図５に加えて、図１０を用いて、外装材３について説明する。図１０は、図５に示す積層セラミックコンデンサのＸ部拡大図である。
外装材３は、高さ方向Ｔに相対する第１の主面ＭＴＳ１および第２の主面ＭＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第１の側面ＭＷＳ１および第２の側面ＭＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＭＬＳ１および第２の端面ＭＬＳ２と、を含む。外装材３の第１の端面ＭＬＳ１は、外装材３の表面における、積層体１０の第１の端面ＬＳ１側の表面である。外装材３の第２の端面ＭＬＳ２は、外装材３の表面における、積層体１０の第２の端面ＬＳ２側の表面である。
外装材３の第１の側面ＭＷＳ１、第２の側面ＭＷＳ２、第１の端面ＭＬＳ１、および第２の端面ＭＬＳ２には、高さ方向Ｔの中央部付近に、パーティングラインＰＬを有する。パーティングラインＰＬは、外装材３を成型する際に用いられる金型の分割面に対応するラインである。外装材３の表面には、パーティングラインＰＬを境界にした抜き勾配が設けられている。
外装材３の第１の側面ＭＷＳ１は、第１の主面側の表面ＭＷＳ１Ａと、第２の主面側の表面ＭＷＳ１Ｂと、を有する。外装材３の第２の側面ＭＷＳ２は、第１の主面側の表面ＭＷＳ２Ａと、第２の主面側の表面ＭＷＳ２Ｂと、を有する。外装材３の第１の端面ＭＬＳ１は、第１の主面側の表面ＭＬＳ１Ａと、第２の主面側の表面ＭＬＳ１Ｂと、を有する。外装材３の第２の端面ＭＬＳ２は、第１の主面側の表面ＭＬＳ２Ａと、第２の主面側の表面ＭＬＳ２Ｂと、を有する。これらの第１の主面側の表面と第２の主面側の表面は、パーティングラインＰＬを境界として分かれて配置されている。
第１の主面側の表面ＭＷＳ１Ａ、ＭＷＳ２Ａ、ＭＬＳ１Ａ、ＭＬＳ２Ａそれぞれは、パーティングラインＰＬから第１の主面ＴＳ１に近づくについて外装材３のＬＷ断面の断面積が小さくなるような抜き勾配が設けられている。第２の主面側の表面ＭＷＳ１Ｂ、ＭＷＳ２Ｂ、ＭＬＳ１Ｂ、ＭＬＳ２Ｂそれぞれは、パーティングラインＰＬをから第２の主面ＴＳ２に近づくについて、外装材３のＬＷ断面の断面積が小さくなるような抜き勾配が設けられている。
外装材３は、積層セラミックコンデンサ本体２と、金属端子１００の一部と、ヒューズ２００と、を覆う。具体的には、外装材３は、積層セラミックコンデンサ本体２の全体と、金属端子１００を構成する後述の第１の金属端子１００Ａの一部と、金属端子を構成する後述の第２の金属端子１００Ｂの一部と、ヒューズ２００の全体と、を覆うように配置されている。
外装材３の第２の主面ＭＴＳ２は所定の平坦度を有する平面状に構成されていることが好ましい。これにより、実装基板に積層セラミックコンデンサ１を搭載する際に用いる実装機のマウンターの吸着不良を防止することができる。よって、確実に実装基板に積層セラミックコンデンサ１を搭載することが可能となる。その結果、実装不良の発生を抑制することが可能となる。
外装材３は、積層セラミックコンデンサ本体２と、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを覆う第１の外装材３Ａと、第１の外装材３Ａの少なくとも一部を覆う第２の外装材３Ｂと、を有する。
第２の外装材３Ｂは、ヒューズ２００が配置されている位置に対応して、第１の外装材３Ａにおける、第１の主面ＴＳ１側の表面、第２の主面ＴＳ２側の表面、第１の側面ＷＳ１側の表面、または第２の側面ＷＳ２側の表面の、少なくともいずれかの表面に配置されていることが好ましい。ただし、第２の外装材３Ｂは、ヒューズ２００が配置されている位置に対応して、第１の外装材３Ａにおける、第１の端面ＬＳ１側の表面または第２の端面ＬＳ２側の表面に配置されていてもよい。本実施形態においては、ヒューズ２００は、第１の外装材３Ａの第２の主面ＴＳ２側の表面Ｆに配置されている。よって、第２の外装材３Ｂは、第１の外装材３Ａの第２の主面ＴＳ２側の表面Ｆを覆うように配置されている。
本実施形態においては、第１の外装材３Ａは熱硬化性樹脂である。第２の外装材３Ｂは熱可塑性樹脂である。第１の外装材３Ａは、例えば、熱硬化型エポキシ樹脂であってもよい。第２の外装材３Ｂは、例えば、ポリエチレン、ポリプロピレン、ポリアミド、ポリスチレンであってもよい。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、熱溶融する熱可塑性樹脂である第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
なお、第１の外装材３Ａおよび第２の外装材３Ｂは、異なる種類の熱硬化性樹脂であってもよい。この場合、第２の外装材３Ｂの耐熱温度は、第１の外装材３Ａの耐熱温度よりも低い。例えば、第１の外装材３Ａは、熱硬化型エポキシ樹脂であってもよい。第２の外装材３Ｂは、熱硬化型エポキシ樹脂よりも耐熱温度が低い熱硬化性樹脂であってもよい。第２の外装材３Ｂは、例えばポリウレタンであってもよい。
なお、第１の外装材３Ａおよび第２の外装材３Ｂは、異なる種類の熱可塑性樹脂であってもよい。この場合、第２の外装材３Ｂの融点は、第１の外装材３Ａの融点よりも低い。例えば、第１の外装材３Ａは、ポリアミドであってもよい。第２の外装材３Ｂは、ポリアミドよりも融点が低い熱可塑性樹脂であってもよい。第２の外装材３Ｂは、例えばポリエチレンであってもよい。
このように、第２の外装材３Ｂの耐熱温度は、第１の外装材３Ａの耐熱温度よりも低いことが好ましい。第１の外装材３Ａの耐熱温度は、２００℃以上４００℃以下であることが好ましく、２５０℃以上３５０℃以下であることがより好ましい。第２の外装材３Ｂの耐熱温度は、７０℃以上２００℃未満であることが好ましく、７０℃以上１５０℃以下であることがより好ましい。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、耐熱温度が低い樹脂である第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。なお、熱硬化性樹脂の耐熱温度は、ガラス転移温度により定義される。熱可塑性樹脂の耐熱性は、融点により定義される。
外装材３を構成する第１の外装材３Ａおよび第２の外装材３Ｂは、樹脂により形成されることが好ましい。例えば、トランスファーモールド法やインジェクションモールド法等によってエンジニアリングプラスチックがモールドされることにより、第１の外装材３Ａおよび第２の外装材３Ｂが形成されてもよい。特に、第１の外装材３Ａの材料は、熱硬化型エポキシ樹脂からなることが好ましい。これにより、第１の外装材３Ａと、積層セラミックコンデンサ本体２および金属端子１００との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。第１の外装材３Ａおよび第２の外装材３Ｂは、例えば、液状や粉状のシリコーン系やエポキシ系などの樹脂が塗装されることにより形成されてもよい。
以上のように、外装材３が、外部電極４０および金属端子１００といった導体金属部分を広い範囲で覆うことにより、導体間の絶縁表面距離（沿面距離）を確保することができる。また、外装材３によって導体金属部分を広い範囲で覆うことにより、表面放電リスクを回避することができる。
なお、外装材３の形状は特に限定されない。例えば、角錐台等の切頭錐体であってもよい。なお、外装材３の角部の形状は、特に限定されることなく、丸められていてもよい。
図１～図５に加えて、図１０を用いて、金属端子１００について説明する。
金属端子１００は、第１の金属端子１００Ａと、第２の金属端子１００Ｂと、を有する。本実施形態においては、金属端子１００は、第１の金属端子１００Ａとヒューズを介して接続される引き出し端子５００をさらに有する。
第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、積層セラミックコンデンサ１が実装されるべき後述の実装基板（図１１の実装基板３１０を参照）の実装面に実装される金属端子である。第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、例えば板状のリードフレームである。なお、本実施形態においては、積層体１０の第１の主面ＴＳ１は、積層セラミックコンデンサ１が実装されるべき実装基板の実装面と対向する面である。
図１０に示すように、引き出し端子５００は、第１の外部電極４０Ａに接続される第１の接合部５１０と、第１の接合部５１０に接続され、実装基板の実装面から遠ざかるように延びる、ヒューズ２００を介して第１の金属端子１００Ａと接続される第１のヒューズ連結部５２０と、を有する。本実施形態においては、引き出し端子５００は、断面略直線状の金属板により構成されており、第１のヒューズ連結部５２０の端部Ｐ１は、僅かに折り曲げられている。また、本実施形態においては、第１の接合部５１０は、第１の端面ＬＳ１と対向し、第１の外部電極４０Ａの第１の端面ＬＳ１側の第１の表面Ｓ１に接続されている。しかしながら、引き出し端子の態様は、これに限らない。例えば、第１の接合部５１０は、第１の主面ＴＳ１と対向し、第１の外部電極４０Ａの第１の主面ＴＳ１側の表面に接続されていてもよい。この場合、引き出し端子５００は、断面略Ｌ字状の金属板により構成されていてもよい。
図５および図１０に示すように、第１の金属端子１００Ａは、ヒューズ２００を介して引き出し端子５００と接続される第２のヒューズ連結部１２０Ａと、第２のヒューズ連結部１２０Ａと接続され、積層セラミックコンデンサ本体２から遠ざかるように長さ方向Ｌに延びる第１の延長部１３０Ａと、第１の延長部１３０Ａに接続され、実装基板の実装面側に向かって延びる第１の立ち下がり部１４０Ａと、第１の立ち下がり部１４０Ａに接続され、実装基板の実装面に沿う方向に延びる第１の実装部１５０Ａと、を有する。本実施形態においては、第２のヒューズ連結部１２０Ａの端部Ｐ２は、僅かに折り曲げられている。
なお、引き出し端子５００の第１のヒューズ連結部５２０の端部Ｐ１と、第１の金属端子１００Ａの第２のヒューズ連結部１２０Ａの端部Ｐ２との離間距離は、５００μｍ以上２０００μｍ以下であることが好ましい。これにより、ヒューズが切れた後において、絶縁破壊が発生することを抑制することができる。なお、引き出し端子５００の第１のヒューズ連結部５２０の端部Ｐ１および第１の金属端子１００Ａの第２のヒューズ連結部１２０Ａの端部Ｐ２は、第１の外装材３Ａの表面Ｆからは突出して配置されることが好ましい。
図５に示すように、第２の金属端子１００Ｂは、第１の主面ＴＳ１と対向し、第２の外部電極４０Ｂに接続される第２の接合部１１０Ｂと、第２の接合部１１０Ｂに接続され、実装基板の実装面から遠ざかるように延び、第２の端面ＬＳ２と対向する第２の立ち上がり部１２０Ｂと、第２の立ち上がり部１２０Ｂに接続され、積層セラミックコンデンサ本体２から遠ざかるように長さ方向Ｌに延びる第２の延長部１３０Ｂと、第２の延長部１３０Ｂに接続され、実装基板の実装面側に向かって延びる第２の立ち下がり部１４０Ｂと、第２の立ち下がり部１４０Ｂに接続され、実装基板の実装面に沿う方向に延びる第２の実装部１５０Ｂと、を有する。
なお、第１の立ち下がり部１４０Ａおよび第２の立ち下がり部１４０Ｂは、積層セラミックコンデンサ１の外装材３と実装基板の実装面との間に隙間を設けることが可能な程度に、実装基板の実装面に向かって延びていることが好ましい。
なお、図４に示すように、第１の金属端子１００Ａは、第１の切り欠き１８０Ａを有していてもよい。第２の金属端子１００Ｂは、第２の切り欠き１８０Ｂを有していてもよい。
なお、図５に示すように、第１の金属端子１００Ａの第１の実装部１５０Ａと第２の金属端子１００Ｂの第２の実装部１５０Ｂとの離間距離Ｌ４は、積層セラミックコンデンサ本体２の第１の外部電極４０Ａと第２の外部電極４０Ｂとの離間距離Ｌ３よりも長い。
なお、前述の外装材３は、引き出し端子５００の全体を覆うように配置されている。また、外装材３は、第１の金属端子１００Ａのうち、第２のヒューズ連結部１２０Ａの全体と、第１の延長部１３０Ａの少なくとも一部と、を覆うように配置されている。また、外装材３は、第２の金属端子１００Ｂのうち、第２の接合部１１０Ｂの全体と、第２の立ち上がり部１２０Ｂの全体と、第２の延長部１３０Ｂの少なくとも一部と、を覆うように配置されている。
なお、本実施形態においては、第１の金属端子１００Ａの第１の延長部１３０Ａは、外装材３の第１の端面ＭＬＳ１から突出して一部が露出している。第２の金属端子１００Ｂの第２の延長部１３０Ｂは、外装材３の第２の端面ＭＬＳ２から突出して一部が露出している。より具体的には、第１の金属端子１００Ａの第１の延長部１３０Ａは、外装材３の第１の端面ＭＬＳ１のパーティングラインＰＬから突出して一部が露出している。第２の金属端子１００Ｂの第２の延長部１３０Ｂは、外装材３の第２の端面ＭＬＳ２のパーティングラインＰＬから突出して一部が露出している。
第１の金属端子１００Ａ、第２の金属端子１００Ｂ、および引き出し端子５００は、端子本体と、端子本体の表面に配置されるめっき膜を有する。
端子本体は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。例えば、端子本体の母材の金属を、Ｆｅ－４２Ｎｉ合金やＦｅ－１８Ｃｒ合金やＣｕ－８Ｓｎ合金とすることができる。また、放熱性の観点からは、端子本体の母材の金属を、熱伝導率の高い無酸素銅やＣｕ系合金とすることができる。このように、端子本体の材料を熱伝導の良い銅系にすることで、低ＥＳＲ化や低熱抵抗化を実現することができる。また、本実施形態においては、端子本体の母材の金属を、はんだのぬれ性が低いステンレスやアルミとすることもできる。少なくとも、端子本体の母材の金属の表面は、最外表面のめっき膜よりも、はんだのぬれ性が低い表面となっている。端子本体の厚みは、０．０５ｍｍ以上０．５ｍｍ以下程度であることが好ましい。
めっき膜は、めっき膜の最外表面に配置された上層めっき膜と、上層めっき膜よりも下層に配置された下層めっき膜を有していることが好ましい。例えば、めっき膜は、下層めっき膜の上に上層めっき膜が形成された２層構造であってもよい。下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。下層めっき膜を、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、金属端子１００の耐熱性を向上させることができる。下層めっき膜の厚みは０．２μｍ以上５．０μｍ以下程度であることが好ましい。上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなる。上層めっき膜をＳｎまたはＳｎを主成分として含む合金により形成することにより、外部電極４０と、金属端子１００とのはんだ付け性を向上させることができる。上層めっき膜の厚みは、１．０μｍ以上５．０μｍ以下程度であることが好ましい。
なお、めっき膜の最外表面に配置された上層めっき膜は、端子本体の母材の金属の表面よりも、はんだのぬれ性が高い表面となっている。また、めっき膜の最外表面に配置された上層めっき膜は、下層めっき膜の表面よりもはんだのぬれ性が高い表面となっている。例えば、下層めっき膜は、Ｎｉめっき膜であることが好ましい。上層めっき膜は、Ｓｎめっき膜であることが好ましい。
なお、第１の金属端子１００Ａ、第２の金属端子１００Ｂおよび引き出し端子５００は、表面の一部において、めっき膜の最外表面のめっき膜よりも内側の材料が表面に露出している露出面を有していてもよい。表面の一部に露出面を設けることにより、その部分にはんだがのりにくくなるため、はんだスプラッシュ等の問題が生じることを抑制することができる。
ここで、露出面は、下層めっき膜が露出する表面であってもよい。下層めっき膜は、上層めっき膜よりもはんだのぬれ性が低い。また、露出面は、端子本体の母材が露出する表面であってもよい。端子本体の母材表面は、上層めっき膜よりもはんだのぬれ性が低い。
なお、露出面は、端子本体にめっき膜を形成後、除去加工を行うことにより形成されてもよい。除去加工は、例えば、研削や研磨等による機械的な除去加工、レーザートリミングによる除去加工、水酸化ナトリウム等のめっき剥離剤による除去加工等の各種の除去加工であってもよい。また、めっき膜を形成する前に、露出面としたい部分をレジストで覆ってもよい。この場合は、めっき膜の形成後、レジストを除去することにより、露出面が形成される。
接合材５は、第１の接合材５Ａと、第２の接合材５Ｂと、を有する。
図５に示すように、引き出し端子５００は、第１の接合材５Ａを介して第１の外部電極４０Ａに接続される。第２の金属端子１００Ｂは、第２の接合材５Ｂを介して第２の外部電極４０Ｂに接続される。
接合材５は、はんだであることが好ましい。例えば、Ｐｂフリーはんだであってもよい。Ｐｂフリーはんだとしては、例えばＳｎ－Ｓｂ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｂｉ系などの鉛フリーはんだが好ましい。例えば、Ｓｎ－１０Ｓｂ～Ｓｎ－１５Ｓｂはんだを用いることができる。
ヒューズ２００は、第１の外部電極４０Ａと第１の金属端子１００Ａとの間を電気的に接続する。本実施形態においては、ヒューズ２００は、引き出し端子５００の第１のヒューズ連結部５２０と、第１の金属端子１００Ａの第２のヒューズ連結部１２０Ａとの間を連結することにより、第１の外部電極４０Ａと第１の金属端子１００Ａとの間を電気的に接続する。なお、第１のヒューズ連結部５２０の端部Ｐ１と、ヒューズ２００とは、例えばワイヤボンディングにより電気的に接続されてもよい。第２のヒューズ連結部１２０Ａの端部Ｐ２と、ヒューズ２００とは、例えばワイヤボンディングにより電気的に接続されてもよい。ただし、電気的に接続する方法は、これに限らない。
図１０に示すように、ヒューズ２００は、外装材３に埋設されている。ヒューズ２００の少なくとも一部は、第１の外装材３Ａからは露出し、かつ第２の外装材３Ｂに覆われている。より詳細には、ヒューズ２００の少なくとも一部は、第１の外装材３Ａからは突出して露出し、その突出して露出した部分は、第２の外装材３Ｂに囲まれるように埋設されている。例えば、ヒューズ２００のうち、第１の外装材３Ａから突出して露出している部分については、第１の外装材３Ａとの接触面積よりも、第２の外装材３Ｂとの接触面積の方が大きいことが好ましい。本実施形態においては、ヒューズ２００は、第１の外装材３Ａの表面Ｆ上に配置されており、ヒューズ２００の表面の大部分が、第２の外装材３Ｂに覆われている。
ヒューズ２００の長さは、５００μｍ以上２０００μｍ以下であることが好ましい。これにより、ヒューズが切れた後において、絶縁破壊が発生することを抑制することができる。
なお、第１の外装材３Ａを覆う第２の外装材３Ｂの厚みｔは、ヒューズ２００の近傍において、１０μｍ以上１０００μｍ以下であることが好ましい。外装材３に埋設されているヒューズ２００の表面と、第２の外装材３Ｂの外表面とを結ぶ最短距離ｄは、１０μｍ以上１０００μｍ以下であることが好ましい。
ヒューズ２００は、第１の金属端子１００Ａの端子本体を構成する金属よりも融点の低い金属により構成されている。ヒューズ２００の材質は、例えばＡｇ、Ａｌ、Ｓｎおよび、これらの金属の合金であってもよい。なお、第２の外装材３Ｂの耐熱温度は、ヒューズ２００の溶断温度よりも低いことが好ましい。第１の外装材３Ａの耐熱温度は、ヒューズ２００の溶断温度よりも高いことが好ましい。
これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、耐熱性の低い第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
なお、第１の外部電極４０Ａおよび第２の外部電極４０Ｂの２つの外部電極のうち、ヒューズ２００と電気的に接続されている方が、第１の外部電極４０Ａであると考えることができる。なお、第１の外部電極４０Ａと第１の金属端子１００Ａとの間にヒューズ２００を設けるとともに、第２の外部電極４０Ｂと第２の金属端子１００Ｂとの間にもヒューズ２００を設けてもよい。
なお、本実施形態においては、ヒューズ２００は、外装材３の第２の主面ＭＴＳ２側に設けられているが、これに限らない。ヒューズ２００は、外装材３の第１の主面ＭＴＳ１側、第１の側面ＭＷＳ１側、第２の側面ＭＷＳ２側、第１の端面ＭＬＳ１側、または第２の端面ＭＬＳ２側のいずれに配置されてもよい。第２の外装材３Ｂは、ヒューズ２００を覆うように、第１の外装材３Ａにおける、第１の主面ＴＳ１側の表面、第２の主面ＴＳ２側の表面、第１の側面ＷＳ１側の表面、第２の側面ＷＳ２側の表面、第１の端面ＬＳ１側の表面、または第２の端面ＬＳ２側の表面の、少なくともいずれかの表面に配置される。なお、第２の外装材３Ｂは、ヒューズ２００とともに、第１の外装材３Ａの表面全体を覆ってもよい。この場合は、ディッピングにより第２の外装材３Ｂが形成されてもよい。
なお、外装材３および金属端子１００を含む積層セラミックコンデンサ１の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、３．２ｍｍ以上２０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向の寸法をＴ寸法とすると、Ｔ寸法は、１．０ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、１．５ｍｍ以上２０ｍｍ以下であることが好ましい。
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。まず、積層セラミックコンデンサ本体２の製造方法について説明する。
誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。
内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分が形成される。これにより、積層シートが作製される。
積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップが焼成されることにより、積層体１０が作製される。焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
積層体１０の両端面に第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストが塗布される。本実施形態においては、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体１０に塗布される。その後、焼き付け処理が行われ、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして薄膜層を形成する場合は、積層体１０の第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部に、薄膜層を形成してもよい。薄膜層は、例えば、スパッタリング法によりスパッタ電極であってもよい。第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成する場合は、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。
その後、第１の下地電極層５０Ａの表面に、第１のめっき層６０Ａが形成される。また、第２の下地電極層５０Ｂの表面に、第２のめっき層６０Ｂが形成される。本実施形態では、めっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっき法により、順次形成される。
このような製造工程により、積層セラミックコンデンサ本体２が製造される。
次に、第１の金属端子１００Ａ、第２の金属端子１００Ｂおよび引き出し端子５００の製造方法について説明する。
第１の金属端子１００Ａ、第２の金属端子１００Ｂおよび引き出し端子５００を構成する端子本体にめっき膜が施される。その後、はんだを付着させたくない部分において、めっき膜の少なくとも最外表面を構成する膜が剥離される。これにより、はんだのぬれ性が低い表面が露出する露出面が形成される。あるいは、はんだを付着させたくない部分の表面をレジスト等でマスキングした状態の端子本体に対してめっき処理が施される。これにより、はんだのぬれ性が低い表面が露出する露出面が形成されてもよい。
次に、積層セラミックコンデンサ本体２と、引き出し端子５００および第２の金属端子１００Ｂとを接合する工程について説明する。
第１の外部電極４０Ａと引き出し端子５００は、第１の接合材５Ａによって接合される。第２の外部電極４０Ｂと第２の金属端子１００Ｂは、第２の接合材５Ｂによって接合される。本実施形態においては、第１の接合材５Ａおよび第２の接合材５Ｂは、はんだである。例えば、リフローによるはんだ付けで接合される場合、第１の接合材５Ａおよび第２の接合材５Ｂは、例えば２７０℃以上２９０℃以下の温度で３０秒以上加熱される。
このリフロー時の加熱により、第１の接合材５Ａおよび第２の接合材５Ｂが溶融する。その後、第１の接合材５Ａが固化し、積層セラミックコンデンサ本体２と、引き出し端子５００とが接合される。また、第２の接合材５Ｂが固化し、積層セラミックコンデンサ本体２と、第２の金属端子１００Ｂとが接合される。
次に、積層セラミックコンデンサ本体２と、第１の接合材５Ａおよび第２の接合材５Ｂと、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部と、引き出し端子５００と、ヒューズ２００とを、外装材３で覆う工程について説明する。
外装材３は、例えば、トランスファーモールド工法によって形成される。具体的には、積層セラミックコンデンサ本体２が金型内に配置される。その後、金型内に樹脂が充填され、樹脂が硬化することにより外装材３が形成される。
なお、この工程では、第１金型と、第２金型が用いられる。まず、引き出し端子５００および第２の金属端子１００Ｂが接続された積層セラミックコンデンサ本体２と、第１の金属端子１００Ａとがそれぞれ、第１の金型にセットされる。その際、引き出し端子５００の第１のヒューズ連結部５２０の端部Ｐ１と、第１の金属端子１００Ａの第２のヒューズ連結部１２０Ａの端部Ｐ２は、第１の金型に設けられた溝に収められる。
次に、第１の金型に、第１の外装材３Ａを構成する樹脂が注入され、第１の外装材３Ａが成型される。
第１の外装材３Ａによりモールドされた成型品は、第１の金型から取り出される。取り出された成型品からは、金属端子１００の一部が露出している。具体的には、第１の延長部１３０Ａの一部と、第１の立ち下がり部１４０Ａと、第１の実装部１５０Ａと、第２の延長部１３０Ｂの一部と、第２の立ち下がり部１４０Ｂと、第２の実装部１５０Ｂとが、第１の外装材３Ａから露出している。さらに、成形時に第１の金型に設けられた溝に配置されていた部分である、第１のヒューズ連結部５２０の端部Ｐ１と、第２のヒューズ連結部１２０Ａの端部Ｐ２とが、第１の外装材３Ａの表面Ｆから突出して露出している。
その後、ヒューズ２００が、第１のヒューズ連結部５２０の端部Ｐ１と、第２のヒューズ連結部１２０Ａの端部Ｐ２の間を接続するように配置される。ヒューズ２００は、第１の外装材３Ａの表面Ｆ上に配置されてもよい。
ヒューズ２００第１のヒューズ連結部５２０の端部Ｐ１との間、ヒューズ２００と第２のヒューズ連結部１２０Ａの端部Ｐ２との間はそれぞれ、例えばワイヤボンディングにより接合される。これにより、第１のヒューズ連結部５２０の端部Ｐ１と、第２のヒューズ連結部１２０Ａの端部Ｐ２との間が、ヒューズ２００により連結される。
その後、ヒューズが接合された状態の半製品が、第２の金型にセットされる。
次に、第２の金型に、第２の外装材３Ｂを構成する樹脂が注入され、第２の外装材３Ｂが成型される。これにより、第１の外装材３Ａの表面Ｆから突出して露出したヒューズ２００が、第２の外装材３Ｂにより覆われる。
なお、第２の金型は使用せずに、第２の外装材３Ｂは、樹脂のディッピングや塗装により形成されてもよい。この場合においても、第２の外装材３Ｂは、少なくともヒューズ２００を覆うように形成される。
最後に、金属端子１００に不要部分がある場合、打ち抜き金型等を用いて、不要部分がカットされる。そして、曲げ金型等を用いて、金属端子１００が所望の形状に折り曲げられる。このように、金属端子１００は、曲げ加工により形成されていてもよい。すなわち、屈曲形成されている金属端子１００の各接続部は、曲げ加工により形成されていてもよい。なお、一部の曲げ加工は、外装材３のモールド前に行われる。
以上の製造方法により、本実施形態の積層セラミックコンデンサ１が製造される。
図１１に、積層セラミックコンデンサ１の実装構造３００を示す。図１１は、本実施形態の積層セラミックコンデンサ１が実装基板３１０に実装された実装構造３００を示す外観斜視図である。
外装材３に覆われて完成品となった積層セラミックコンデンサ１は、その後、部品として、基板実装用接合材３２０を介して、実装基板３１０にリフロー実装される。
具体的には、第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、実装基板３１０の実装面３１１に配置されている配線部材３１２に対して、基板実装用接合材３２０を介して接合される。第２の金属端子１００Ｂは、実装基板３１０の実装面３１１に配置されている配線部材３１２に対して、基板実装用接合材３２０を介して接合される。
なお、図１１に示すように、実装状態において、外装材３の表面にヒューズ２００が露出していない。よって、沿面放電を抑制しつつ、過電流が生じた際には、前述のとおりヒューズ２００を機能させることができる。
以下、本実施形態の積層セラミックコンデンサ１の変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１２は、本実施形態の積層セラミックコンデンサ１の変形例を示す図であり、図２に対応する図である。
本変形例においては、金属端子の構成が、上記実施形態とは異なる。本変形例の金属端子は、第１の金属端子１００Ｃと、第２の金属端子１００Ｄと、を有する。
第１の金属端子１００Ｃのうち、外装材３の内部に配置されている部分の構成は、上記実施形態の第１の金属端子１００Ａの構成と同じである。第２の金属端子１００Ｄのうち、外装材３の内部に配置されている部分の構成は、上記実施形態の第２の金属端子１００Ｂの構成と同じである。
第１の金属端子１００Ｃは、第１の延長部１３０Ｃと、第１の立ち下がり部１４０Ｃと、第１の実装部１５０Ｃと、を有する。第１の延長部１３０Ｃは、外装材３の第１の端面ＬＳ１側の表面ＭＬＳ１から突出してすぐに、第１の立ち下がり部１４０Ｃに接続されている。第１の延長部１３０Ｃと第１の立ち下がり部１４０Ｃの接続部は、略直角に曲げられることにより形成されている。第１の立ち下がり部１４０Ｃは、実装面に向かって、実装面に略直交する方向に延びる。第１の実装部１５０Ｃは、積層セラミックコンデンサ１の長さ方向Ｌの中央側に向かって、実装面に沿って延びる。
第２の金属端子１００Ｄは、第２の延長部１３０Ｄと、第２の立ち下がり部１４０Ｄと、第２の実装部１５０Ｄと、を有する。第２の延長部１３０Ｄは、外装材３の第２の端面ＬＳ２側の表面ＭＬＳ２から突出してすぐに、第２の立ち下がり部１４０Ｄに接続されている。第２の延長部１３０Ｄと第２の立ち下がり部１４０Ｄの接続部は、略直角に曲げられることにより形成されている。第２の立ち下がり部１４０Ｄは、実装面に向かって、実装面に略直交する方向に延びる。第２の実装部１５０Ｄは、積層セラミックコンデンサ１の長さ方向Ｌの中央側に向かって、実装面に沿って延びる。
これにより、第１の金属端子１００Ｃおよび第２の金属端子１００Ｄを含む積層セラミックコンデンサ１の長さ方法の寸法Ｌ８を短くすることができる。よって、積層セラミックコンデンサ１を実装基板に実装する際に必要となる実装面積を小さくすることができる。
なお、この場合においても、第１の金属端子１００Ｃの第１の実装部１５０Ｃの端部と第２の金属端子１００Ｄの第２の実装部１５０Ｄの端部との離間距離Ｌ７は、図５に示される積層セラミックコンデンサ本体２の第１の外部電極４０Ａと第２の外部電極４０Ｂとの離間距離Ｌ３よりも長いことが好ましい。
なお、本実施形態の積層セラミックコンデンサ本体２は、複数の第１の内部電極層３１および複数の第２の内部電極層３２が、積層体１０の高さ方向Ｔに交互に配置されていたが、積層セラミックコンデンサ本体２の構成は、これに限らない。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の幅方向Ｗに交互に配置されていてもよい。
この場合、第１の内部電極層３１の第１の引き出し部を、第１の端面ＬＳ１側の第１の主面ＴＳ１に引き出し、第１の外部電極４０Ａを、第１の主面ＴＳ１上の第１の端面ＬＳ１側のみに配置してもよい。すなわち、第１の端面ＬＳ１には、第１の外部電極４０Ａを設けなくてもよい。この場合、積層セラミックコンデンサ本体２の第１の端面ＬＳ１側の第１の表面Ｓ１は、積層体１０の第１の端面ＬＳ１によって構成される。また、第２の内部電極層３２の第２の引き出し部を、第２の端面ＬＳ２側の第１の主面ＴＳ１に引き出し、第２の外部電極４０Ｂを、第１の主面ＴＳ１上の第２の端面ＬＳ２側のみに配置してもよい。すなわち、第２の端面ＬＳ２には、第２の外部電極４０Ｂを設けなくてもよい。この場合、積層セラミックコンデンサ本体２の第２の端面ＬＳ２側の第１の表面Ｓ１は、積層体１０の第２の端面ＬＳ２によって構成される。
なお、本実施形態においては、１つの積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミックコンデンサ１が構成されている例を説明したが、これに限らない。複数の積層セラミック電子部品本体としての積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミック電子部品としての積層セラミックコンデンサ１が構成されていてもよい。例えば、並列に配置された複数の積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミックコンデンサ１が構成されていてもよい。例えば、２段以上積み重ねられた積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミックコンデンサ１が構成されていてもよい。
なお、積層セラミックコンデンサ本体の構成は、図６～図９に示す構成に限定されない。例えば、積層セラミックコンデンサ本体は、図１３Ａ、図１３Ｂ、図１３Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。
図１３Ａに示す積層セラミックコンデンサ本体２は、２連構造の積層セラミックコンデンサ本体２であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図１３Ｂに示す積層セラミックコンデンサ本体２は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ本体２である。図１３Ｃに示す積層セラミックコンデンサ本体２は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ本体２である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ本体２は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ本体２の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ本体２は、４連以上の多連構造であってもよいことはいうまでもない。
なお、積層セラミックコンデンサ本体２は、２個の外部電極を備える２端子型のものであってもよいし、多数の外部電極を備える多端子型のものであってもよい。
なお、上述した実施形態では、積層セラミック電子部品として、誘電体セラミックを用いた積層セラミックコンデンサを例示したが、本発明の積層セラミック電子部品はこれに限定されず、圧電体セラミックを用いた圧電部品、半導体セラミックを用いたサーミスタ、磁性体セラミックを用いたインダクタ等の種々の積層セラミック電子部品にも適用可能である。圧電体セラミックとしてはＰＺＴ（チタン酸ジルコン酸鉛）系セラミック等が挙げられ、半導体セラミックとしてはスピネル系セラミック等が挙げられ、磁性体セラミックとしてはフェライト等が挙げられる。
本実施形態の積層セラミック電子部品としての積層セラミックコンデンサ１によれば、以下の効果を奏する。
（１）本実施形態の積層セラミック電子部品１は、積層された複数のセラミック層２０と、セラミック層２０上に積層された複数の内部導体層３０とを含み、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む積層体１０と、第１の端面ＬＳ１側に配置される第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置される第２の外部電極４０Ｂと、を有する積層セラミック電子部品本体２と、第１の外部電極４０Ａと電気的に接続される第１の金属端子１００Ａと、第２の外部電極４０Ｂと電気的に接続される第２の金属端子１００Ｂと、積層セラミック電子部品本体２と、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを覆う外装材３と、を備える積層セラミック電子部品１であって、第１の外部電極４０Ａと第１の金属端子１００Ａとの間を電気的に接続するヒューズ２００をさらに備え、外装材３は、積層セラミック電子部品本体２と、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを覆う第１の外装材３Ａと、第１の外装材３Ａの少なくとも一部を覆う第２の外装材３Ｂと、を有し、ヒューズ２００は、外装材３に埋設され、その少なくとも一部は、第１の外装材３Ａからは突出して露出しており、その突出して露出した部分は、第２の外装材３Ｂに囲まれるように埋設されている。これにより、沿面放電を抑制しつつ、過電流が生じた際の対策がなされた積層セラミック電子部品１を提供することができる。
例えば、ヒューズ２００の一部が外装材３から露出している構成の場合は、過電流の際に断線させることはできる。しかしながら、このような構成の場合、ヒューズ２００の一部が外装材３から露出しているため、沿面放電の観点からは、好ましい構成とはいえない。一方、本実施形態においては、第２の外装材３Ｂが、ヒューズ２００の熱で劣化する樹脂により被覆されている。よって、沿面放電が抑制されつつ、過電流の際にはヒューズ効果が発揮される。なお、積層セラミックコンデンサは、その構造上、定格以上の過電圧が印加された際、一般的にショート故障となる。よって、積層セラミックコンデンサを外装材３でモールドし、かつヒューズを設けることは、沿面放電および過電流対策の観点から、非常に有用である。
（２）本実施形態の第１の外装材３Ａは熱硬化性樹脂であり、第２の外装材３Ｂは熱可塑性樹脂である。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、熱可塑性樹脂である第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
（３）（２）において、本実施形態の第１の外装材は、熱硬化型エポキシ樹脂である。これにより、第１の外装材３Ａと、積層セラミックコンデンサ本体２および金属端子１００との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。
（４）本実施形態の第１の外装材３Ａおよび第２の外装材３Ｂは、異なる種類の熱硬化性樹脂であり、第２の外装材３Ｂの耐熱温度は、第１の外装材３Ａの耐熱温度よりも低い。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、耐熱温度が低い樹脂である第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
（５）（４）において、本実施形態の第１の外装材３Ａは、熱硬化型エポキシ樹脂である。これにより、第１の外装材３Ａと、積層セラミックコンデンサ本体２および金属端子１００との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。
（６）本実施形態の第１の外装材３Ａおよび第２の外装材３Ｂは、異なる種類の熱可塑性樹脂であり、第２の外装材３Ｂの融点は、第１の外装材３Ａの融点よりも低い。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、融点の低い熱可塑性樹脂である第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
（７）本実施形態の積層セラミック電子部品１において、第２の外装材３Ｂの外表面と、外装材３に埋設されているヒューズ２００の表面とを結ぶ最短距離は、１０μｍ以上１０００μｍ以下である。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
（８）本実施形態のヒューズ２００は、第１の金属端子１００Ａの端子本体を構成する金属よりも融点の低い金属により構成されている。これにより、過電流が生じた際には、外装材３に埋設されたヒューズ２００を適切に断線させることができる。
（９）本実施形態の第２の外装材３Ｂは、第１の外装材３Ａにおける、第１の主面ＴＳ１側の表面、第２の主面ＴＳ２側の表面、第１の側面ＷＳ１側の表面、または第２の側面ＷＳ２側の表面の少なくともいずれかの表面に配置されている。これにより、適切な位置にヒューズ２００を配置して、ヒューズ２００を第２の外装材によって覆うことができる。
（１０）本実施形態の第２の外装材３Ｂの耐熱温度は、ヒューズ２００の溶断温度よりも低い。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、耐熱性の低い第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
（１１）本実施形態の第２の外装材３Ｂの耐熱温度は、ヒューズ２００の溶断温度よりも低く、第１の外装材３Ａの耐熱温度は、ヒューズ２００の溶断温度よりも高い。これにより、通常時においては、ヒューズ２００が外装材３により被覆されているため、沿面放電を抑制することができる。そして、過電流が生じた際には、耐熱性の低い第２の外装材３Ｂにより覆われているヒューズ２００を適切に断線させることができる。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
１ 積層セラミックコンデンサ（積層セラミック電子部品）
２ 積層セラミックコンデンサ本体（積層セラミック電子部品本体）
３ 外装材
３Ａ 第１の外装材
３Ｂ 第２の外装材
１０ 積層体
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
２０ 誘電体層（セラミック層）
３０ 内部電極層（内部導体層）
３１ 第１の内部電極層
３２ 第２の内部電極層
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
１００ 金属端子
１００Ａ、１００Ｃ 第１の金属端子
１００Ｂ、１００Ｄ 第２の金属端子
２００ ヒューズ
２ 積層セラミックコンデンサ本体（積層セラミック電子部品本体）
３ 外装材
３Ａ 第１の外装材
３Ｂ 第２の外装材
１０ 積層体
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
２０ 誘電体層（セラミック層）
３０ 内部電極層（内部導体層）
３１ 第１の内部電極層
３２ 第２の内部電極層
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
１００ 金属端子
１００Ａ、１００Ｃ 第１の金属端子
１００Ｂ、１００Ｄ 第２の金属端子
２００ ヒューズ
Claims (11)
- 積層された複数のセラミック層と、セラミック層上に積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記第１の端面側に配置される第１の外部電極と、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミック電子部品本体と、
前記第１の外部電極と電気的に接続される第１の金属端子と、
前記第２の外部電極と電気的に接続される第２の金属端子と、
前記積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部とを覆う外装材と、を備える、積層セラミック電子部品であって、
前記第１の外部電極と前記第１の金属端子との間を電気的に接続するヒューズをさらに備え、
前記外装材は、前記積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部とを覆う第１の外装材と、前記第１の外装材の少なくとも一部を覆う第２の外装材と、を有し、
前記ヒューズは、前記外装材に埋設され、その少なくとも一部は、前記第１の外装材からは突出して露出しており、その突出して露出した部分は、前記第２の外装材に囲まれるように埋設されている、積層セラミック電子部品。 - 前記第１の外装材は熱硬化性樹脂であり、
前記第２の外装材は熱可塑性樹脂である、請求項１に記載の積層セラミック電子部品。 - 前記第１の外装材は、熱硬化型エポキシ樹脂である、請求項２に記載の積層セラミック電子部品。
- 前記第１の外装材および前記第２の外装材は、異なる種類の熱硬化性樹脂であり、前記第２の外装材の耐熱温度は、前記第１の外装材の耐熱温度よりも低い、請求項１に記載の積層セラミック電子部品。
- 前記第１の外装材は、熱硬化型エポキシ樹脂である、請求項４に記載の積層セラミック電子部品。
- 前記第１の外装材および前記第２の外装材は、異なる種類の熱可塑性樹脂であり、
前記第２の外装材の融点は、前記第１の外装材の融点よりも低い、請求項１に記載の積層セラミック電子部品。 - 前記第２の外装材の外表面と、前記外装材に埋設されている前記ヒューズの表面とを結ぶ最短距離は、１０μｍ以上１０００μｍ以下である、請求項１～６のいずれか１項に記載の積層セラミック電子部品。
- 前記ヒューズは、前記第１の金属端子の端子本体を構成する金属よりも融点の低い金属により構成されている、請求項１～７のいずれか１項に記載の積層セラミック電子部品。
- 前記第２の外装材は、前記第１の外装材における、前記第１の主面側の表面、前記第２の主面側の表面、前記第１の側面側の表面、または前記第２の側面側の表面の少なくともいずれかの表面に配置されている、請求項１～８のいずれか１項に記載の積層セラミック電子部品。
- 前記第２の外装材の耐熱温度は、前記ヒューズの溶断温度よりも低い、請求項１～９のいずれか１項に記載の積層セラミック電子部品。
- 前記第２の外装材の耐熱温度は、前記ヒューズの溶断温度よりも低く、
前記第１の外装材の耐熱温度は、前記ヒューズの溶断温度よりも高い、請求項１～９のいずれか１項に記載の積層セラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021149712A JP2023042425A (ja) | 2021-09-14 | 2021-09-14 | 積層セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021149712A JP2023042425A (ja) | 2021-09-14 | 2021-09-14 | 積層セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023042425A true JP2023042425A (ja) | 2023-03-27 |
Family
ID=85717118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021149712A Pending JP2023042425A (ja) | 2021-09-14 | 2021-09-14 | 積層セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2023042425A (ja) |
-
2021
- 2021-09-14 JP JP2021149712A patent/JP2023042425A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7102256B2 (ja) | 積層セラミック電子部品 | |
| US10790092B2 (en) | Multilayer ceramic electronic component | |
| US9646767B2 (en) | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode | |
| JP6962305B2 (ja) | 積層セラミック電子部品 | |
| US10573459B2 (en) | Multilayer ceramic electronic component and mounting structure thereof | |
| KR102292922B1 (ko) | 적층 세라믹 전자 부품 | |
| KR102562428B1 (ko) | 적층 세라믹 전자부품 | |
| JP2019106407A (ja) | 積層セラミック電子部品 | |
| US10319531B2 (en) | Composite electronic component and resistor device | |
| JP2021068843A (ja) | 積層セミック電子部品 | |
| JP2023042425A (ja) | 積層セラミック電子部品 | |
| JP7494808B2 (ja) | 積層セラミック電子部品 | |
| US11887787B2 (en) | Multilayer ceramic electronic component including metal terminals with recess portions and mounting structure of the multilayer ceramic electronic component | |
| US20230108549A1 (en) | Multilayer ceramic electronic component | |
| JP2023045850A (ja) | 積層セラミックコンデンサ | |
| WO2024135226A1 (ja) | 積層セラミック電子部品 | |
| WO2024135227A1 (ja) | 積層セラミック電子部品 | |
| US11742146B2 (en) | Multi-layer ceramic electronic component | |
| US20240212943A1 (en) | Multilayer ceramic electronic component | |
| JP2021141147A (ja) | 積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240903 |