CN117198769A - 一种叠层电子元器件及其制造方法、驱动电路 - Google Patents

一种叠层电子元器件及其制造方法、驱动电路 Download PDF

Info

Publication number
CN117198769A
CN117198769A CN202311106473.5A CN202311106473A CN117198769A CN 117198769 A CN117198769 A CN 117198769A CN 202311106473 A CN202311106473 A CN 202311106473A CN 117198769 A CN117198769 A CN 117198769A
Authority
CN
China
Prior art keywords
electrode
piezoresistor
laminated
electronic component
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311106473.5A
Other languages
English (en)
Inventor
龚强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jiarong Microelectronics Co ltd
Original Assignee
Shenzhen Jiarong Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jiarong Microelectronics Co ltd filed Critical Shenzhen Jiarong Microelectronics Co ltd
Priority to CN202311106473.5A priority Critical patent/CN117198769A/zh
Publication of CN117198769A publication Critical patent/CN117198769A/zh
Pending legal-status Critical Current

Links

Abstract

本发明提供了一种叠层电子元器件及其制造方法、驱动电路,叠层电子元器件包括至少一个叠层电容、至少一个压敏电阻、至少两个导电引脚和壳体;叠层电容的正电极、压敏电阻的第一电极和一个导电引脚连接;叠层电容的负电极、压敏电阻的第二电极和另一个导电引脚连接;叠层电容和压敏电阻紧密贴合,壳体覆盖叠层电容和压敏电阻的整体和导电引脚的一部分。本发明提供的叠层电子元器件应用在驱动电路中,能够提供大容量的电容和大通流的压敏电阻,相较于传统的压敏电阻,能够减小电路体积,提升电路工作稳定性。

Description

一种叠层电子元器件及其制造方法、驱动电路
技术领域
本发明涉及电路电子技术领域,具体为一种叠层电子元器件及驱动电路。
背景技术
压敏电阻一种对电压变化反应灵敏的限压型元件,压敏电阻的电阻值会随着电压的变化而变化。例如,在雨刷的驱动电路中,压敏电阻可以用于检测驱动电路的负载情况,从而实现对驱动电路中的元器件如电机等的保护。当驱动电路负载过大时,压敏电阻的电阻值会降低,从而使电路中的电流减小,起到保护的作用。此外,压敏电阻还可以用于电机的速度控制,通过调整电阻值来控制电机的转速。因此,在雨刷电机中,压敏电阻具有保护电机和控制电机转速的作用。但压敏电阻在电路中,可能存在因电压电流变化过快,导致电路稳定性降低等问题。
发明内容
本发明的目的在于提供一种叠层电子元器件及驱动电路,以提高应用压敏电阻的电路稳定性。
本发明的技术方案是:提供一种叠层电子元器件,包括:至少一个叠层电容、至少一个压敏电阻、至少两个导电引脚和壳体;叠层电容的正电极、压敏电阻的第一电极和一个导电引脚连接;叠层电容的负电极、压敏电阻的第二电极和另一个导电引脚连接;叠层电容和压敏电阻紧密贴合,壳体覆盖叠层电容和压敏电阻的整体和导电引脚的一部分;其中,叠层电容位于压敏电阻的上部,导电引脚的露出部分位于压敏电阻的下部。
优选地,叠层电子元器件,包括:若干个叠层电容、若干个压敏电阻、若干个导电引脚和壳体;其中,一个叠层电容、一个压敏电阻和两个导电引脚为一组元件组,每组元件组之间绝缘且相互贴合。
优选地,叠层电容包括多个电极层和绝缘介质层;其中,一部分电极层构成所述正电极,另一部分电机层构成所述负电极,正电极和负电极之间由绝缘介质层间隔。
优选地,绝缘介质层为陶瓷材料或玻璃材料。
优选地,电极层为镍铬合金铜材料。
优选地,压敏电阻为氧化锌压敏电阻。
优选地,压敏电阻为贴片压敏电阻,包括多个电极层和电阻体层;其中,一部分电极层构成所述第一电极,另一部分电极层构成所述第二电极,第一电极和第二电极之间由电阻体层间隔。
优选地,壳体为环氧树脂材料。
本发明还提供一种叠层电子元器件的制造方法,包括:将叠层电容和压敏电阻的非电极面焊接在一起;在焊接后的叠层电容和压敏电阻的两个电极面分别焊接上导电引脚;利用绝缘材料封包叠层电容和压敏电阻的整体和导电引脚的一部分;其中,叠层电容位于压敏电阻的上部,导电引脚的露出部分位于压敏电阻的下部。
本发明还提供一种驱动电路,包括电源、电机、开关和控制电路,电源用于提供电源,开关用于向控制电路发送电信号,控制电路用于根据开关的电信号控制电机的转速和方向;其中,控制电路中串联有前述所述的叠层电子元器件。
与现有技术相比,本发明的有益效果是:
本发明提供了一种叠层电子元器件,包括至少一个叠层电容、至少一个压敏电阻、至少两个导电引脚和壳体;叠层电容的正电极、压敏电阻的第一电极和一个导电引脚连接;叠层电容的负电极、压敏电阻的第二电极和另一个导电引脚连接;叠层电容和压敏电阻紧密贴合,壳体覆盖叠层电容和压敏电阻的整体和导电引脚的一部分。本发明提供的叠层电子元器件应用在驱动电路中,能够提供大容量的电容和大通流的压敏电阻,相较于传统的压敏电阻,能够减小电路体积,提升电路工作稳定性。
附图说明
下面结合附图和实施例对本发明作进一步解释:
图1为本发明一实施例提供的叠层电子元器件的结构示意图;
图2为本发明另一实施例提供的叠层电子元器件的结构示意图;
图3为本发明一实施例提供的叠层电子元器件中叠层电容的结构示意图;
图4为本发明一实施例提供的叠层电子元器件中压敏电阻的结构示意图;
图5为本发明另一实施例提供的叠层电子元器件中压敏电阻的结构示意图;
图6为本发明一实施例提供的叠层电子元器件包含多组元件组时的结构示意图;
图7为本发明另一实施例提供的叠层电子元器件包含多组元件组时的结构示意图;
图8为本发明一实施例提供的叠层电子元器件中多组元件组和导电引脚的结构示意图;
图9为本发明某一实施例提供的叠层电子元器件连接在控制电路中的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明进行详细说明,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
压敏电阻一种对电压变化反应灵敏的限压型元件,压敏电阻的电阻值会随着电压的变化而变化。例如,在雨刷的驱动电路中,压敏电阻可以用于检测驱动电路的负载情况,从而实现对驱动电路中的元器件如电机等的保护。当驱动电路负载过大时,压敏电阻的电阻值会降低,从而使电路中的电流减小,起到保护的作用。此外,压敏电阻还可以用于电机的速度控制,通过调整电阻值来控制电机的转速。因此,在雨刷电机中,压敏电阻具有保护电机和控制电机转速的作用。但压敏电阻在电路中,可能存在因电压电流变化过快,导致电路稳定性降低等问题。
例如,汽车的雨刮电机、座椅电机等的驱动电路都需要安装有压敏电阻,但是传统的压敏电阻为了获得大通流通常需要多个压敏电阻并联,然而这会使得电路的体积变大。本发明为了提升驱动电路性能,避免电子元器件的体积过大,设计一种叠层电子元器件。
请参阅图1-图2,叠层电子元器件包括叠层电容1、压敏电阻2、两个导电引脚3和壳体4,叠层电容1的正电极、压敏电阻2的第一电极和一个导电引脚3连接;叠层电容1的负电极、压敏电阻2的第二电极和另一个导电引脚3连接;叠层电容1和压敏电阻2紧密贴合,壳体4覆盖叠层电容1和压敏电阻2的整体和导电引脚3的一部分;其中,叠层电容1位于压敏电阻2的上部,导电引脚3的露出部分位于压敏电阻2的下部。优选地,壳体为环氧树脂材料。
本发明提供的叠层电子元器件在电机的驱动电路中能够用于吸收换向时电机的反向电动势。叠层电子元器件对电压和变化敏感,随着其顶部电压的增加,其电阻值可以从兆欧的电平变化到毫欧的电平;当电压低时,叠层电子元器件在漏电流区域工作,表现出大电阻和小漏电流;当电压增加到非线性区域并且电流在相当大的范围内变化时,电压变化很小,并且呈现出良好的电压限制特性。当电压再次上升时,压敏电阻进入饱和区,呈现出较小的线性电阻。由于大电流,压敏电阻会随着时间的流逝而过热并燃烧甚至爆裂。压敏电阻通常在电流泄漏区域中,并在受到电涌冲击时进入非线性区域以释放电涌电流。
请参阅图3,叠层电子元器件中的叠层电容1包括多个电极层11和绝缘介质层12;其中,一部分电极层构成正电极,另一部分电机层构成负电极,正电极和负电极之间由绝缘介质层12间隔。为了便于电极层与对应导电引脚能够贴合,叠层电容1的外侧涂覆有导电衔接端10,正电极连接的导电衔接端和负电极连接的导电衔接端相互隔绝。其中,绝缘介质层可以为陶瓷材料或玻璃材料,电极层可以为镍铬合金铜材料。
其中,为了保证叠层电容1的耐腐蚀性能和热稳定性等方面的性能,导电衔接端为铜镍铬合金材料。导电衔接端可以但不限于通过以下方式制得:步骤1,将铜、镍和铬等原料按照一定比例混合,然后进行球磨处理,得到细小的铜镍铬粉末,在一些实施例中,还可以添加少量铁粉;步骤2,将铜镍铬粉末与其他添加剂(如碳粉、硼粉等)混合均匀,然后进行压制和烧结处理,得到铜镍铬合金材料;步骤3,将铜镍铬合金材料加工成所需的形状和尺寸,得到导电衔接端。经过实验验证,增加导电衔接端10中铬的含量可以提高耐腐蚀性能和高温强度,增加铜和镍金的含量可以提高导电性和磁性。优选的,导电衔接端10中铜、镍和铬含量的比例为(60~80):(25~35):(5~15)。需要注意的是,在本发明中所有材料所指的材料含量均是指材料重量。
在某一具体实施例中,为了使得叠层电子元器件更加便于制作,同时具备良好的耐腐蚀性能和高温强度,导电衔接端10中铜、镍和铬含量的比例为70:23:7。其中,导电衔接端10的铜镍铬合金材料中还包括锡、锰、钴和钨等材料,锡、锰、钴和钨等材料和总含量小于等于其中铬的含量。
请参阅图4,压敏电阻2可以为氧化锌压敏电阻。在本实施例中,压敏电阻2主要由氧化锌材料构成,包括晶界层21和氧化锌晶粒22,具有非线性压敏特性。覆盖在氧化锌材料两侧的导电衔接端20分别是压敏电阻的第一电极和第二电极。构成第一电极的导电衔接端和构成第二电极的导电衔接端相互不接触。导电衔接端包括覆盖在氧化锌材料表面的第一层材料和覆盖在第一层上的第二层材料。其中,第一层材料为铜镍合金,且铜、镍含量的比例为(75~85):(15~25),且铜镍合金中还可以包括铬、锡、锰、钴和钨等其他材料,这些其他材料的总含量小于等于其中镍含量的一半。第二层材料为铜镍铬合金,且铜、镍和铬含量的比例为(60~80):(25~35):(5~15),且铜镍铬合金中还可以包括铁、锡、锰、钴和钨等其他材料,这些其他材料的总含量小于等于其中铬的含量。本实施例提供的压敏电阻具备良好的耐腐蚀性能和高温强度的性能,尤其是导电衔接端构成的第一电极和第二电极由两层材料构成,相较于一般的电极材料,更适于叠层制作。
请参阅图5,压敏电阻2可以是贴片压敏电阻。在本实施例中,压敏电阻包括多个电极层23和电阻体层24;其中,一部分电极层23构成第一电极,另一部分电极层23构成第二电极,第一电极和第二电极之间由电阻体层24间隔。为了便于电极层与对应导电引脚能够贴合,压敏电阻2的外侧覆有导电衔接端20,第一电极连接的导电衔接端和第二电极连接的导电衔接端相互隔绝(可以参见图5中的左侧部分和右侧部分)。电阻体层24由氧化锌和硼氮化物构成,具有非线性压敏特性。其中,氧化锌和硼氮化物含量的比例为(95~98):
(0.5~5)。此外,电阻体层24还可以包括氧化铋、锰和钴等其他材料,氧化铋的含量与锰和钴的含量比例约为(49~51):(49~51),且氧化铋、锰和钴等其他材料的含量小于等于硼氮化物含量的两倍。导电衔接端包括覆盖在氧化锌材料表面的第一层材料和覆盖在第一层上的第二层材料。其中,第一层材料为铜镍合金,且铜、镍含量的比例为(75~85):(15~25),且铜镍合金中还可以包括铬、锡、锰、钴和钨等其他材料,这些其他材料的总含量小于等于其中镍含量的一半。第二层材料为铜镍铬合金,且铜、镍和铬含量的比例为(60~80):(25~35):(5~15),且铜镍铬合金中还可以包括铁、锡、锰、钴和钨等其他材料,这些其他材料的总含量小于等于其中铬的含量。本实施例提供的压敏电阻具备良好的耐腐蚀性能和高温强度的性能,尤其是导电衔接端构成的第一电极和第二电极由两层材料构成,相较于一般的电极材料,更适于叠层制作。
在一些实施例中,叠层电子元器件,包括若干个叠层电容、若干个压敏电阻、若干个导电引脚和壳体;其中,一个叠层电容、一个压敏电阻和两个导电引脚为一组元件组,每组元件组之间绝缘且相互贴合。请参阅图6-图7,以叠层电子元器件包括两组元件组为例,叠层电容1和压敏电阻2均在壳体4内,导电引脚3从外壳底部露出部分,以便于接入电路。可以理解的,根据应用需求的不同,可以设置不止一个或两个元件组在壳体4内。
在某一具体实施例中,请参阅图8-图9,在本实施例中,导电引脚3(a)连接叠层电容1(a)和压敏电阻2(a),但导电引脚3(a)不与叠层电容1(b)和压敏电阻2(b)连接;导电引脚3(b)连接叠层电容1(b)和压敏电阻2(b),但导电引脚3(b)不与叠层电容1(a)和压敏电阻2(a)连接;导电引脚3(c)连接叠层电容1(a)、压敏电阻2(a)、叠层电容1(b)和压敏电阻2(b)。其中,导电引脚3(a)接入控制电路作为叠层电子元器件的第一输入端,导电引脚3(b)通过微控制器5接入控制电路作为叠层电子元器件的第二输入端,导电引脚3(c)接入控制电路作为叠层电子元器件的输出端。微控制器5可以根据通过的电流或电压的大小控制该路的开断,以实现叠层电子元器件在特定的电路运行条件下的电阻值调控。
本发明还提供一种叠层电子元器件的制造方法,包括:将叠层电容和压敏电阻的非电极面焊接在一起;在焊接后的叠层电容和压敏电阻的两个电极面分别焊接上导电引脚;利用绝缘材料封包叠层电容和压敏电阻的整体和导电引脚的一部分;其中,叠层电容位于压敏电阻的上部,导电引脚的露出部分位于压敏电阻的下部。叠层电容和压敏电阻的结构构成可以参见前述实施例,在此不做赘述。
本发明还提供一种驱动电路,包括电源、电机、开关和控制电路,电源用于提供电源,开关用于向控制电路发送电信号,控制电路用于根据开关的电信号控制电机的转速和方向;其中,控制电路中串联有前述实施例所述的叠层电子元器件,在此不做赘述。
本发明提供的叠层电子元器件可以应用于汽车雨刮电机、座椅电机等其他电机中。叠层电子元器件由叠层电容和压敏电阻合封而成,通过紧紧把叠层电容和压敏电阻焊接在一起,经过环氧树脂包封成型,通过导电引脚插件在空间极小的电机中。叠层电子元器件可以具有超大的电容容量和大通流的压敏电阻的双重功能,而且体积极小,适用于各种无PCB电路的电机中,在汽车级的低压直流设备中可以有效的排除电磁干扰滤波,经过实验具有良好的消除电磁干扰的功能,并且保护负载设备的正常工作,能用于吸收电机自转回路电流和电感。相较于现在的薄膜电容加压敏电阻的方案具有极大的成本优势而且减少作业工序,可大幅提升电机的工作稳定性。本发明提供的叠层电子元器件应用在驱动电路中,尤其能够提供大容量的电容和大通流的压敏电阻,相较于传统的压敏电阻,能够减小电路体积,提升电路工作稳定性。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种叠层电子元器件,其特征在于,包括:
至少一个叠层电容、至少一个压敏电阻、至少两个导电引脚和壳体;
所述叠层电容的正电极、所述压敏电阻的第一电极和一个导电引脚连接;
所述叠层电容的负电极、所述压敏电阻的第二电极和另一个导电引脚连接;
所述叠层电容和所述压敏电阻紧密贴合,所述壳体覆盖所述叠层电容和所述压敏电阻的整体和所述导电引脚的一部分;其中,所述叠层电容位于所述压敏电阻的上部,所述导电引脚的露出部分位于所述压敏电阻的下部。
2.根据权利要求1所述的叠层电子元器件,其特征在于,包括:
若干个叠层电容、若干个压敏电阻、若干个导电引脚和壳体;
其中,一个叠层电容、一个压敏电阻和两个导电引脚为一组元件组,每组所述元件组之间绝缘且相互贴合。
3.根据权利要求1所述的叠层电子元器件,其特征在于,所述叠层电容包括多个电极层和绝缘介质层;其中,一部分电极层构成所述正电极,另一部分电机层构成所述负电极,所述正电极和所述负电极之间由所述绝缘介质层间隔。
4.根据权利要求4所述的叠层电子元器件,其特征在于,所述绝缘介质层为陶瓷材料或玻璃材料。
5.根据权利要求4所述的叠层电子元器件,其特征在于,所述电极层为镍铬合金铜材料。
6.根据权利要求1所述的叠层电子元器件,其特征在于,所述压敏电阻为氧化锌压敏电阻。
7.根据权利要求1所述的叠层电子元器件,其特征在于,所述压敏电阻为贴片压敏电阻,包括多个电极层和电阻体层;其中,一部分电极层构成所述第一电极,另一部分电极层构成所述第二电极,所述第一电极和所述第二电极之间由所述电阻体层间隔。
8.根据权利要求1所述的叠层电子元器件,其特征在于,所述壳体为环氧树脂材料。
9.一种叠层电子元器件的制造方法,其特征在于,包括:
将叠层电容和压敏电阻的非电极面焊接在一起;
在焊接后的所述叠层电容和所述压敏电阻的两个电极面分别焊接上导电引脚;
利用绝缘材料封包所述叠层电容和所述压敏电阻的整体和所述导电引脚的一部分。
10.一种驱动电路,其特征在于,包括电源、电机、开关和控制电路,所述电源用于提供电源,所述开关用于向所述控制电路发送电信号,所述控制电路用于根据所述开关的电信号控制所述电机的转速和方向;其中,所述控制电路中串联有如权利要求1-8任一项所述的叠层电子元器件。
CN202311106473.5A 2023-08-30 2023-08-30 一种叠层电子元器件及其制造方法、驱动电路 Pending CN117198769A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311106473.5A CN117198769A (zh) 2023-08-30 2023-08-30 一种叠层电子元器件及其制造方法、驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311106473.5A CN117198769A (zh) 2023-08-30 2023-08-30 一种叠层电子元器件及其制造方法、驱动电路

Publications (1)

Publication Number Publication Date
CN117198769A true CN117198769A (zh) 2023-12-08

Family

ID=88991626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311106473.5A Pending CN117198769A (zh) 2023-08-30 2023-08-30 一种叠层电子元器件及其制造方法、驱动电路

Country Status (1)

Country Link
CN (1) CN117198769A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283301A (ja) * 1993-03-29 1994-10-07 Mitsubishi Materials Corp チップ型複合電子部品及びその製造方法
CN105976953A (zh) * 2015-03-12 2016-09-28 株式会社村田制作所 复合电子部件以及电阻元件
CN106469803A (zh) * 2015-08-21 2017-03-01 塔电池株式会社 电极端子、电化学装置和含电化学装置的电化学装置模块
CN106548840A (zh) * 2015-09-18 2017-03-29 华中科技大学 一种叠层片式ZnO压敏电阻器及其制备方法
CN206610745U (zh) * 2016-12-28 2017-11-03 常州佳冠电子有限公司 压敏薄膜组合件
CN110648845A (zh) * 2018-06-27 2020-01-03 株式会社村田制作所 层叠陶瓷电子部件
CN112292738A (zh) * 2018-06-22 2021-01-29 Tdk电子股份有限公司 陶瓷多层器件和用于制造陶瓷多层器件的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283301A (ja) * 1993-03-29 1994-10-07 Mitsubishi Materials Corp チップ型複合電子部品及びその製造方法
CN105976953A (zh) * 2015-03-12 2016-09-28 株式会社村田制作所 复合电子部件以及电阻元件
CN106469803A (zh) * 2015-08-21 2017-03-01 塔电池株式会社 电极端子、电化学装置和含电化学装置的电化学装置模块
CN106548840A (zh) * 2015-09-18 2017-03-29 华中科技大学 一种叠层片式ZnO压敏电阻器及其制备方法
CN206610745U (zh) * 2016-12-28 2017-11-03 常州佳冠电子有限公司 压敏薄膜组合件
CN112292738A (zh) * 2018-06-22 2021-01-29 Tdk电子股份有限公司 陶瓷多层器件和用于制造陶瓷多层器件的方法
CN110648845A (zh) * 2018-06-27 2020-01-03 株式会社村田制作所 层叠陶瓷电子部件

Similar Documents

Publication Publication Date Title
JP5264484B2 (ja) 熱的に結合したmov過電圧要素とpptc過電流要素を有する回路保護デバイス
WO2011162181A1 (ja) 面実装バリスタ
JP4318923B2 (ja) 回路保護アレンジメント
US20200343051A1 (en) Integrated Component Including a Capacitor and Discrete Varistor
CN117198769A (zh) 一种叠层电子元器件及其制造方法、驱动电路
KR100638802B1 (ko) 다양한 커패시턴스 값을 갖는 적층 칩 소자
JPH0119363Y2 (zh)
WO2020149034A1 (ja) バリスタ集合体
CN210091842U (zh) 一种新型贴片式过流保护元件
JP2643193B2 (ja) 3端子型複合機能素子
JP3039005B2 (ja) チップバリスタ
JPH10199709A (ja) 積層型バリスタ
JPS6138842B2 (zh)
CN101923930B (zh) 一种智能化的ptc过压、过流保护器
JP3232713B2 (ja) ノイズフィルタ
JP2932768B2 (ja) 抵抗付チップバリスタ
JPS6015275Y2 (ja) 複合厚膜バリスタ
JP2007258311A (ja) バリスタ
JPS62163Y2 (zh)
JPH0722210A (ja) 複合機能素子
JPH01158702A (ja) 複合機能電子部品
KR100374506B1 (ko) 고주파 적층 칩 부품 및 그 제조 방법
KR100372848B1 (ko) 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법
JPH07220908A (ja) 積層型電圧非直線抵抗器
JP2882128B2 (ja) 電圧依存性非直線抵抗体磁器素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination