JP7097761B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP7097761B2
JP7097761B2 JP2018122293A JP2018122293A JP7097761B2 JP 7097761 B2 JP7097761 B2 JP 7097761B2 JP 2018122293 A JP2018122293 A JP 2018122293A JP 2018122293 A JP2018122293 A JP 2018122293A JP 7097761 B2 JP7097761 B2 JP 7097761B2
Authority
JP
Japan
Prior art keywords
electronic component
ceramic electronic
laminated ceramic
metal terminal
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018122293A
Other languages
English (en)
Other versions
JP2020004826A (ja
Inventor
烈 田原
知洋 景山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018122293A priority Critical patent/JP7097761B2/ja
Priority to US16/443,903 priority patent/US11527364B2/en
Priority to KR1020190074883A priority patent/KR20200001512A/ko
Priority to CN201910565889.0A priority patent/CN110648843B/zh
Publication of JP2020004826A publication Critical patent/JP2020004826A/ja
Priority to KR1020210145321A priority patent/KR102562428B1/ko
Application granted granted Critical
Publication of JP7097761B2 publication Critical patent/JP7097761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、金属端子を含む積層セラミック電子部品に関し、特にたとえば、並んで配置された複数の積層セラミック電子部品本体に沿って配置され、積層セラミック電子部品本体の外部電極に接続される２つの金属端子を含む積層セラミック電子部品に関する。
近年、環境への配慮から、省エネルギー化、高効率化に適したインバーター回路が採用されているが、使用電圧が高くなる傾向にあり、高電圧、大電流対応の電子部品が求められる傾向にある。
高電圧下で使用される場合、積層セラミックコンデンサのような電子部品では、外部電極間で放電が起こる、いわゆる沿面放電が生じやすくなる。したがって、高電圧インバーター回路では、公的な規格により沿面距離が規定されている。
このような要求から、高電圧のインバーター回路では、コンデンサのなかでも、たとえば、沿面距離を確保しやすい特許文献１および特許文献２に開示されるようなフィルムコンデンサや、たとえば、特許文献３に開示されるような金属端子付きのコンデンサが採用されることが増加している。
特開２００８－１７２０５０号公報 特開２００８－２７７５０５号公報 特開２０００－２３５９３２号公報
しかしながら、特許文献１および特許文献２に開示されるようなフィルムコンデンサでは、沿面距離は確保できるものの、構造上小型化ができないという課題や、構造上リード端子が必要となるため、リード端子を実装基板に挿入した形態による実装にしか対応してないという課題があった。よって、近年、市場から要求されている部品の小型化やリード線を不要とする表面実装形態への要求を満たすことができなかった。
また、特許文献３に開示されるような金属端子付きのコンデンサにおいては、沿面距離を確保できないという問題があった。
それゆえに、この発明の主たる目的は、沿面放電を抑制しつつ、小型化および表面実装を実現可能な積層セラミック電子部品を提供することである。
この発明にかかる積層セラミック電子部品は、積層されたセラミック層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、積層体には、第１の端面上および少なくとも第１の側面の一部と第２の側面の一部に至るように配置される、第１の外部電極と、第２
の端面上および少なくとも第１の側面の一部と第２の側面の一部に至るように配置される、第２の外部電極と、を有する複数の積層セラミック電子部品本体と、第１の外部電極に接続される板状の第１の金属端子と、第２の外部電極に接続される板状の第２の金属端子と、を備える、積層セラミック電子部品であって、複数の積層セラミック電子部品本体の第１の主面および第２の主面を結ぶ積層方向のｔ寸法は、複数の積層セラミック電子部品本体の第１の側面および第２の側面を結ぶ方向の幅方向のｗ寸法よりも小さく、複数の積層セラミック電子部品本体は、第１の側面または第２の側面が、実装面と対向するように配置され、かつ、複数の積層セラミック電子部品本体の主面同士が対面するように並んで配置され、第１の金属端子の一方主面には、複数の積層セラミック電子部品本体のそれぞれの第１の外部電極に跨るように配置され、第２の金属端子の一方主面には、複数の積層セラミック電子部品本体のそれぞれの第２の外部電極に跨るように配置され、積層体と、第１の外部電極および第２の外部電極と、第１の金属端子および第２の金属端子の少なくとも一部が外装材で覆われ、第１の金属端子は、第１の外部電極に接続され、複数の積層セラミック電子部品本体の各々の第１の側面または第２の側面と対向する第１の接合部と、第１の接合部に接続され、第１の側面または第２の側面と略平行となる方向に複数の積層セラミック電子部品本体から遠ざかるように延びる第１の延長部と、を有し、第２の金属端子は、第２の外部電極に接続され、複数の積層セラミック電子部品の各々の第１の側面または第２の側面と対向する第２の接合部と、第２の接合部に接続され、第１の側面または第２の側面と略平行となる方向に複数の積層セラミック電子部品本体から遠ざかるように延びる第３の延長部と、を有する、積層セラミック電子部品である。
この発明によれば、沿面放電を抑制しつつ、小型化および表面実装を実現可能な積層セラミック電子部品を提供する。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の第１の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。 図１に示す積層セラミック電子部品に用いられる積層セラミック電子部品本体の外形を示す斜視図である。 図２に示す積層セラミック電子部品本体の線ＩＩＩ－ＩＩＩにおける断面図である。 図２に示す積層セラミック電子部品本体の線ＩＶ－ＩＶにおける断面図である。 この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の正面図である。 この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の側面図である。 この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の上面図である。 この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の底面図である。 図１に示す積層セラミック電子部品本体の線ＩＸ－ＩＸにおける断面図である。 この発明の第１の実施の形態にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図である。 この発明の第２の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。 この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の正面図である。 この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の側面図である。 この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の上面図である。 この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の底面図である。 図１１に示す積層セラミック電子部品本体の線ＸＶＩ－ＸＶＩにおける断面図である。 この発明の第２の実施の形態にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図である。 図１に示す積層セラミック電子部品の変形例にかかる積層セラミック電子部品の一例を示す外観斜視図である。 変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の正面図である。 変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の側面図である。 変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の上面図である。 変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の底面図である。 図１８に示す積層セラミック電子部品本体の線ＸＸＩＩＩ－ＸＸＩＩＩにおける断面図である。 変形例にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図である。 （ａ）は、比較例１にかかるフィルムコンデンサの一例を示す外観斜視図であり、（ｂ）は、その正面図である。 （ａ）は、比較例２にかかる金属端子付き積層セラミック電子部品の一例を示す外観斜視図であり、（ｂ）は、その正面図である。 （ａ）は、実施例にかかる積層セラミック電子部品の沿面距離Ａを示し、（ｂ）は、比較例１にかかるフィルムコンデンサの沿面距離Ｂを示し、（ｃ）は、比較例２にかかる金属端子付き積層セラミック電子部品の沿面距離Ｃを示す。
１．積層セラミック電子部品
（第１の実施の形態）
この発明の第１の実施の形態にかかる積層セラミック電子部品について説明する。図１は、この発明の第１の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。図２は、図１に示す積層セラミック電子部品に用いられる積層セラミック電子部品本体の外形を示す斜視図である。図３は、図２に示す積層セラミック電子部品本体の線ＩＩＩ－ＩＩＩにおける断面図である。図４は、図２に示す積層セラミック電子部品本体の線ＩＶ－ＩＶにおける断面図である。図５は、この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の正面図である。図６は、この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の側面図である。図７は、この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の上面図である。図８は、この発明の第１の実施の形態にかかる積層セラミック電子部品を示す図１に示す積層セラミック電子部品の底面図である。図９は、図１に示す積層セラミック電子部品本体の線ＩＸ－ＩＸにおける断面図である。図１０は、この発明の第１の実施の形態にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図である。
（１）積層セラミック電子部品本体
この第１の実施の形態にかかる積層セラミック電子部品１０Ａは、複数の積層セラミック電子部品本体１２を含む。積層セラミック電子部品本体１２は、直方体状の積層体１４と、外部電極２６とを含む。また、積層セラミック電子部品１０Ａは、積層セラミック電子部品本体１２の外部電極２６に接続される金属端子３０、ならびに積層体１４、外部電極２６、および金属端子３０の一部を覆うための外装材５０を含む。
積層体１４は、積層された複数のセラミック層１６と積層された複数の内部電極層１８とを有する。さらに、積層体１４は、積層方向ｘに相対する第１の主面１４ａおよび第２の主面１４ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１４ｃおよび第２の側面１４ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１４ｅおよび第２の端面１４ｆとを有する。この積層体１４には、角部および稜線部に丸みがつけられている。
積層体および外部電極を含む積層セラミック電子部品本体の長さ方向ｚの寸法をｌ寸法とし、積層体および外部電極を含む積層セラミック電子部品本体の積層方向ｘの寸法をｔ寸法とし、積層体および外部電極を含む積層セラミック電子部品本体の幅方向ｙの寸法をｗ寸法とする。
なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１４ａおよび第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄ、ならびに第１の端面１４ｅおよび第２の端面１４ｆの一部または全部に凹凸などが形成されていてもよい。積層セラミック電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘのｔ寸法は、積層セラミック電子部品本体１２の第１の側面１４ｃおよび第２の側面１４ｄを結ぶ幅方向ｙのｗ寸法よりも小さい。
また、積層セラミック電子部品本体１２は、第１の側面１４ｃまたは第２の側面１４ｄが、実装面と対向するように配置されている。つまり、内部電極層１８同士が対向する面積の小さい第１の側面１４ｃまたは第２の側面１４ｄが実装面に対向するように配置される。このように、実装面に対して面積の小さい面を向けて配置することで、実装面積を小さくすることが可能となる。
積層されるセラミック層１６の枚数は、特に限定されないが、３００枚以上１２００枚以下であることが好ましい。
積層体１４は、複数枚のセラミック層１６から構成される外層部１６ａと単数もしくは複数枚のセラミック層１６とそれらの上に配置される複数枚の内部電極層１８から構成される内層部１６ｂとを含む。外層部１６ａは、積層体１４の第１の主面１４ａ側および第２の主面１４ｂ側に位置し、第１の主面１４ａと最も第１の主面１４ａに近い内部電極層１８との間に位置する複数枚のセラミック層１６、および第２の主面１４ｂと最も第２の主面１４ｂに近い内部電極層１８との間に位置する複数枚のセラミック層１６の集合体である。そして、両外層部１６ａに挟まれた領域が内層部１６ｂである。
セラミック層１６は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１４の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
なお、積層体１４に、圧電体セラミックを用いた場合、積層セラミック電子部品本体は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１４に、半導体セラミックを用いた場合、積層セラミック電子部品本体は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１４に、磁性体セラミックを用いた場合、積層セラミック電子部品本体は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１８は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
焼成後のセラミック層１６の厚みは、０．５μｍ以上１０．０μｍ以下であることが好ましい。
積層体１４は、複数の内部電極層１８として、たとえば略矩形状の複数の第１の内部電極層１８ａおよび複数の第２の内部電極層１８ｂを有する。複数の第１の内部電極層１８ａおよび複数の第２の内部電極層１８ｂは、積層体１４の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１８ａは、第２の内部電極層１８ｂと対向する第１の対向電極部２０ａと、第１の内部電極層１８ａの一端側に位置し、第１の対向電極部２０ａから積層体１４の第１の端面１４ｅまでの第１の引出電極部２２ａを有する。第１の引出電極部２２ａは、その端部が第１の端面１４ｅに引き出され、露出している。
第２の内部電極層１８ｂは、第１の内部電極層１８ａと対向する第２の対向電極部２０ｂと、第２の内部電極層１８ｂの一端側に位置し、第２の対向電極部２０ｂから積層体１４の第２の端面１４ｆまでの第２の引出電極部２２ｂを有する。第２の引出電極部２２ｂは、その端部が第２の端面１４ｆに引き出され、露出している。
積層体１４は、第１の対向電極部２０ａおよび第２の対向電極部２０ｂの幅方向ｙの一端と第１の側面１４ｃとの間および第１の対向電極部２０ａおよび第２の対向電極部２０ｂの幅方向ｙの他端と第２の側面１４ｄとの間に形成される積層体１４の側部（Ｗギャップ）２４ａを含む。さらに、積層体１４は、第１の内部電極層１８ａの第１の引出電極部２２ａとは反対側の端部と第２の端面１４ｆとの間および第２の内部電極層１８ｂの第２の引出電極部２２ｂとは反対側の端部と第１の端面１４ｅとの間に形成される積層体１４の端部（Ｌギャップ）２４ｂを含む。
内部電極層１８は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ－Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。
内部電極層１８の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
積層体１４の第１の端面１４ｅ側および第２の端面１４ｆ側には、外部電極２６が配置される。外部電極２６は、第１の外部電極２６ａおよび第２の外部電極２６を有する。
第１の外部電極２６ａは、積層体１４の第１の端面１４ｅの表面に配置され、第１の端面１４ｅから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２６ａは、第１の内部電極層１８ａの第１の引出電極部２２ａと電気的に接続される。なお、第１の外部電極２６ａは、積層体１４の第１の端面１４ｅのみに形成されていてもよい。
第２の外部電極２６ｂは、積層体１４の第２の端面１４ｆの表面に配置され、第２の端面１４ｆから延伸して第１の主面１４ａ、第２の主面１４ｂ、第１の側面１４ｃおよび第２の側面１４ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２６ｂは、第２の内部電極層１８ｂの第２の引出電極部２２ｂと電気的に接続される。なお、第２の外部電極２６ｂは、積層体１４の第２の端面１４ｆのみに形成されていてもよい。
積層体１４内においては、第１の内部電極層１８ａの第１の対向電極部２０ａと第２の内部電極層１８ｂの第２の対向電極部２０ｂとがセラミック層１６を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１８ａが接続された第１の外部電極２６ａと第２の内部電極層１８ｂが接続された第２の外部電極２６ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
外部電極２６は、積層体１４側から順に、下地電極層およびめっき層を有する。下地電極層は、それぞれ、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含む。
まず、下地電極層が、焼付け層で形成された場合について説明する。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。なお、ガラスの代わりにセラミック層１６と同種のセラミック材料を用いてもよい。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１４に塗布して焼き付けたものであり、セラミック層１６および内部電極層１６と同時に焼成したものでもよく、セラミック層１６および内部電極層１８を焼成した後に焼き付けたものでもよい。内部電極層１８と同時に焼成する場合には、ガラスの代わりにセラミック層１６と同種のセラミック材料を用いることが好ましい。
第１の端面１４ｅおよび第２の端面１４ｆに位置する下地電極層の高さ方向中央部におけるそれぞれの焼付け層の厚みは、１０μｍ以上３０μｍ以下であることが好ましい。
また、第１の主面１４ａおよび第２の主面１４ｂ、ならびに第１の側面１４ｃおよび第２の側面１４ｄの表面に下地電極層を設ける場合には、第１の主面１４ａおよび第２の主面１４ｂ、ならびに第１の側面１４ｃおよび第２の側面１４ｄの表面に位置する下地電極層の長さ方向ｚの中央部におけるそれぞれの焼付け層の厚みは、３０μｍ以上５０μｍ以下程度であることが好ましい。
次に、下地電極層が、樹脂層で形成された場合について説明する。
樹脂層を形成する場合は、焼付け層の表面に形成されてもよいし、焼付け層を形成せずに、積層体１４の第１の端面１４ｅまたは第２の端面１４ｆの表面に直接形成してもよい。樹脂層は、導電性粒子と熱硬化性樹脂とを含む。樹脂層は、複数層で形成されてもよい。
第１の端面１４ｅおよび第２の端面１４ｆに位置する樹脂層の高さ方向中央部におけるそれぞれの樹脂層の厚みは、たとえば、１０μｍ以上３０μｍ以下程度であることが好ましい。
また、第１の主面１４ａおよび第２の主面１４ｂ、ならびに第１の側面１４ｃおよび第２の側面１４ｄの表面に樹脂層を設ける場合には、第１の主面１４ａおよび第２の主面１４ｂ、ならびに第１の側面１４ｃおよび第２の側面１４ｄの表面に位置する樹脂層である長さ方向ｚの中央部におけるそれぞれの樹脂層の厚みは、３０μｍ以上５０μｍ以下程度であることが好ましい。
また、下地電極層が薄膜層の場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
めっき層は、下地電極層を覆うように配置される。また、めっき層としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層の表面を覆うように設けられることで、積層セラミック電子部品本体１２を金属端子３０と接合する際に、接合に用いられる半田によって下地電極層が侵食されることを防止することができる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミック電子部品本体１２を金属端子３０と接合する際に、接合に用いられる半田の濡れ性を向上させ、容易に実装することができる。
めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
第１の端面１４ｅおよび第２の端面１４ｆに位置するめっき層の高さ方向中央部におけるそれぞれのめっき層の厚みは、たとえば、１μｍ以上１５μｍ以下程度であることが好ましい。
また、第１の主面１４ａおよび第２の主面１４ｂ、ならびに第１の側面１４ｃおよび第２の側面１４ｄの表面にめっき層を設ける場合には、第１の主面１４ａおよび第２の主面１４ｂ、ならびに第１の側面１４ｃおよび第２の側面１４ｄの表面に位置するめっき層である長さ方向ｚの中央部におけるそれぞれの樹脂層の厚みは、１μｍ以上１５μｍ以下程度であることが好ましい。
なお、下地電極層を設けずに、めっき層だけで外部電極２６を形成してもよい。以下、下地電極層を設けずに、めっき層を設ける構造について説明する。
第１の外部電極２６ａおよび第２の外部電極２６ｂのそれぞれは、下地電極層が設けられず、めっき層が積層体１４の表面に直接形成されていてもよい。すなわち、積層セラミック電子部品本体１２は、第１の内部電極層１８ａまたは第２の内部電極層１８ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１４の表面に触媒を配設した後で、めっき層が形成されてもよい。
めっき層は、積層体１４の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。また、たとえば、第１の内部電極層１８ａおよび第２の内部電極層１８ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第１の外部電極２６ａおよび第２の外部電極２６ｂはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
下地電極層を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９ｖｏｌ％以上であることが好ましい。
積層セラミック電子部品１０Ａにおいて、複数の積層セラミック電子部品本体１２は、主面同士が対面するように並んで配置される。ここで、それぞれの積層セラミック電子部品本体１２の第１の主面１４ａと第２の主面１４ｂとを結ぶ方向を、積層セラミック電子部品１０Ａの長さ方向Ｚとし、それぞれの積層セラミック電子部品本体１２の第１の端面１４ｅと第２の端面１４ｆと結ぶ方向を、積層セラミック電子部品１０Ａの幅方向Ｙとし、それぞれの積層セラミック電子部品本体１２の第１の側面１４ｃと第２の側面１４ｄとを結ぶ方向を、積層セラミック電子部品１０Ａの高さ方向Ｘとする。
また、詳細に後述される外装材５０は、積層セラミック電子部品本体１２の第１の側面１４ｃおよび第２の側面１４ｄに対向する第１の主面５０ａおよび第２の主面５０ｂと、積層セラミック電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆに対向する第１の側面５０ｃおよび第２の側面５０ｄと、積層セラミック電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂに対向する第１の端面５０ｅおよび第２の端面５０ｆと、を有する。
（２）金属端子
複数の積層セラミック電子部品本体１２、ここでは、４個の積層セラミック電子部品本体１２の両端面に配置される外部電極２６に、金属端子３０が接続される。
金属端子３０は、第１の金属端子３０ａおよび第２の金属端子３０ｂを含む。
複数の積層セラミック電子部品本体１２のそれぞれにおいて、第１の外部電極２６ａには、接合材によって第１の金属端子３０ａが接続される。具体的には、それぞれの積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ上に位置する第１の外部電極２６ａに第１の金属端子３０ａが接続される。
複数の積層セラミック電子部品本体１２のそれぞれにおいて、第２の外部電極２６ｂには、接合材によって第２の金属端子３０ｂが接続される。具体的には、それぞれの積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ上に位置する第２の外部電極２６ｂに第２の金属端子３０ｂが接続される。
金属端子３０は、積層セラミック電子部品本体１２を実装基板に表面実装するために設けられる。金属端子３０には、たとえば、板状のリードフレームが用いられる。この板状のリードフレームにより形成される金属端子３０は、外部電極２６と接続される第１の主面、第１の主面と対向する第２の主面（積層セラミック電子部品本体１２とは反対側の面）および第１の主面と第２の主面との間の厚みを形成する周囲面を有する。
第１の金属端子３０ａは、第１の外部電極２６ａに接続される第１の端子接合部３２ａと、第１の端子接合部３２ａに接続され、第１の側面１４ｃ（実装面側の側面）と実装面との間に隙間をあけて第１の側面１４ｃ（実装面側の側面）と略平行となる方向に延びる第１の延長部３４ａと、第１の延長部３４ａに接続され、積層セラミック電子部品本体１２とは反対側に位置する実装面側に延びる第２の延長部３６ａと、第２の延長部３６ａに接続され、実装基板に実装されることとなる第１の実装部３８ａと、を有する。もっとも、各延長部の構成は、上記の構成のみに限定されず、さらに湾曲する延長部を有していてもよい。
第２の金属端子３０ｂは、第２の外部電極２６ｂに接続される第２の端子接合部３２ｂと、第２の端子接合部３２ｂに接続され、第１の側面１４ｃ（実装面側の側面）と実装面との間に隙間をあけて第１の側面１４ｃ（実装面側の側面）と略平行となる方向に延びる第３の延長部３４ｂと、第３の延長部３４ｂに接続され、積層セラミック電子部品本体１２とは反対側に位置する実装面側に延びる第４の延長部３６ｂと、第４の延長部３６ｂに接続され、実装基板に実装されることとなる第２の実装部３８ｂと、を有する。もっとも、各延長部の構成は、上記の構成のみに限定されず、さらに湾曲する延長部を有していてもよい。
（ａ）第１の端子接合部および第２の端子接合部
第１の金属端子３０ａの第１の端子接合部３２ａは、それぞれの積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第１の外部電極２６ａに接合される部分である。第１の端子接合部３２ａは、複数の積層セラミック電子部品本体１２のそれぞれに設けられる複数の第１の外部電極２６ａを連続的に接続するように設けられており、その形状は特に限定されないが、複数の積層セラミック電子部品本体１２のそれぞれに設けられる複数の第１の外部電極２６ａを連続的に接続可能な矩形形状で設けられる。
第２の金属端子３０ｂの第２の端子接合部３２ｂは、それぞれの積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第２の外部電極２６ｂに接合される部分である。第２の端子接合部３２ｂは、複数の積層セラミック電子部品本体１２のそれぞれに設けられる複数の第２の外部電極２６ｂを連続的に接続するように設けられており、その形状は特に限定されないが、複数の積層セラミック電子部品本体１２のそれぞれに設けられる複数の第２の外部電極２６ｂを連続的に接続可能な矩形形状で設けられる。
図１および図１０に示すように、第１の端子接合部３２ａが、複数の積層セラミック電子部品本体１２のそれぞれに設けられる第１の外部電極２６ａを連続的に接続可能な矩形形状で設けられる場合、第１の金属端子３０ａの第１の端子接合部３２ａの積層セラミック電子部品１０Ａの長さ方向Ｚの長さは、複数の積層セラミック電子部品本体１２のそれぞれの第１の側面１４ｃ（実装面側の側面）上に位置する第１の外部電極２６ａの積層方向ｘの長さをすべてカバーするように設けられていることが好ましい。具体的には、最も積層セラミック電子部品１０Ａの第１の端面５０ｅ側に位置する積層セラミック電子部品本体１２から、最も積層セラミック電子部品１０Ａの第２の端面５０ｆ側に位置する積層セラミック電子部品本体１２に渡って、第１の側面１４ｃ（実装面側の側面）上に位置するすべての第１の外部電極２６ａを連続的にひとつの接合部でカバーするように設けられる。すなわち、複数の積層セラミック電子部品本体１２間の隙間も含めて連続的に設けられる。
また、第２の端子接合部３２ｂが、複数の積層セラミック電子部品本体１２のそれぞれに設けられる第２の外部電極２６ｂを連続的に接続可能な矩形形状で設けられる場合、第２の金属端子３０ｂの第２の端子接合部３２ｂの積層セラミック電子部品１０Ａの長さ方向Ｚの長さは、複数の積層セラミック電子部品本体１２のそれぞれの第１の側面１４ｃ（実装面側の側面）上に位置する第２の外部電極２６ｂの積層方向ｘの長さをすべてカバーするように設けられていることが好ましい。具体的には、最も積層セラミック電子部品１０Ａの第１の端面５０ｅ側に位置する積層セラミック電子部品本体１２から、最も積層セラミック電子部品１０Ａの第２の端面５０ｆ側に位置する積層セラミック電子部品本体１２に渡って、第１の側面１４ｃ（実装面側の側面）上に位置するすべての第２の外部電極２６ｂを連続的にひとつの接合部でカバーするように設けられる。すなわち、複数の積層セラミック電子部品本体１２間の隙間も含めて連続的に設けられる。
この際、複数の積層セラミック電子部品本体１２の最も積層セラミック電子部品１０Ａの第１の端面５０ｅ側に位置する第１の金属端子３０ａの第１の端子接合部３２ａの一方端は、最も積層セラミック電子部品１０Ａの第１の端面５０ｅ側に位置する積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第１の外部電極２６ａの縁端よりも０．０５ｍｍ以上０．２５ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子３０との接合面積を一定にすることができ、接合強度ならびに金属端子３０の抵抗値を一定範囲に制御することができる。
同様に、複数の積層セラミック電子部品本体１２の最も積層セラミック電子部品１０Ａの第２の端面５０ｆ側に位置する第１の金属端子３０ａの第１の端子接合部３２ａの他方端は、最も積層セラミック電子部品１０Ａの第２の端面５０ｆ側に位置する積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第１の外部電極２６ａの縁端よりも０．０５ｍｍ以上０．２５ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子３０との接合面積を一定にすることができ、接合強度ならびに金属端子３０の抵抗値を一定範囲に制御することができる。
また、複数の積層セラミック電子部品本体１２の最も積層セラミック電子部品１０Ａの第１の端面５０ｅ側に位置する第２の金属端子３０ｂの第２の端子接合部３２ｂの一方端は、最も積層セラミック電子部品１０Ａの第１の端面５０ｅ側に位置する積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第２の外部電極２６ｂの縁端よりも０．０５ｍｍ以上０．２５ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子３０との接合面積を一定にすることができ、接合強度ならびに金属端子３０の抵抗値を一定範囲に制御することができる。
同様に、複数の積層セラミック電子部品本体１２の最も積層セラミック電子部品１０Ａの第２の端面５０ｆ側に位置する第２の金属端子３０ｂの第２の端子接合部３２ｂの他方端は、最も積層セラミック電子部品１０Ａの第２の端面５０ｆ側に位置する積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第２の外部電極２６ｂの縁端よりも０．０５ｍｍ以上０．２５ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子３０との接合面積を一定にすることができ、接合強度ならびに金属端子３０の抵抗値を一定範囲に制御することができる。
第１の金属端子３０ａの第１の端子接合部３２ａの積層セラミック電子部品１０Ａの幅方向Ｙの長さは、積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第１の外部電極２６ａの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向ｚと同等の幅か、それよりも短い幅で設けられることが好ましい。たとえば、第１の端子接合部３２ａの幅は、０．７８±０．１５ｍｍの場合、第１の外部電極２６ａの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向ｚの大きさは、１．０±０．３ｍｍである。
第１の金属端子３０ａの第１の端子接合部３２ａの積層セラミック電子部品１０Ａの幅方向Ｙの長さは、積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第１の外部電極２６ａの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向ｚの長さよりも短く設ける場合には、積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に値する第１の外部電極２６ａの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向ｚの長さの６０％以上９０％以下の長さで設けることが好ましい。これにより、半田の積層セラミック電子部品１２下部への回り込み量を制御することができ、半田に含まれるフラックスの残渣を抑制することができる。その結果、フラックスによる下地電極層の侵食を抑制することができ、積層セラミック電子部品１０Ａの耐湿信頼性の低下を抑制することができる。
第２の金属端子３０ｂの第２の端子接合部３２ｂの積層セラミック電子部品１０Ａの幅方向Ｙの長さは、積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第２の外部電極２６ｂの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向ｚと同等の幅か、それよりも短い幅で設けられることが好ましい。たとえば、第２の端子接合部３２ｂの幅は、０．７８±０．１５ｍｍの場合、第２の外部電極２６ｂの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向Ｚの大きさは、１．０±０．３ｍｍである。
第２の金属端子３０ｂの第２の端子接合部３２ｂの積層セラミック電子部品１０Ａの幅方向Ｙの長さは、積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に位置する第２の外部電極２６ｂの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向Ｚの長さよりも短く設ける場合には、積層セラミック電子部品本体１２の第１の側面１４ｃ（実装面側の側面）上に値する第２の外部電極２６ｂの第１の端面１４ｅと第２の端面１４ｆとを結ぶ長さ方向Ｚの長さの６０％以上９０％以下の長さで設けることが好ましい。これにより、半田の積層セラミック電子部品１２下部への回り込み量を制御することができ、半田に含まれるフラックスの残渣を抑制することができる。その結果、フラックスによる下地電極層の侵食を抑制することができ、積層セラミック電子部品１０Ａの耐湿信頼性の低下を抑制することができる。
（ｂ）第１の延長部および第３の延長部
第１の金属端子３０ａの第１の延長部３４ａは、第１の端子接合部３２ａに接続され、第１の側面１４ｃまたは第２の側面１４ｄ（実装面側の側面）と略平行となる方向に積層セラミック電子部品本体１２から遠ざかるように延びている。これにより、外装材５０でモールドされている距離を長くすることができ、その結果、導体間の絶縁表面距離（沿面距離）を確保することができる。また、端子曲げ時の曲げしろを確保することもできる。
第１の金属端子３０ａの第１の延長部３４ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、第１の端子接合部３２ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さよりも短く形成されていることが好ましい。具体的には、第１の端子接合部３２ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さの５０％以上９０％以下の長さであることが好ましい。これにより、外装材５０によるモールド時の樹脂流入口を下側に確保することができ、最適な樹脂流動性を確保することができる。また、金属端子材料量の低減をすることができ、コスト削減効果が得られる。ただし、第１の金属端子３０ａの第１の延長部３４ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、第１の端子接合部３２ａと同じ長さで引き出されていてもよいが、階段状に段階的に長さを短くしてもよいし、テーパ状に長さを短くしてもよい。
第１の延長部３４ａの積層セラミック電子部品１０Ａの幅方向Ｙに沿った長さは、特に限定されないが、３ｍｍ以上５ｍｍ以下であることが好ましい。これにより、外装材５０でモールドされている距離を長くすることができ、その結果、導体間の絶縁表面距離（沿面距離）を確保することができる。また、端子曲げ時の曲げしろを確保することもできる。
第１の延長部３４ａの一部は、表面が凹状に加工されており、加工部において第１の金属端子３０ａの母材が露出していてもよい。これにより、万が一、接合部における接合材が溶融したとしても、この凹状の加工部において、第１の金属端子３０ａの母材が露出することにより接合材の濡れ性が低下しているため、半田の流出を食い止められ、溶融した接合材が外装材５０の外に流れ出ることを抑制することができる。
さらに、第１の延長部３４ａには、図１０に示すように、第１の切り欠き部４０ａが形成されていてもよい。これにより、金属端子材料量の低減をすることができ、コスト削減効果が得られる。また、基板実装後の基板からの応力を緩和する効果が得られる。
第２の金属端子３０ｂの第３の延長部３４ｂは、第２の端子接合部３２ｂに接続され、第１の側面１４ｃまたは第２の側面１４ｄ（実装面側の側面）と略平行となる方向に積層セラミック電子部品本体１２から遠ざかるように延びている。これにより、外装材５０でモールドされている距離を長くすることができ、その結果、導体間の絶縁表面距離（沿面距離）を確保することができる。また、端子曲げ時の曲げしろを確保することもできる。
第２の金属端子３０ｂの第３の延長部３４ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、第２の端子接合部３２ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さよりも短く形成されていることが好ましい。具体的には、第２の端子接合部３２ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さの５０％以上９０％以下の長さであることが好ましい。これにより、外装材５０によるモールド時の樹脂流入口を下側に確保することができ、最適な樹脂流動性を確保することができる。また、金属端子材料量の低減をすることができ、コスト削減効果が得られる。ただし、第２の金属端子３０ｂの第３の延長部３４ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、第１の端子接合部３２ａと同じ長さで引き出されていてもよいが、階段状に段階的に長さを短くしてもよいし、テーパ状に長さを短くしてもよい。
第３の延長部３４ｂの積層セラミック電子部品１０Ａの幅方向Ｙに沿った長さは、特に限定されないが、３ｍｍ以上５ｍｍ以下であることが好ましい。これにより、外装材５０でモールドされている距離を長くすることができ、その結果、導体間の絶縁表面距離（沿面距離）を確保することができる。また、端子曲げ時の曲げしろを確保することもできる。
第３の延長部３４ｂの一部は、表面が凹状に加工されており、加工部において第２の金属端子３０ｂの母材が露出していてもよい。これにより、万が一、接合部における接合材が溶融したとしても、この凹状の加工部において、第２の金属端子３０ｂの母材が露出することにより接合材の濡れ性が低下しているため、半田の流出を食い止められ、溶融した接合材が外装材５０の外に流れ出ることを抑制することができる。
さらに、第３の延長部３４ｂには、図１０に示すように、第４の切り欠き部４０ｂが形成されていてもよい。これにより、金属端子材料量の低減をすることができ、コスト削減効果が得られる。また、基板実装後の基板からの応力を緩和する効果が得られる。
（ｃ）第２の延長部および第４の延長部
第１の金属端子３０ａの第２の延長部３６ａは、第１の延長部３４ａに接続され、実装面に対向する面となる第１の側面１４ｃまたは第２の側面１４ｄと実装面との間に隙間を設けるように実装面方向に延びている。これにより、実装基板からの距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、外装材５０の下側の厚みを厚くすることができ、絶縁性を確保することができる。具体的には、第１の延長部３４ａの終端から湾曲して実装面の方向に延びている。なお、湾曲部分の角度は緩やかに湾曲していてもよく、ほぼ直角となるように湾曲していてもよい。
第１の金属端子３０ａの第２の延長部３６ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、特に限定されないが、第１の延長部３４ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さと同じ長さで形成されていることが好ましい。
第２の延長部３６ａの実装面へと延びる長さは、後述する外装材５０の実装面に対向する面と実装面との隙間が、０．１５ｍｍ以上２ｍｍ以下になるように設けられることが好ましい。このように、外装材５０に被覆された積層セラミック電子部品本体１２を実装面から浮かすことで、実装基板からの距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、外装材５０の下側の厚みを厚くすることができ、絶縁性を確保することができる。
第２の延長部３６ａの一部は、第１の延長部３４ａと同様に、表面が凹状に加工されており、加工部において、第１の金属端子３０ａの母材が露出していてもよい。これにより、万が一、接合部における接合材が溶融したとしても、この凹状の加工部において、第１の金属端子３０ａの母材が露出することにより、半田の濡れ性が低下しているため、半田の流出が食い止められ、溶融した半田が外装材５０の外に流れ出ることを抑制することができる。
さらに、第２の延長部３６ａの中央部には、図１０に示すように、第２の切り欠き部４４ａが形成されており、二股形状である。これにより、基板への実装後の実装基板からの応力を緩和する効果が得られる。なお、第２の延長部３６ａは、二股以上に分割されてもよく、第２の切り欠き部４４ａが形成されていなくてもよい。
また、第２の延長部３６ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った両端部の一部に、上記とは別の曲げ用切り欠き部４２ａが設けられていてもよい。これにより、第１の金属端子３０ａの曲げ時の材料の逃げを確保することができ、曲げ性を良好にすることができる。
第２の金属端子３０ｂの第４の延長部３６ｂは、第３の延長部３４ｂに接続され、実装面に対向する面となる第１の側面１４ｃまたは第２の側面１４ｄと実装面との間に隙間を設けるように実装面方向に延びている。これにより、実装基板からの距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、外装材５０の下側の厚みを厚くすることができ、絶縁性を確保することができる。具体的には、第３の延長部３４ｂの終端から湾曲して実装面の方向に延びている。なお、湾曲部分の角度は緩やかに湾曲していてもよく、ほぼ直角となるように湾曲していてもよい。
第２の金属端子３０ｂの第４の延長部３６ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、特に限定されないが、第２の延長部３４ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さと同じ長さで形成されていることが好ましい。
第４の延長部３６ｂの実装面へと延びる長さは、後述する外装材５０の実装面に対向する面と実装面との隙間が、０．１５ｍｍ以上２ｍｍ以下になるように設けられることが好ましい。このように、外装材５０に被覆された積層セラミック電子部品本体１２を実装面から浮かすことで、実装基板からの距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、外装材５０の下側の厚みを厚くすることができ、絶縁性を確保することができる。
第４の延長部３６ｂの一部は、第３の延長部３４ｂと同様に、表面が凹状に加工されており、加工部において、第２の金属端子３０ｂの母材が露出していてもよい。これにより、万が一、接合部における接合材が溶融したとしても、この凹状の加工部において、第２の金属端子３０ｂの母材が露出することにより、半田の濡れ性が低下しているため、半田の流出が食い止められ、溶融した半田が外装材５０の外に流れ出ることを抑制することができる。
さらに、第４の延長部３６ｂの中央部には、図１０に示すように、第５の切り欠き部４４ｂが形成されており、二股形状である。これにより、基板への実装後の実装基板からの応力を緩和する効果が得られる。なお、第４の延長部３６ｂは、二股以上に分割されてもよく、第５の切り欠き部４４ｂが形成されていなくてもよい。
また、第４の延長部３６ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った両端部の一部に、上記とは別の曲げ用切り欠き部４２ｂが設けられていてもよい。これにより、第１の金属端子３０ｂの曲げ時の材料の逃げを確保することができ、曲げ性を良好にすることができる。
（ｄ）第１の実装部および第２の実装部
第１の金属端子３０ａの第１の実装部３８ａは、第２の延長部３６ａに接続され、実装基板に実装される部分であり、実装面と略平行になるように延びている。
第１の金属端子３０ａの第１の実装部３８ａは、連続的な矩形形状である。
第１の実装部３８ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、特に限定されていないが、第２の延長部３６ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さと同じ長さで形成されていることが好ましい。なお、第１の実装部３８ａの第２の延長部３６ａと接続される側とは反対側の端辺の中央部には、図１０に示すように、第３の切り欠き４６ａが設けられてもよい。そして、第１の実装部３８ａの第２の延長部３６ａと接続される側とは反対側の端辺には、第３の切り欠き部４６ａを挟んで、複数の第１の実装片３８ａ１、３８ａ２とが配置される。第３の切り欠き部４６ａを設ける場合は、第１の実装部３８ａの中央部において、一部切り抜かれているが、それぞれ最も外側に位置する第１の実装部３８ａの両端の部分は、第２の延長部３６ａの両端と揃うように形成されていることが好ましい。
第１の実装部３８ａの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、「第１の実装部および第２の実装部の面積（ｍｍ2）≧積層セラミック電子部品１０Ａの重量（ｇ）×２／半田の凝集力」となるようにすることが好ましい。これにより、積層セラミック電子部品１０Ａの重力質量に対して、実装基板と積層セラミック電子部品１０Ａとの接着強度を十分に確保することができるため、実装基板からの積層セラミック電子部品１０Ａの落下を抑制することができる。なお、半田の凝集力は、引っ張り試験により積層セラミック電子部品１０Ａを実装基板から引っ張り、積層セラミック電子部品１０Ａが実装される半田を起点に積層セラミック電子部品１０Ａが実装基板からはがれた際の力とする。
第２の金属端子３０ｂの第２の実装部３８ｂは、第４の延長部３６ｂに接続され、実装基板に実装される部分であり、実装面と略平行になるように延びている。
第２の金属端子３０ｂの第２の実装部３８ｂは、連続的な矩形形状である。
第２の実装部３８ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、特に限定されていないが、第４の延長部３６ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さと同じ長さで形成されていることが好ましい。なお、第２の実装部３８ｂの第４の延長部３６ｂと接続される側とは反対側の端辺の中央部には、図１０に示すように、第６の切り欠き４６ｂが設けられてもよい。そして、第２の実装部３８ｂの第４の延長部３６ｂと接続される側とは反対側の端辺には、第６の切り欠き部４６ｂを挟んで、複数の第２の実装片３８ｂ１、３８ｂ２とが配置される。第６の切り欠き部４６ｂを設ける場合は、第２の実装部３８ｂの中央部において、一部切り抜かれているが、それぞれ最も外側に位置する第１の実装部３８ａの両端の部分は、第４の延長部３６ｂの両端と揃うように形成されていることが好ましい。
第２の実装部３８ｂの積層セラミック電子部品１０Ａの長さ方向Ｚに沿った長さは、「第１の実装部および第２の実装部の面積（ｍｍ2）≧積層セラミック電子部品１０Ａの重量（ｇ）×２／半田の凝集力」となるようにすることが好ましい。これにより、積層セラミック電子部品１０Ａの重力質量に対して、実装基板と積層セラミック電子部品１０Ａとの接着強度を十分に確保することができるため、実装基板からの積層セラミック電子部品１０Ａの落下を抑制することができる。なお、半田の凝集力は、引っ張り試験により積層セラミック電子部品１０Ａを実装基板から引っ張り、積層セラミック電子部品１０Ａが実装される半田を起点に積層セラミック電子部品１０Ａが実装基板からはがれた際の力とする。
金属端子３０は、端子本体と端子本体の表面に形成されためっき膜とを有する。
端子本体は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。具体的には、たとえば、端子本体の母材は、Ｆｅ－１８Ｃｒ合金やＦｅ－４２Ｎｉ合金やＣｕ－８Ｓｎ合金である。金属端子３０の端子本体の厚みは、０．０５ｍｍ以上０．５ｍｍ以下であることが好ましい。
めっき膜は、下層めっき膜と上層めっき膜とを有する。下層めっき膜は、端子本体の表面に形成されており、上層めっき膜は、下層めっき膜の表面に形成される。なお、下層めっき膜および上層めっき膜のそれぞれは、複数のめっき膜により構成されていてもよい。
下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうち一種以上の金属を主成分として含む合金からなる。下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。
下層めっき膜の厚みは、０．２μｍ以上５．０μｍ以下であることが好ましい。
上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなることが好ましい。なお、上層めっき膜を、ＳｎまたはＳｎを主成分として含む合金により形成されると、金属端子３０と外部電極２６とのはんだ付き性を向上させることができる。
上層めっき膜の厚みは、１．０μｍ以上５．０μｍ以下であることが好ましい。
また、端子本体および下層めっき膜のそれぞれを、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することで、外部電極２６の耐熱性を向上させることができる。
さらに、めっき膜は、少なくとも金属端子３０の実装部３８ａ、３８ｂおよび延長部３４ａ、３４ｂ、３６ａ、３６ｂの周囲面においては形成されていなくてもよい。これにより、積層セラミック電子部品１０Ａを半田により実装する際に、半田の金属端子３０への濡れ上がりを抑制することが可能になる。そのため、積層セラミック電子部品本体１２と金属端子３０との間（浮き部分）に半田が濡れ上がることを抑制することができ、浮き部分に半田が充填されることを防止することができる。よって、浮き部分の空間を十分に確保することができるため、基板への振動伝達を抑制することができ、安定して積層セラミック電子部品１０Ａの鳴き抑制効果を発揮することが可能となる。なお、金属端子３０の全周囲面においてめっき膜が形成されていなくてもよい。
金属端子３０の実装部３８ａ、３８ｂおよび延長部３４ａ、３４ｂ、３６ａ、３６ｂ、または、金属端子３０の全周囲面のめっき膜を除去する場合、その除去の方法は機械的に除去（切削、研磨）、または、レーザートリミングによる除去、めっき剥離剤（たとえば、水酸化ナトリウム）による除去、金属端子３０のめっき膜形成前に、レジストでめっきを形成しない部分を覆って、金属端子３０にめっき膜を形成した後にレジストを除去するといった方法で除去することができる。
（３）接合材
複数の第１の外部電極２６ａと第１の金属端子３０ａ、および複数の第２の外部電極２６ｂと第２の金属端子３０ｂは、接合材により接続されている。
接合材は、半田であることが好ましく、特に高融点のＰｂフリー半田であることが好ましい。これにより、積層セラミック電子部品本体１２と金属端子３０との接合強度を確保しつつ、基板実装時のフローまたはリフロー温度に対する接合部の耐熱性を確保するおことができる。
高融点のＰｂフリー半田は、たとえば、Ｓｎ－Ｓｂ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｂｉ系などの鉛フリー半田であることが好ましく、中でも、Ｓｎ－１０Ｓｂ～Ｓｎ－１５Ｓｂ半田であることが好ましい。これにより、実装時における接合部の耐熱性を確保することができる。
（４）外装材
外装材５０は、複数の積層セラミック電子部品本体１２、第１の外部電極２６ａ、第２の外部電極２６ｂ、第１の金属端子３０ａの一部（第１の端子接合部３２ａおよび第１の延長部３４ａの少なくとも一部）、第２の金属端子３０ｂの一部（第２の端子接合部３２ｂおよび第３の延長部３４ｂの少なくとも一部）を覆うように配置されている。これにより外装材５０でモールドされている距離を長くすることができ、その結果、導体間の絶縁表面距離（沿面距離）を確保することができる。このとき、外装材５０は、複数の積層セラミック電子部品本体１２間の隙間部においても、外装材５０が充填されるように形成されている。
外装材５０の形状は特に限定されないが、台形形状で形成される。なお、直方体形状に形成されてもよい。なお、外装材５０の角部の形状は、特に限定されることなく、丸められていてもよい。
外装材５０の第１の主面５０ａおよび第２の主面５０ｂは平面状に構成されていることが好ましい。これにより、十分な平坦度を確保することができ、実装基板に積層セラミック電子部品１０Ａを搭載する際に用いる実装機のマウンターの吸着不良を防止することができ、確実に実装基板に積層セラミック電子部品１０Ａを搭載することが可能となる。その結果、実装不良の発生を防止することが可能となる。
外装材５０は、たとえば、液状や粉状のシリコーン系やエポキシ系などの樹脂を塗装して形成されている。また、外装材５０は、エンジニアリングプラスチックをインジェクションモールド法やトランスファーモールド法等によりモールドしてもよい。特に、外装材５０の材料は、熱硬化型エポキシ樹脂からなることが好ましい。これにより、外装材５０と積層セラミック電子部品本体１２または金属端子３０との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。
積層セラミック電子部品１０Ａの複数の積層セラミック電子部品本体１２と外装材５０、第１の金属端子３０ａおよび第２の金属端子３０ｂを含む長さ方向Ｚの寸法をＬ寸法とする。言い換えると、積層セラミック電子部品本体１２の両主面を結ぶ方向に延びる積層セラミック電子部品１０Ａの長さ方向Ｚの長さをＬ寸法とする。Ｌ寸法は、５．０ｍｍ以上２０．０ｍｍ以下であることが好ましい。
積層セラミック電子部品１０Ａの複数の積層セラミック電子部品本体１２と外装材５０、第１の金属端子３０ａおよび第２の金属端子３０ｂを含む幅方向Ｙの寸法をＷ寸法とする。言い換えると、積層セラミック電子部品本体１２の両端面を結ぶ方向に延びる積層セラミック電子部品１０Ａの幅方向Ｙの長さをＷ寸法とする。Ｗ寸法は、５．０ｍｍ以上２０．０ｍｍ以下であることが好ましい。
積層セラミック電子部品１０Ａの複数の積層セラミック電子部品本体１２と外装材５０、第１の金属端子３０ａおよび第２の金属端子３０ｂを含む高さ方向Ｘの寸法をＴ寸法とする。言い換えると、積層セラミック電子部品本体１２の両側面を結ぶ方向に延びる積層セラミック電子部品１０Ａの高さ方向Ｘの長さをＴ寸法とする。Ｔ寸法は、２．０ｍｍ以上１０．０ｍｍ以下であることが好ましい。
積層セラミック電子部品１０Ａにおいて、内部の複数の積層セラミック電子部品本体１２はそれぞれ隙間が空くように配置されている。この時、部品間の隙間は、０．４５ｍｍ以上１．０ｍｍ以下であることが好ましい。これにより、隙間の樹脂による断熱性が確保され、発熱の抑制効果を得ることができる。
図１に示す積層セラミック電子部品１０Ａは、複数の積層セラミック電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂを結ぶ積層方向ｘのｔ寸法が、複数の積層セラミック電子部品本体１２の第１の側面１４ｃおよび第２の側面１４ｄを結ぶ方向の幅方向ｙのｗ寸法よりも小さく、複数の積層セラミック電子部品本体１２が、第１の側面１４ｃまたは第２の側面１４ｄが、実装面と対向するように配置され、第１の金属端子３０ａは、複数の積層セラミック電子部品本体１２のそれぞれの第１の外部電極２６ａに跨るように配置され、第２の金属端子３０ｂは、複数の積層セラミック電子部品本体１２のそれぞれの第２の外部電極２６ｂに跨るように配置され、積層体１４と、第１の外部電極２６ａおよび第２の外部電極２６ｂと、第１の金属端子３０ａおよび第２の金属端子３０ｂの少なくとも一部が外装材５０で覆われるので、沿面距離を確保することができるため、沿面放電を抑制しつつ、小型化および表面実装が実現可能となる。
（第２の実施の形態）
この発明の第２の実施の形態にかかる積層セラミック電子部品について説明する。図１１は、この発明の第２の実施の形態にかかる積層セラミック電子部品の一例を示す外観斜視図である。図１２は、この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の正面図である。図１３は、この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の側面図である。図１４は、この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の上面図である。図１５は、この発明の第２の実施の形態にかかる積層セラミック電子部品を示す図１１に示す積層セラミック電子部品の底面図である。図１６は、図１１に示す積層セラミック電子部品本体の線ＸＶＩ－ＸＶＩにおける断面図である。図１７は、この発明の第２の実施の形態にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図である。
なお、この実施の形態にかかる積層セラミック電子部品１０Ｂは、一対の金属端子１３０および外装材１５０の構成が、一対の金属端子３０と異なる構成であることを除いて、図１を用いて説明した積層セラミック電子部品１０Ａと同様の構成を有する。従って、図１に示した積層セラミック電子部品１０Ａと同一部分には、同一の符号を付し、その説明を省略する。
積層セラミック電子部品１０Ｂとして、複数の積層セラミック電子部品本体１２を含む。また、積層セラミック電子部品１０Ｂは、積層セラミック電子部品本体１２の外部電極２６に接続される金属端子１３０、ならびに積層体１４、外部電極２６および金属端子１３０の一部を覆うための外装材１５０を含む。
また、外装材１５０は、積層セラミック電子部品本体１２の第１の側面１４ｃおよび第２の側面１４ｄに対向する第１の主面１５０ａおよび第２の主面１５０ｂと、積層セラミック電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆに対向する第１の側面１５０ｃおよび第２の側面１５０ｄと、積層セラミック電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂに対向する第１の端面５０ｅおよび第２の端面１５０ｆと、を有する。
図１７示す積層セラミック電子部品１０Ｂに用いられる金属端子１３０は、第１の金属端子１３０ａおよび第２の金属端子１３０ｂを含む。
複数の積層セラミック電子部品本体１２のそれぞれにおいて、第１の外部電極２６ａには、接合材によって第１の金属端子１３０ａが接続される。具体的には、それぞれの積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ上に位置する第１の外部電極２６ａに第１の金属端子１３０ａが接続される。
複数の積層セラミック電子部品本体１２のそれぞれにおいて、第２の外部電極２６ｂには、接合材によって第２の金属端子１３０ｂが接続される。具体的には、それぞれの積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ上に位置する第２の外部電極２６ｂに第２の金属端子１３０ｂが接続される。
第１の金属端子１３０ａは、第１の外部電極２６ａに接続される第１の端子接合部１３２ａと、第１の端子接合部１３２ａに接続され、第１の側面１４ｃ（実装面側の側面）と実装面との間に隙間をあけて第１の側面１４ｃ（実装面側の側面）と略平行となる方向に延びる第１の延長部１３４ａと、第１の延長部１３４ａに接続され、積層セラミック電子部品本体１２とは反対側に位置する実装面側に延びる第２の延長部１３６ａと、第２の延長部１３６ａに接続され、実装基板に実装されることとなる第１の実装部１３８ａと、を有する。もっとも、延長部の構成は、上記の構成のみに限定されず、さらに湾曲する延長部を有していてもよい。
第２の金属端子１３０ｂは、第２の外部電極２６ｂに接続される第２の端子接合部１３２ｂと、第２の端子接合部１３２ｂに接続され、第１の側面１４ｃ（実装面側の側面）と実装面との間に隙間をあけて第１の側面１４ｃ（実装面側の側面）と略平行となる方向に延びる第３の延長部１３４ｂと、第３の延長部１３４ｂに接続され、積層セラミック電子部品本体１２とは反対側に位置する実装面側に延びる第４の延長部１３６ｂと、第４の延長部１３６ｂに接続され、実装基板に実装されることとなる第２の実装部１３８ｂと、を有する。もっとも、延長部の構成は、上記の構成のみに限定されず、さらに湾曲する延長部を有していてもよい。
図１１示す積層セラミック電子部品１０Ｂに用いられる第１の金属端子１３０ａの第１の端子接合部１３２ａは、図１７に示すように、第１の金属端子３０ａの第１の端子接合部３２ａとは異なり、複数の積層セラミック電子部品本体１２の間で複数の第１の隙間部１４８ａ１～１４８ａ３が設けられる。そして、複数の第１の隙間部１４８ａ１～１４８ａ３により、第１の端子接合部１３２ａは、複数の第１の接合片１３２ａ１～１３２ａ４に分割される。これにより、複数の積層セラミック電子部品本体１２のそれぞれの第１の外部電極２６ａに対応して、複数の第１の接合片１３２ａ１～１３２ａ４が設けられる。
また、第２の金属端子１３０ｂの第２の端子接合部１３２ｂは、図１７に示すように、第２の金属端子３０ｂの第２の端子接合部３２ｂとは異なり、複数の積層セラミック電子部品本体１２の間で複数の第２の隙間部１４８ｂ１～１４８ｂ３が設けられる。そして、複数の第２の隙間部１４８ｂ１～１４８ｂ３により、第２の端子接合部１３２ｂは、複数の第２の接合片１３２ｂ１～１３２ｂ４に分割される。これにより、複数の積層セラミック電子部品本体１２のそれぞれの第２の外部電極２６ｂに対応して、複数の第２の接合片１３２ｂ１～１３２ｂ４が設けられる。
図１７に示すように、複数の第１の接合片１３２ａ１～１３２ａ４が複数の積層セラミック電子部品本体１２のそれぞれの第１の外部電極２６ａに独立して設けられる場合には、第１の金属端子１３０ａの第１の端子接合部１３２ａの各第１の接合片１３２ａ１～１３２ａ４の積層セラミック電子部品１０Ｂの長さ方向Ｚの長さは、複数の積層セラミック電子部品本体１２のそれぞれの第１の側面(実装面側の側面)上に位置する第１の外部電極２６ａの積層方向ｘのそれぞれの長さに対応するように独立して設けられていることが好ましい。
この際、積層セラミック電子部品１０Ｂの第１の端面１５０ｅ側に位置する第１の金属端子１３０ａの第１の端子接合部１３２ａの一方端は、積層セラミック電子部品１０Ｂの第１の端面１５０ｅ側に位置する積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ（実装面側の側面）上に位置する第１の外部電極２６ａの縁端よりも、０．１ｍｍ以上０．２ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子１３０との接合面積を一定にする事ができ、接合強度ならびに金属端子の抵抗値を一定範囲に制御する事ができる。なお、上記の突出の幅に応じて、複数の積層セラミック電子部品本体の間の隙間は調整される。
同様に、それぞれの積層セラミック電子部品１０Ｂの第２の端面１５０ｆ側に位置する第１の金属端子１３０ａの第１の端子接合部１３２ａの他方端は、積層セラミック電子部品１０Ｂの第２の端面１５０ｆ側に位置する積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ（実装面側の側面）上に位置する第１の外部電極２６ａの縁端よりも、０．１ｍｍ以上０．２ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子１３０との接合面積を一定にする事ができ、接合強度ならびに金属端子の抵抗値を一定範囲に制御する事ができる。なお、上記の突出の幅に応じて、複数の積層セラミック電子部品本体１２の間の隙間は調整される。
図１７に示すように、複数の第２の接合片１３２ｂ１～１３２ｂ４が複数の積層セラミック電子部品本体１２のそれぞれの第２の外部電極２６ｂに独立して設けられる場合には、第２の金属端子１３０ｂの第２の端子接合部１３２ｂの各第２の接合片１３２ｂ１～１３２ｂ４の積層セラミック電子部品１０Ｂの長さ方向Ｚの長さは、複数の積層セラミック電子部品本体１２のそれぞれの第１の側面１４ｃ(実装面側の側面)上に位置する第２の外部電極２６ｂの積層方向ｘのそれぞれの長さに対応するように独立して設けられていることが好ましい。
この際、積層セラミック電子部品１０Ｂの第１の端面１５０ｅ側に位置する第２の金属端子１３０ｂの第２の端子接合部１３２ｂの一方端は、積層セラミック電子部品１０Ｂの第１の端面側に位置する積層セラミック電子部品本体１２の第１の側面または第２の側面（実装面側の側面）上に位置する第２の外部電極２６ｂの縁端よりも、０．１ｍｍ以上０．２ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子１３０との接合面積を一定にする事ができ、接合強度ならびに金属端子の抵抗値を一定範囲に制御する事ができる。なお、上記の突出の幅に応じて、複数の積層セラミック電子部品本体の間の隙間は調整される。
同様に、それぞれの積層セラミック電子部品１０Ｂの第２の端面１５０ｆ側に位置する第２の金属端子１３０ｂの第２の端子接合部１３２ｂの他方端は、積層セラミック電子部品１０Ｂの第２の端面１５０ｆ側に位置する積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ（実装面側の側面）上に位置する第２の外部電極２６ｂの縁端よりも、０．１ｍｍ以上０．２ｍｍ以下で突出して設けられていることが好ましい。これにより、各積層セラミック電子部品本体１２と金属端子１３０との接合面積を一定にする事ができ、接合強度ならびに金属端子の抵抗値を一定範囲に制御する事ができる。なお、上記の突出の幅に応じて、複数の積層セラミック電子部品本体１２の間の隙間は調整される。
第１の金属端子１３０ａの第１の延長部１３４ａには、複数の第１の切り欠き部１４０ａ１～１４０ａ４が設けられる。
同様に、第２の金属端子１３０ｂの第３の延長部１３４ｂには、複数の第４の切り欠き部１４０ｂ１～１４０ｂ４が設けられる。
第２の延長部１３６ａの積層セラミック電子部品１０Ｂの長さ方向Ｚに沿った両端部の一部に、上記とは別の曲げ用切り欠き部１４２ａが設けられていてもよい。これにより、第１の金属端子１３０ａの曲げ時の材料の逃げを確保することができ、曲げ性を良好にすることができる。
また、第４の延長部１３６ｂの積層セラミック電子部品１０Ｂの長さ方向Ｚに沿った両端部の一部に、上記とは別の曲げ用切り欠き部１４２ｂが設けられていてもよい。これにより、第１の金属端子１３０ｂの曲げ時の材料の逃げを確保することができ、曲げ性を良好にすることができる。
さらに、第１の実装部１３８ａの第２の延長部１３６ａと接続される側とは反対側の端辺の中央部には、第３の切り欠き１４６ａが設けられる。そして、第１の実装部１３８ａの第２の延長部１３６ａと接続される側とは反対側の端辺には、複数の第３の切り欠き１４６ａ１～１４６ａ４により、複数の第１の実装片１３８ａ１～１３８ａ５とが配置される。
同様に、第２の実装部１３８ｂの第４の延長部１３６ｂと接続される側とは反対側の端辺の中央部には、第６の切り欠き１４６ｂが設けられる。そして、第２の実装部１３８ｂの第４の延長部１３６ｂと接続される側とは反対側の端辺には、複数の第６の切り欠き１４６ｂ１～１４６ｂ４を挟んで、複数の第２の実装片１３８ｂ１～１３８ｂ５とが配置される。
図１１示す積層セラミック電子部品１０Ｂの外装材１５０は、積層セラミック電子部品１０Ａの外装材５０とは異なり、その形状は、直方体形状に形成される。なお、台形形状に形成されてもよい。
図１１に示す積層セラミック電子部品１０Ｂは、図１に示す積層セラミック電子部品１０Ａと同一の効果を奏する。
図１に示す積層セラミック電子部品の変形例にかかる積層セラミック電子部品について説明する。図１８は、図１に示す積層セラミック電子部品の変形例にかかる積層セラミック電子部品の一例を示す外観斜視図である。図１９は、変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の正面図である。図２０は、変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の側面図である。図２１は、変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の上面図である。図２２は、変形例にかかる積層セラミック電子部品を示す図１８に示す積層セラミック電子部品の底面図である。図２３は、図１８に示す積層セラミック電子部品本体の線ＸＸＩＩＩ－ＸＸＩＩＩにおける断面図である。図２４は、変形例にかかる積層セラミック電子部品が備える金属端子を示す外観斜視図である。
積層セラミック電子部品１０Ｃとして、１つの積層セラミック電子部品本体１２を含む。また、積層セラミック電子部品１０Ｃは、積層セラミック電子部品本体１２の外部電極２６に接続される金属端子２３０、ならびに積層体１４、外部電極２６、および金属端子２３０の一部を覆うための外装材２５０を含む。
また、外装材２５０は、積層セラミック電子部品本体１２の第１の側面１４ｃおよび第２の側面１４ｄに対向する第１の主面２５０ａおよび第２の主面２５０ｂと、積層セラミック電子部品本体１２の第１の端面１４ｅおよび第２の端面１４ｆに対向する第１の側面２５０ｃおよび第２の側面２５０ｄと、積層セラミック電子部品本体１２の第１の主面１４ａおよび第２の主面１４ｂに対向する第１の端面２５０ｅおよび第２の端面２５０ｆと、を有する。
図１８示す積層セラミック電子部品１０Ｃに用いられる金属端子２３０は、第１の金属端子２３０ａおよび第２の金属端子２３０ｂを含む。積層セラミック電子部品本体１２において、第１の外部電極２６ａには、接合材によって第１の金属端子２３０ａが接続される。具体的には、積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ上に位置する第１の外部電極２６ａに第１の金属端子２３０ａが接続される。
積層セラミック電子部品本体１２において、第２の外部電極２６ｂには、接合材によって第２の金属端子２３０ｂが接続される。具体的には、積層セラミック電子部品本体１２の第１の側面１４ｃまたは第２の側面１４ｄ上に位置する第２の外部電極２６ｂに第２の金属端子２３０ｂが接続される。
第１の金属端子２３０ａは、第１の外部電極２６ａに接続される第１の端子接合部２３２ａと、第１の端子接合部２３２ａに接続され、第１の側面１４ｃ（実装面側の側面）と実装面との間に隙間をあけて第１の側面１４ｃ（実装面側の側面）と略平行となる方向に延びる第１の延長部２３４ａと、第１の延長部２３４ａに接続され、積層セラミック電子部品本体１２とは反対側に位置する実装面側に延びる第２の延長部２３６ａと、第２の延長部２３６ａに接続され、実装基板に実装されることとなる第１の実装部２３８ａと、を有する。もっとも、延長部の構成は、上記の構成のみに限定されず、さらに湾曲する延長部を有していてもよい。
第２の金属端子２３０ｂは、第２の外部電極２６ｂに接続される第２の端子接合部２３２ｂと、第２の端子接合部２３２ｂに接続され、第１の側面１４ｃ（実装面側の側面）と実装面との間に隙間をあけて第１の側面１４ｃ（実装面側の側面）と略平行となる方向に延びる第３の延長部２３４ｂと、第３の延長部２３４ｂに接続され、積層セラミック電子部品本体１２とは反対側に位置する実装面側に延びる第４の延長部２３６ｂと、第４の延長部２３６ｂに接続され、実装基板に実装されることとなる第２の実装部２３８ｂと、を有する。もっとも、延長部の構成は、上記の構成のみに限定されず、さらに湾曲する延長部を有していてもよい。
第２の延長部２３６ａの積層セラミック電子部品１０Ｃの長さ方向Ｚに沿った両端部の一部に、上記とは別の曲げ用切り欠き部２４２ａが設けられていてもよい。これにより、第１の金属端子２３０ａの曲げ時の材料の逃げを確保することができ、曲げ性を良好にすることができる。
また、第４の延長部２３６ｂの積層セラミック電子部品１０Ｃの長さ方向Ｚに沿った両端部の一部に、上記とは別の曲げ用切り欠き部２４２ｂが設けられていてもよい。これにより、第１の金属端子２３０ｂの曲げ時の材料の逃げを確保することができ、曲げ性を良好にすることができる。
図１８に示す積層セラミック電子部品１０Ｃは、図１に示す積層セラミック電子部品１０Ａと同一の効果を奏する。
２．積層セラミック電子部品の製造方法
次に、以上の構成からなる積層セラミック電子部品の製造方法の一実施の形態について、積層セラミック電子部品１０Ａを例にして説明する。なお、以下の説明では、積層セラミック電子部品本体１２として積層セラミックコンデンサとする製造方法を例として説明する。
（１）積層セラミック電子部品本体の製造方法
まず、セラミック粉末を含むセラミックペーストを、たとえば、スクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートが作製される。
次に、セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、たとえば、スクリーン印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとが用意される。なお、セラミックペーストや、内部電極形成用の導電ペーストには、たとえば、公知のバインダや溶媒が含まれていてもよい。
続いて、内部電極形成用導電パターンが形成されていない外層用のセラミックグリーンシートが所定枚数積層され、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートが順次積層され、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体が作製される。この時、内部電極形成用導電パターンが印刷されているセラミックグリーンシートは、内部電極形成用導電パターンの引き出し部が互い違いになるように複数枚積層される。必要に応じて、このマザー積層体は、静水圧プレスなどの手段により積層方向に圧着させてもよい。
その後、マザー積層体が所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、生の積層体チップに対してバレル研磨などを施し、積層体の角部や稜線部を丸められてもよい。
続いて、切り出された生の積層体チップが焼成され、積層体の内部に第１の内部電極層および第２の内部電極層が配され、第１の内部電極層が第１の端面に引き出され、第２の内部電極層が第２の端面に引き出された積層体が生成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極形成用導電ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
次に、下地電極層が形成される。まず、焼成後の積層体チップの両端面に外部電極用導電性ペーストを塗布し、焼き付け、第１の外部電極２６ａの第１の下地電極層および第２の外部電極２６ｂの第２の下地電極層が形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
その後、下地電極層の表面に、めっき層が形成され、外部電極２４が形成される。図２に示す積層セラミック電子部品本体１２は、下地電極層上に形成されるめっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえば、電解めっきや無電解めっきなどで順次形成される。
上述のようにして、図１に示す積層セラミック電子部品本体１２が製造される。
（２）金属端子の取り付け方法
続いて、複数の積層セラミック電子部品本体１２に金属端子３０が取り付けられる。
まず、第１の金属端子３０ａおよび第２の金属端子３０ｂが準備される。
次に、複数の積層セラミック電子部品本体１２の外部電極２６に接合材によって金属端子３０に取り付けられる。ここでは、接合材として半田が用いられる。半田付け温度は、リフローにて、たとえば、２７０℃以上２９０℃以下の熱を３０秒以上与える。
（３）外装材の形成方法
続いて、積層セラミック電子部品１０Ａの外装材５０が形成される。外装材５０は、たとえば、トランスファーモールド工法によって形成される。具体的には、金型に外装材５０の樹脂を充填し、そこに外装材５０の形成前の積層セラミック電子部品を配置し、樹脂を硬化させて、所定の位置に外装材が設けられる。
次に、金属端子３０の不要部分がカットされる。この金属端子カットの実施には、たとえば、打ち抜き金型が使用される。
そして、金属端子３０を所望の形状に折り曲げる。この金属端子３０の折り曲げには、たとえば、曲げ金型が用いられ、金属端子３０が所望の形状に折り曲げられる。
以上のようにして、図１に示す積層セラミック電子部品１０Ａが製造される。
３．実験例
次に、上記製造方法にしたがって、実施例にかかる積層セラミック電子部品１０Ａを作製し、静電容量、沿面距離、および実装面積を測定した。
まず、実施例に対する試料を作製するために、上述した積層セラミック電子部品の製造方法にしたがって、以下のような仕様の積層セラミック電子部品１０Ａを作製した。
・積層セラミック電子部品のサイズＬ×Ｗ×Ｔ（設計値、金属端子を含む）：１２．４ｍｍ×１４．３ｍｍ×５．９ｍｍ
・容量：０．６０μＦ
・定格電圧：１２５０Ｖ
・沿面距離：８．１ｍｍ
・積層セラミック電子部品本体の数および接続構造：４個・並列接続
・金属端子
・端子本体：ＳＵＳ４３０
・めっき膜：Ｎｉめっき層およびＳｎめっき層の２層構造
・外装材：エポキシ樹脂
また、積層セラミック電子部品に含まれる積層セラミック電子部品本体である積層セラミックコンデンサの仕様は以下のとおりである。
・積層セラミック電子部品本体のサイズｌ×ｗ×ｔ（設計値）：５．７ｍｍ×５．０ｍｍ×２．０ｍｍ
・セラミック層の材料：ＢａＴｉＯ3
・容量：０．１５μＦ
・定格電圧：１２５０Ｖ
・内部電極層の材料：Ｎｉ
・外部電極
・下地電極層：Ｃｕとガラスを含む電極
・めっき層：Ｎｉめっき層（厚さ：３．５μｍ）とＳｎめっき層（３．５μｍ）の２層構造
一方、比較例１の試料には、図２５（ａ）に示すようなフィルムコンデンサを準備した。フィルムコンデンサ１は、直方体状のコンデンサ本体部２Ａと、一対の金属端子３とを含む。一対の金属端子３は、第１の金属端子３ａと第２の金属端子３ｂとを含む。
ここで、図２５（ａ）および（ｂ）において示すように、正面からみて、フィルムコンデンサ１のコンデンサ本体部２の幅方向の寸法をＬ寸法とし、フィルムコンデンサ１のコンデンサ本体部２の前後方向の寸法をＷ寸法とし、フィルムコンデンサ１のコンデンサ本体部２と、第１の金属端子３ａおよび第２の金属端子３ｂを含む高さ方向の寸法をＴ寸法とする。
比較例１として使用したフィルムコンデンサの仕様は、以下のとおりである。
・フィルムコンデンサのサイズＬ×Ｗ×Ｔ（設計値、金属端子を含む）：３１．５ｍｍ×１１．０ｍｍ×２７．０ｍｍ
・誘電体材料：ポリプロピレン
・容量：０．３３μｍ
・定格電圧：１０００Ｖ
・沿面距離：２７．５ｍｍ
・内部電極の材料：Ａｌ
・外装材：エポキシ樹脂
また、比較例２の試料には、図２６（ａ）に示すような金属端子付き積層セラミック電子部品を準備した。金属端子付き積層セラミック電子部品４は、２つの積層セラミック電子部品本体である積層セラミックコンデンサ５と、一対の金属端子６とを含む。一対の金属端子６は、第１の金属端子６ａと第２の金属端子６ｂとを含む。
ここで、図２６（ａ）および（ｂ）において示すように、正面からみて、金属端子付き積層セラミック電子部品４の第１の金属端子６ａおよび第２の金属端子６ｂを含む幅方向の寸法をＬ寸法とし、金属端子付き積層セラミック電子部品４の前後方向の寸法をＷ寸法とし、金属端子付き積層セラミック電子部品４の第１の金属端子６ａおよび第２の金属端子６ｂを含む高さ方向の寸法をＴ寸法とする。
比較例２として使用した金属端子付き積層セラミック電子部品の仕様は、以下のとおりである。
・積層セラミック電子部品のサイズＬ×Ｗ×Ｔ（設計値、金属端子を含む）：６．１ｍｍ×５．３ｍｍ×６．４ｍｍ
・容量：０．５６μＦ
・定格電圧：６３０Ｖ
・沿面距離：４．０ｍｍ
・積層セラミック電子部品本体の数および接続構造：２個・並列接続
・金属端子
・端子本体：ＳＵＳ４３０
・めっき膜：Ｎｉめっき層とＳｎめっき層の２層構造
また、金属端子付き積層セラミック電子部品４に含まれる積層セラミック電子部品本体である積層セラミックコンデンサ５の仕様は、実施例に用いた積層セラミック電子部品本体１２と同様なものを用いた。
（静電容量の測定方法）
実施例、ならびに比較例１および比較例２のコンデンサの静電容量は、標準規格（ＪＩＳ Ｃ ５１０１－１１９９８）に基づいた測定条件で、静電容量測定器（ＬＣＲメータ）を用いて測定した。
（各試料の寸法の測定方法）
実施例、ならびに比較例１および比較例２の各電子部品の寸法は、マイクロメーターにより測定された。
（沿面距離の測定方法）
実施例、ならびに比較例１および比較例２にかかる試料の沿面距離は、顕微鏡の測定機能により測定した。
実施例では、ＬＴ面を顕微鏡で観察し、図２７（ａ）に示している第１の金属端子３０ａと第２の金属端子３０ｂの間の外装材５０に沿った長さＡを測定した。具体的には、第１の金属端子３０ａと第２の金属端子３０ｂの間の外装材５０に沿った長さＡ（沿面距離Ａ）は、第１の金属端子３０ａの下端から外装材５０の第２の主面５０ｂまでの距離ａと、外装材５０の第２の主面５０ｂの幅方向Ｙの距離ｂと、外装材５０の第２の主面５０ｂから第２の金属端子３０ｂの下端までの距離ｃとの合計である。
比較例１では、実施例と同様に、ＬＴ面を顕微鏡で観察し、図２７（ｂ）に示している第１の金属端子３ａと第２の金属端子３ｂの間の外装材に沿った長さＢ（沿面距離Ｂ）を測定した。第１の金属端子３ａと第２の金属端子３ｂとの間において、フィルムコンデンサの表面が湾曲している場合には、湾曲面に沿った長さを測定した。
また、比較例２では、実施例と同様に、ＬＴ面を顕微鏡で観察し、図２７（ｃ）に示している第１の金属端子６ａと第２の金属端子６ｂの間の間隔の長さＣ（沿面距離Ｃ）を測定した。
（実装面積の測定方法）
実装基板面から直交する方向から見た際の試料の輪郭に沿った長さをマイクロメーターによって測定し、その値から実装面積を算出した。
（実装体積の測定方法）
実装基板面から直交する方向から見た際の試料の輪郭に沿った長さおよび高さをマイクロメーターによって測定し、その値から実装体積を算出した。
（沿面放電の確認方法）
それぞれの試料に対して３ｋＶのＡＣ電圧を印加し、電流値から絶縁破壊の有無を確認した。沿面放電の有無の見分け方としては、ＡＣ電圧を印加した後に試料が破壊されたものを沿面放電したものとみなし、試料が破壊されなかったものを沿面放電しなかったものとした。
以上の、実施例、ならびに比較例１および比較例２の測定結果を表１に示す。
Figure 0007097761000001
実施例の試料にかかる積層セラミック電子部品によれば、静電容量が０．６３μＦ、沿面距離が８．１ｍｍ、実装面積が１７７ｍｍ2および実装体積が１０４６ｍｍ3であった。また、沿面放電は、１０個中、いずれも生じなかった。
一方、比較例１の試料にかかるフィルムコンデンサによれば、静電容量が０．３３μＦ、沿面距離が２７．５ｍｍ、実装面積が３４７ｍｍ2および実装体積が９３５６ｍｍ3であった。なお、沿面放電は、１０個中、いずれも生じなかった。
また、比較例２の試料にかかる金属端子付き積層セラミック電子部品によれば、静電容量が０．５６μＦ、沿面距離が４．０ｍｍ、実装面積が３２ｍｍ2および実装体積が１２４１ｍｍ3であった。また、沿面放電は、１０個中１０個で生じた。
以上の結果から、実施例にかかる積層セラミック電子部品では、比較例１にかかるフィルムコンデンサに比べ沿面距離が短いが、沿面放電を抑制可能な沿面距離を確保することができるため、沿面放電を抑制しつつ、さらに、実装面積および実装体積も大幅に縮小させることができることから小型化が可能となる。また、金属端子を備えているため、実装基板への表面実装が可能となる。また、実施例にかかる積層セラミック電子部品では、比較例２にかかる金属端子付き積層セラミック電子部品と比較した場合、沿面放電を抑制することができ、さらに、実装体積を小さくすることができる。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１０Ａ、１０Ｂ、１０Ｃ 積層セラミック電子部品
１２ 積層セラミック電子部品本体
１４ 積層体
１６ セラミック層
１６ａ 外層部
１６ｂ 内層部
１８ 内部電極層
１８ａ 第１の内部電極層
１８ｂ 第２の内部電極層
２０ａ 第１の対向電極部
２０ｂ 第２の対向電極部
２２ａ 第１の引出電極部
２２ｂ 第２の引出電極部
２４ａ 側部（Ｗギャップ）
２４ｂ 端部（Ｌギャップ）
２６ 外部電極
２６ａ 第１の外部電極
２６ｂ 第２の外部電極
３０、１３０、２３０ 金属端子
３０ａ、１３０ａ、２３０ａ 第１の金属端子
３０ｂ、１３０ｂ、２３０ｂ 第２の金属端子
３２ａ、１３２ａ、２３２ａ 第１の端子接合部
３２ｂ、１３２ｂ、２３２ｂ 第２の端子接合部
３４ａ、１３４ａ、２３４ａ 第１の延長部
３４ｂ、１３４ｂ、２３４ｂ 第３の延長部
３６ａ、１３６ａ、２３６ａ 第２の延長部
３６ｂ、１３６ｂ、２３６ｂ 第４の延長部
３８ａ、１３８ａ、２３８ａ 第１の実装部
３８ｂ、１３８ｂ、２３８ｂ 第２の実装部
４０ａ、１４０ａ１～１４０ａ４ 第１の切り欠き部
４０ｂ、１４０ｂ１～１４０ｂ４ 第４の切り欠き部
４２ａ、１４２ａ、２４２ａ 曲げ用切り欠き部
４２ｂ、１４２ｂ、２４２ｂ 曲げ用切り欠き部
４４ａ 第２の切り欠き部
４４ｂ 第５の切り欠き部
４６ａ、１４６ａ１～１４６ａ４ 第３の切り欠き部
４６ｂ、１４６ｂ１～１４６ｂ４ 第６の切り欠き部
１４８ａ１～１４８ａ３ 第１の隙間部
１４８ｂ１～１４８ｂ３ 第２の隙間部
５０、１５０、２５０ 外装材

Claims (6)

  1. 積層されたセラミック層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記積層体には、前記第１の端面上および少なくとも前記第１の側面の一部と第２の側面の一部に至るように配置される、第１の外部電極と、前記第２の端面上および少なくとも前記第１の側面の一部と第２の側面の一部に至るように配置される、第２の外部電極と、を有する複数の積層セラミック電子部品本体と、
    前記第１の外部電極に接続される板状の第１の金属端子と、
    前記第２の外部電極に接続される板状の第２の金属端子と、
    を備える、積層セラミック電子部品であって、
    前記複数の積層セラミック電子部品本体の前記第１の主面および前記第２の主面を結ぶ高さ方向のｔ寸法は、前記複数の積層セラミック電子部品本体の前記第１の側面および前記第２の側面を結ぶ方向の幅方向のｗ寸法よりも小さく、
    前記複数の積層セラミック電子部品本体は、前記第１の側面または前記第２の側面が、実装面と対向するように配置され、かつ、複数の積層セラミック電子部品本体の主面同士が対面するように並んで配置され、
    前記第１の金属端子の一方主面には、前記複数の積層セラミック電子部品本体のそれぞれの第１の外部電極に跨るように配置され、
    前記第２の金属端子の一方主面には、前記複数の積層セラミック電子部品本体のそれぞれの第２の外部電極に跨るように配置され、
    前記積層体と、前記第１の外部電極および前記第２の外部電極と、前記第１の金属端子および前記第２の金属端子の少なくとも一部が外装材で覆われ、
    前記第１の金属端子は、前記第１の外部電極に接続され、前記複数の積層セラミック電子部品本体のそれぞれの前記第１の側面または前記第２の側面と対向する第１の接合部と、
    前記第１の接合部に接続され、前記第１の側面または前記第２の側面と略平行となる方向に前記複数の積層セラミック電子部品本体から遠ざかるように延びる第１の延長部と、を有し、
    前記第２の金属端子は、前記第２の外部電極に接続され、前記複数の積層セラミック電子部品のそれぞれの前記第１の側面または前記第２の側面と対向する第２の接合部と、前記第２の接合部に接続され、前記第１の側面または前記第２の側面と略平行となる方向に前記複数の積層セラミック電子部品本体から遠ざかるように延びる第３の延長部と、を有する、積層セラミック電子部品。
  2. 前記第１の金属端子は、前記第１の延長部に接続され、前記複数の積層セラミック電子部品本体のそれぞれの前記第１の側面または前記第２の側面と実装面との間に隙間を設けるために、実装面側に延びる第２の延長部と、前記第２の延長部に接続され、実装基板に実装されることとなる実装面に略平行に延びる第１の実装部と、をさらに有し、
    前記第２の金属端子は、前記第３の延長部に接続され、前記複数の積層セラミック電子部品本体のそれぞれの前記第１の側面または前記第２の側面と実装面との間に隙間を設けるために、実装面側に延びる第４の延長部と、前記第４の延長部に接続され、実装基板に実装されることとなる実装面に略平行に延びる第２の実装部と、をさらに有する、請求項１に記載の積層セラミック電子部品。
  3. 前記第１の金属端子の前記第２の延長部には、切り欠きが設けられており、
    前記第２の金属端子の前記第４の延長部には、切り欠きが設けられている、請求項２に記載の積層セラミック電子部品。
  4. 前記第１の金属端子の前記第１の実装部には、切り欠きが設けられており、
    前記第２の金属端子の前記第２の実装部には、切り欠きが設けられている、請求項２または請求項３に記載の積層セラミック電子部品。
  5. 前記外装材は、前記複数の積層セラミック電子部品本体と、前記第１の金属端子の第１の接合部および前記第１の延長部の一部と、前記第２の金属端子の第２の接合部および前記第３の延長部の一部を覆うように配置される、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。
  6. 前記外装材の形状は、直方体状もしくは台形形状である、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
JP2018122293A 2018-06-27 2018-06-27 積層セラミック電子部品 Active JP7097761B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018122293A JP7097761B2 (ja) 2018-06-27 2018-06-27 積層セラミック電子部品
US16/443,903 US11527364B2 (en) 2018-06-27 2019-06-18 Multilayer ceramic electronic component including a plurality of bodies and metal terminals connected to outer electrodes
KR1020190074883A KR20200001512A (ko) 2018-06-27 2019-06-24 적층 세라믹 전자부품
CN201910565889.0A CN110648843B (zh) 2018-06-27 2019-06-26 层叠陶瓷电子部件
KR1020210145321A KR102562428B1 (ko) 2018-06-27 2021-10-28 적층 세라믹 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018122293A JP7097761B2 (ja) 2018-06-27 2018-06-27 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2020004826A JP2020004826A (ja) 2020-01-09
JP7097761B2 true JP7097761B2 (ja) 2022-07-08

Family

ID=69008361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018122293A Active JP7097761B2 (ja) 2018-06-27 2018-06-27 積層セラミック電子部品

Country Status (4)

Country Link
US (1) US11527364B2 (ja)
JP (1) JP7097761B2 (ja)
KR (2) KR20200001512A (ja)
CN (1) CN110648843B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6962305B2 (ja) * 2018-10-16 2021-11-05 株式会社村田製作所 積層セラミック電子部品
CN111243874A (zh) * 2020-03-11 2020-06-05 福建火炬电子科技股份有限公司 一种软体多芯组陶瓷电容器及其生产方法
JP2023048283A (ja) * 2021-09-28 2023-04-07 Tdk株式会社 金属端子付き電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273935A (ja) 2003-03-11 2004-09-30 Tdk Corp セラミックコンデンサ、及び、その製造方法
JP2004335877A (ja) 2003-05-09 2004-11-25 Nissin Electric Co Ltd 樹脂モールド型積層セラミックコンデンサ
CN1707709A (zh) 2004-06-04 2005-12-14 禾伸堂企业股份有限公司 具弹性缓冲导电接脚的晶片电容器
JP2016139787A (ja) 2015-01-27 2016-08-04 サムソン エレクトロ−メカニックス カンパニーリミテッド． 表面実装電子部品及び電子部品の実装基板
WO2017100073A1 (en) 2015-12-09 2017-06-15 Kemet Electronic Corporation Bulk mlcc capacitor module
JP2018510507A (ja) 2015-02-27 2018-04-12 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ セラミック素子用の電気接続用接点、セラミック素子および素子システム

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627109A (ja) * 1985-07-03 1987-01-14 アルプス電気株式会社 ネツトワ−ク電子部品の製造方法
JPH0614458Y2 (ja) * 1988-09-26 1994-04-13 株式会社村田製作所 積層コンデンサ集合体
JPH0459124U (ja) * 1990-09-27 1992-05-21
JPH07249541A (ja) 1994-03-11 1995-09-26 Mitsubishi Materials Corp 複合セラミックコンデンサ
JP3035492B2 (ja) 1996-03-28 2000-04-24 株式会社トーキン 積層セラミック部品
JP2000235932A (ja) 1999-02-16 2000-08-29 Murata Mfg Co Ltd セラミック電子部品
JP2002025852A (ja) * 2000-07-07 2002-01-25 Matsushita Electric Ind Co Ltd 電子部品
JP4252302B2 (ja) 2002-11-21 2009-04-08 株式会社Ｍａｒｕｗａ 複合電子部品
US20050249969A1 (en) * 2004-05-04 2005-11-10 Enthone Inc. Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components
JP2005317607A (ja) 2004-04-27 2005-11-10 Matsushita Electric Ind Co Ltd 電子部品
JP2006024825A (ja) * 2004-07-09 2006-01-26 Mitsubishi Electric Corp 電気部品
JP2006093528A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 電子部品
JP2008172050A (ja) 2007-01-12 2008-07-24 Matsushita Electric Ind Co Ltd コンデンサ
JP4665920B2 (ja) * 2007-03-12 2011-04-06 Ｔｄｋ株式会社 電子部品及びその製造方法並びにインバータ装置
JP2008277505A (ja) 2007-04-27 2008-11-13 Nichicon Corp 金属化フィルムコンデンサ
US20090147440A1 (en) * 2007-12-11 2009-06-11 Avx Corporation Low inductance, high rating capacitor devices
KR101018646B1 (ko) * 2008-12-09 2011-03-03 삼화콘덴서공업주식회사 Ｍｌｃｃ 모듈
JP4862900B2 (ja) * 2009-01-28 2012-01-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR101018935B1 (ko) 2009-03-19 2011-03-02 오영주 어레이 구조를 갖는 표면실장형 고압 세라믹 커패시터
JP4962533B2 (ja) * 2009-06-25 2012-06-27 Ｔｄｋ株式会社 電子部品及びその実装構造
JP6372067B2 (ja) * 2013-11-08 2018-08-15 Tdk株式会社 セラミック電子部品
US9949378B2 (en) * 2014-04-14 2018-04-17 Presidio Components, Inc. Electrical devices with solder dam
KR101607020B1 (ko) * 2014-10-23 2016-04-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101642593B1 (ko) * 2014-11-03 2016-07-25 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102139758B1 (ko) * 2015-02-02 2020-07-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6620404B2 (ja) * 2015-03-03 2019-12-18 Tdk株式会社 電子部品
KR101994747B1 (ko) * 2015-09-04 2019-07-01 삼성전기주식회사 커패시터 부품
KR101845593B1 (ko) * 2015-12-31 2018-04-04 주식회사 한화 내충격성이 향상된 세라믹 커패시터
DE102016105910A1 (de) * 2016-03-31 2017-10-05 Epcos Ag Kondensatoranordnung
KR101901704B1 (ko) * 2017-02-22 2018-09-27 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6863016B2 (ja) * 2017-03-31 2021-04-21 Tdk株式会社 電子部品
KR102471341B1 (ko) * 2017-06-30 2022-11-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
JP7128436B2 (ja) * 2018-04-02 2022-08-31 Tdk株式会社 電子部品組立体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273935A (ja) 2003-03-11 2004-09-30 Tdk Corp セラミックコンデンサ、及び、その製造方法
JP2004335877A (ja) 2003-05-09 2004-11-25 Nissin Electric Co Ltd 樹脂モールド型積層セラミックコンデンサ
CN1707709A (zh) 2004-06-04 2005-12-14 禾伸堂企业股份有限公司 具弹性缓冲导电接脚的晶片电容器
JP2016139787A (ja) 2015-01-27 2016-08-04 サムソン エレクトロ−メカニックス カンパニーリミテッド． 表面実装電子部品及び電子部品の実装基板
JP2018510507A (ja) 2015-02-27 2018-04-12 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ セラミック素子用の電気接続用接点、セラミック素子および素子システム
WO2017100073A1 (en) 2015-12-09 2017-06-15 Kemet Electronic Corporation Bulk mlcc capacitor module

Also Published As

Publication number Publication date
KR20200001512A (ko) 2020-01-06
US11527364B2 (en) 2022-12-13
KR20210134545A (ko) 2021-11-10
KR102562428B1 (ko) 2023-08-02
US20200006006A1 (en) 2020-01-02
JP2020004826A (ja) 2020-01-09
CN110648843B (zh) 2022-10-18
CN110648843A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
JP7102256B2 (ja) 積層セラミック電子部品
JP6962305B2 (ja) 積層セラミック電子部品
KR102562428B1 (ko) 적층 세라믹 전자부품
KR102292922B1 (ko) 적층 세라믹 전자 부품
JP6881271B2 (ja) 積層セラミック電子部品
US20180374642A1 (en) Multilayer ceramic electronic component and mounting structure thereof
US10319531B2 (en) Composite electronic component and resistor device
US11996246B2 (en) Multi-layer ceramic electronic component
JP2023042425A (ja) 積層セラミック電子部品
JP2023004261A (ja) 積層セラミック電子部品
JP2023045850A (ja) 積層セラミックコンデンサ
JP2023054557A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210616

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210628

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210629

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210730

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210803

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211116

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220322

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220531

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220628

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R150 Certificate of patent or registration of utility model

Ref document number: 7097761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150