JP4252302B2 - 複合電子部品 - Google Patents
複合電子部品 Download PDFInfo
- Publication number
- JP4252302B2 JP4252302B2 JP2002382105A JP2002382105A JP4252302B2 JP 4252302 B2 JP4252302 B2 JP 4252302B2 JP 2002382105 A JP2002382105 A JP 2002382105A JP 2002382105 A JP2002382105 A JP 2002382105A JP 4252302 B2 JP4252302 B2 JP 4252302B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- electronic component
- composite electronic
- metal frame
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002131 composite material Substances 0.000 title claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000007598 dipping method Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 34
- 239000003985 ceramic capacitor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複合電子部品、さらに詳しくは複数個の積層セラミックコンデンサを上下に積み重ねて両端部に引き揃えられた端子電極に対して一対の帯状金属フレームを半田付けして下方に脚状に延ばしてなる複合電子部品に関するものである。
【０００２】
【従来の技術】
従来、静電容量の大きな電子部品を得るために、図１０に示すように、積層セラミックコンデンサ１を複数個積み重ねて、それらの端子電極２が両端側に揃うようにして接着剤３により接合した複合体４にするとともに、その複合体４に帯状金属フレーム５の基端部５ａを半田６により接合して先端部５ｂを下方に脚状に延出し、前記帯状金属フレーム５の先端部（下端部）５ｂを電子基板（図示なし）上に半田付けできるようにした構造の複合電子部品７は、特許第２９００５９６号明細書で公知である。この公知技術（第一従来技術）によると、前記複合電子部品７を電子基板上に半田付けする過程で前記帯状金属フレーム５の下端部５ｂが加熱されるので、前記帯状金属フレーム５の基端部５ａに接合している半田６（図１１参照）が熱膨張したり、その後に熱収縮したりする。すなわち、半田６は熱歪みを受ける。その結果、前記帯状金属フレーム５と半田６との接合性が損なわれ、ひいては帯状金属フレーム５と端子電極２との密着性が低下するという問題がある。
【０００３】
そこで、前記第一従来技術に、さらに、図１２に示すように、前記帯状金属フレーム５に切欠き８又は透孔（図示なし）を付与することにより、前記帯状金属フレーム５と半田６との接触面積を増大させ、ひいては熱歪みを前記切欠き８に吸収させるようにする試みが、なされている（第二従来技術）。
【特許文献１】
特許第２９００５９６号明細書
【０００４】
【発明が解決しようとする課題】
しかしながら、上記第二従来技術において、半田６と端子電極４との密着性は、なお、不十分である。というのは、帯状金属フレーム５と半田６との密着性はある程度改善されるものの、半田６と端子電極２との密着性は依然として改善されないのである。そこで、本発明者らは、半田と端子電極との密着性を向上させる目的で、第二従来技術を種々検討したところ、端子電極の表面形状を特定の形状にして、端子電極が半田と接触する接触面積をより増大させればよいという事実を見出し、本発明を完成した。従って、本発明の課題は、両端に端子電極を有する電子部品を複数個積み重ねて接合するとともに、前記端子電極とそれらの電子部品から脚状に延びる帯状金属フレームとを半田付けしてなる構造の複合電子部品組付体において、半田と端子電極との密着性を向上させることにより、端子電極と帯状金属フレームとの密着性をより向上させることにある。
【０００５】
【課題を解決するための手段】
そして、本発明は、上記の課題を解決するために、セラミック製のチップ素体の両端に端子電極を形成させてなるセラミック電子部品を複数個積み重ねて接合することにより複合体を構成すると共に、該複合体におけるセラミック電子部品の端子電極に対して、上方から下方に向かって脚状に延びる一対の帯状金属フレームを半田付けすることにより得られる複合電子部品において、前記セラミック電子部品の端子電極の端面中央部を外方に突出させて、横方向に膨出する膨出部（１９）を形成すると共に、かかる膨出部を、前記帯状金属フレームの中腹に１個又は複数個設けた透孔又は切欠きの中に臨ませるという手段を採用する。
【０００６】
すると、前記膨出部の膨らみの程度に応じて端子電極と半田との接触面積が増大するとともに、半田が熱歪みを起こしても、前記膨出部により、半田が端子電極の端面方向にずれるのが抑制され、その結果、端子電極と半田との剥離が抑制される。なお、この発明において好ましい膨出部として、前記チップ素体の端部を導電ペーストに浸漬させた後、引き上げることにより、前記端部に導電ペーストを付着硬化させて端子電極を形成するとともに、その端子電極の下端面中央部に、未硬化の付着導電ペーストを収斂硬化させてできたものを採用する。
【０００７】
【発明の実施の形態】
次に、図面を参照しながら、本発明の最も好ましい実施の形態について詳述すると、図１及び図２に示すように、本発明に係る複合電子部品１７も、その基本構造は、従来技術と同様に、積層セラミックコンデンサ１１と、それらを複数個接合した複合体１４と、帯状金属フレーム１５とから構成されている。
【０００８】
前記積層コンデンサ１１は周知の構造をなしており、内部電極としてのパラジウムを焼付けた複数枚のセラミック誘電体シートを積層すると共に、両端部に交互に前記内部電極が露出するように直方形に切断して、チップ素子とし、次いでそのチップ素子の両端部に端子電極１２を設けることにより、前記端子電極１２と前記内部電極とが通電可能になっている。
【０００９】
そして、前記積層コンデンサ１１を複数個、例えば３個積み重ねることによって、それらが接着剤１３により接合された複合体１４が構成されており、更にその複合体１４の両端部に、積層コンデンサ１１の各端子電極１２が実質上接触するように引き揃えられている。
【００１０】
また、前記複合体１４において、前記端子電極１２には、下方に脚状に延びる一対の帯状金属フレーム１５が半田付けされて、それら端子電極１２と帯状金属フレーム１５の基端部５ａとの間に、半田１６が固着せしめられている。そして、前記帯状金属フレーム１５の先端部（下端部）１５ｂは、複合体１４の裏面１４ａから所定距離離れた部位で複合体１４の内方に向かって曲げ形成されて足部２０になり、電子基板（図示なし）に対して半田付けされるようになっている。さらに、前記帯状金属フレーム１５の基端部１５ａ寄りの中央部には、１個の切欠き１８ａが設けられており、その切欠き１８ａ内に前記半田１６が侵入して、前記第一公知技術に比較して、半田１６と帯状金属フレーム１５との接触面積が増大するようになっている。
【００１１】
以上説明した構成要件は、実質上、第一公知技術のそれと同一であるが、本発明に係る複合電子部品１７においては、前記帯状金属フレーム１５の先端部（下端部）１５ｂは三つに裂かれて、引裂き片２０ａ、２０ｂ、２０ｃになっているとともに、中央部の引裂き片２０ｂが複合体１４の裏面１４ａを支承可能に曲げ加工されており、さらに他の引裂き片２０ａ、２０ｃが外方に若干曲げ加工されて、電子基板に着地する足部２０になっている。従って、前記足部２０を電子基板に半田付けすると、引裂き片２０ａ、２０ｃに伝わって上昇する熱が放熱され易くなっている。
【００１２】
さらに、本発明に従って、前記端子電極１２の端面中央部には、横方向に膨出する膨出部１９が形成されており、その膨出部１９が前記切欠き１８ａの中を臨むように突出している。ここで、「膨出部１９が切欠き１８ａの中を臨む」とは、図３に示すように、前記膨出部１９の先端の形成位置が帯状金属フレームにおいて切欠き１８の形成位置と実質上一致すると共に、前記先端と切欠き１８との間に半田１６が存在するという意味である。最も好ましい態様として、前記先端が切欠き１８の中にまで進入する態様がある。
【００１３】
本発明において、このような膨出部１９は、図６、図７及び図８に示す方法により形成される。すなわち、図６に示すように、積層セラミックコンデンサの製造工程において設置されている導電性ペースト２１の収容トレイ２２に対して、セラミック誘電体のチップの一端部に内部電極が交互に露出したチップ素子２３を複数個把持手段２４に同時に把持させて（端子電極を形成する初期工程）、それらを上方から降下させて、図７に示すように、前記チップ素子２３の下端部を、僅かに導電性ペースト２１の中に、まず浸没させる（同じく中期工程）。次いで、図８に示すように、前記把持手段２４を上昇させる（後期工程）。すると、図９に示すように、チップ素子２３の下端部に導電性ペースト２１が付着するので、これらを乾燥させれば、前記導電性ペースト２１が端子電極１２になる。
【００１４】
前記チップ素子２３の端部に端子電極１２を形成させる方法は、従来技術と同じであるが、本発明においては、導電ペーストのレオロジー的特性が所定の状態下にあるときに、導電性ペーストを端子電極の端面中央部に収斂硬化させる。すなわち、チップ素子２３の下端面に付着する導電性ペーストが、前記下端面の中央部において僅かに垂れ下がっているとき、導電性ペースト２１を硬化させる。これは、導電性ペーストを構成している導電物質の物理化学特性及びその物質の流動化媒体の物理的性質等を特定の範囲に組み合わせたり、トレイ２２から把持手段２４を引き上げる速度や雰囲気温度等を調節したりすることにより、前記チップ素子２３の端面中央に、特定形状の膨出部１９を形成させることが可能である。勿論、チップ素子２３に一旦付着した導電性ペーストを特定の成形型に入れることによって、前記膨出部１９を端子電極１２の端面中央部に形成させることも可能である。以上のように、チップ素子２３の一端部の端子電極１２を形成したら、同様の操作により、チップ素子２３の他端部にも端子電極１２を形成すれば、本発明に係る積層セラミックコンデンサ１１が得られる。すなわち、端子電極の端面中央部にその一部分が横方向に膨出する膨出部１９を有する積層セラミックコンデンサ１１が得られる。
【００１５】
以上のような構造を有する複合電子部品１７において、前記帯状金属フレーム１５の切欠き１８ａには、半田１６が侵入・硬化すると、チップ素子２３の端子電極１２と半田１６とが接触する接触面積は、前記膨出部１９の存在により、それが存在しない端子電極１２と半田１６との接触面積よりも増大するので、両者の密着性が向上する。その結果、半田１６が熱歪みを受けても帯状金属フレーム１５と半田１６との密着性がほとんど損なわれない。
【００１６】
他方、前記半田１６とそれに接合している端子電極１２との間においては、端子電極１２の端面中央部に形成されている膨出部１９が、前記半田１６の中に食い込んで、半田１６との接触面積を増大させるとともに、同じく、膨出部１９が帯状金属フレーム１５の切欠き１８ａに臨む位置まで突出し、半田１６を、確実に前記切欠き１８ａに係止可能にする。その結果、従来技術に比較して、端子電極１２と半田１６との密着性をより向上させる。また、前記膨出部１９の膨らみ形状に若干のばらつきがあっても、その膨出部１９の先には、帯状金属フレーム１５の切欠き１８ａが存在するので、切欠き１８ａが、前記ばらつきを吸収する。従って、端子電極１２と帯状金属フレーム１５との間の所定の空間を半田１６で埋めて、両者の接合を確実に保持するとともに、前記複合電子部品１７の両端部に接合される一対の帯状金属フレーム１５間の間隔も、確実に一定に維持することが可能になる。
【００１７】
本発明は、その根本的技術思想を踏襲し発明の効果を著しく損なわない限度において、前記形態の一部分を、例えば、次のように変更して実施することができる。すなわち、図４に示すように、前記した帯状金属フレーム１５の切欠き１８ａの代わりに、端子電極１２において膨出部１９が形成されている位置と対応する位置に、所定の大きさの透孔１８ｂを形成することもできるし、図５に示すように、前記透孔１８ｂを連続させた長穴１８ｂにすることもできる。
【００１８】
【発明の効果】
以上詳述したように、本発明は、両端に端子電極を有する電子部品を複数個積み重ねて接合するとともに、前記端子電極とそれらの電子部品から脚状に延びる帯状金属フレームとを半田付けしてなる構造の複合電子部品組付体において、半田と端子電極との密着性をより向上させることにより、端子電極と帯状金属フレームとの密着性をより向上させることができるという優れた効果を発揮する。
【図面の簡単な説明】
【図１】 本発明に係る複合電子部品の一例を示す部分斜視説明図である。
【図２】 図１に示される電子部品を部分的に切り欠いて示す正面説明図である。
【図３】 図２のIII部分を拡大して示す部分説明図である。
【図４】 本発明に係る複合電子部品の他の一例に係る形態を示す斜視説明図である。
【図５】 本発明に係る複合電子部品の更に他の態様を示す部分斜視説明図である。
【図６】 本発明に係る複合電子部品の一つである積層セラミックコンデンサの端子電極を形成する初期工程を示す説明図である。
【図７】 図６の初期工程に続く中期工程を示す説明図である。
【図８】 図７の中期工程に続く後期工程を示す説明図である。
【図９】 図６〜図８の工程に従って形成される端子電極の端面を示す部分斜視説明図である。
【図１０】 従来技術に係る複合電子部品の部分斜視説明図である。
【図１１】 図１０に示される複合電子部品の要部を示す部分拡大説明図である。
【図１２】 従来技術の更に他の態様を示す部分切欠き斜視説明図である。
【符号の説明】
１：積層セラミックコンデンサ
２：端子電極
３：接着剤
４：複合体
５：帯状金属フレーム
５ａ：基端部
５ｂ：先端部（下端部）
６：半田
７：複合電子部品
８：切欠き
１１：積層セラミックコンデンサ
１２：端子電極
１３：接着剤
１４：複合体
１５：帯状金属フレーム
１５ａ：基端部
１５ｂ：先端部（下端部）
１６：半田
１７：複合電子部品
１８ａ：切欠き
１８ｂ：透孔
１９：膨出部
２０：足部
２０ａ：引裂き片
２０ｂ：引裂き片
２０ｃ：引裂き片
２１：導電性ペースト
２２：トレイ
２３：チップ素子
２４：把持手段
【発明の属する技術分野】
本発明は、複合電子部品、さらに詳しくは複数個の積層セラミックコンデンサを上下に積み重ねて両端部に引き揃えられた端子電極に対して一対の帯状金属フレームを半田付けして下方に脚状に延ばしてなる複合電子部品に関するものである。
【０００２】
【従来の技術】
従来、静電容量の大きな電子部品を得るために、図１０に示すように、積層セラミックコンデンサ１を複数個積み重ねて、それらの端子電極２が両端側に揃うようにして接着剤３により接合した複合体４にするとともに、その複合体４に帯状金属フレーム５の基端部５ａを半田６により接合して先端部５ｂを下方に脚状に延出し、前記帯状金属フレーム５の先端部（下端部）５ｂを電子基板（図示なし）上に半田付けできるようにした構造の複合電子部品７は、特許第２９００５９６号明細書で公知である。この公知技術（第一従来技術）によると、前記複合電子部品７を電子基板上に半田付けする過程で前記帯状金属フレーム５の下端部５ｂが加熱されるので、前記帯状金属フレーム５の基端部５ａに接合している半田６（図１１参照）が熱膨張したり、その後に熱収縮したりする。すなわち、半田６は熱歪みを受ける。その結果、前記帯状金属フレーム５と半田６との接合性が損なわれ、ひいては帯状金属フレーム５と端子電極２との密着性が低下するという問題がある。
【０００３】
そこで、前記第一従来技術に、さらに、図１２に示すように、前記帯状金属フレーム５に切欠き８又は透孔（図示なし）を付与することにより、前記帯状金属フレーム５と半田６との接触面積を増大させ、ひいては熱歪みを前記切欠き８に吸収させるようにする試みが、なされている（第二従来技術）。
【特許文献１】
特許第２９００５９６号明細書
【０００４】
【発明が解決しようとする課題】
しかしながら、上記第二従来技術において、半田６と端子電極４との密着性は、なお、不十分である。というのは、帯状金属フレーム５と半田６との密着性はある程度改善されるものの、半田６と端子電極２との密着性は依然として改善されないのである。そこで、本発明者らは、半田と端子電極との密着性を向上させる目的で、第二従来技術を種々検討したところ、端子電極の表面形状を特定の形状にして、端子電極が半田と接触する接触面積をより増大させればよいという事実を見出し、本発明を完成した。従って、本発明の課題は、両端に端子電極を有する電子部品を複数個積み重ねて接合するとともに、前記端子電極とそれらの電子部品から脚状に延びる帯状金属フレームとを半田付けしてなる構造の複合電子部品組付体において、半田と端子電極との密着性を向上させることにより、端子電極と帯状金属フレームとの密着性をより向上させることにある。
【０００５】
【課題を解決するための手段】
そして、本発明は、上記の課題を解決するために、セラミック製のチップ素体の両端に端子電極を形成させてなるセラミック電子部品を複数個積み重ねて接合することにより複合体を構成すると共に、該複合体におけるセラミック電子部品の端子電極に対して、上方から下方に向かって脚状に延びる一対の帯状金属フレームを半田付けすることにより得られる複合電子部品において、前記セラミック電子部品の端子電極の端面中央部を外方に突出させて、横方向に膨出する膨出部（１９）を形成すると共に、かかる膨出部を、前記帯状金属フレームの中腹に１個又は複数個設けた透孔又は切欠きの中に臨ませるという手段を採用する。
【０００６】
すると、前記膨出部の膨らみの程度に応じて端子電極と半田との接触面積が増大するとともに、半田が熱歪みを起こしても、前記膨出部により、半田が端子電極の端面方向にずれるのが抑制され、その結果、端子電極と半田との剥離が抑制される。なお、この発明において好ましい膨出部として、前記チップ素体の端部を導電ペーストに浸漬させた後、引き上げることにより、前記端部に導電ペーストを付着硬化させて端子電極を形成するとともに、その端子電極の下端面中央部に、未硬化の付着導電ペーストを収斂硬化させてできたものを採用する。
【０００７】
【発明の実施の形態】
次に、図面を参照しながら、本発明の最も好ましい実施の形態について詳述すると、図１及び図２に示すように、本発明に係る複合電子部品１７も、その基本構造は、従来技術と同様に、積層セラミックコンデンサ１１と、それらを複数個接合した複合体１４と、帯状金属フレーム１５とから構成されている。
【０００８】
前記積層コンデンサ１１は周知の構造をなしており、内部電極としてのパラジウムを焼付けた複数枚のセラミック誘電体シートを積層すると共に、両端部に交互に前記内部電極が露出するように直方形に切断して、チップ素子とし、次いでそのチップ素子の両端部に端子電極１２を設けることにより、前記端子電極１２と前記内部電極とが通電可能になっている。
【０００９】
そして、前記積層コンデンサ１１を複数個、例えば３個積み重ねることによって、それらが接着剤１３により接合された複合体１４が構成されており、更にその複合体１４の両端部に、積層コンデンサ１１の各端子電極１２が実質上接触するように引き揃えられている。
【００１０】
また、前記複合体１４において、前記端子電極１２には、下方に脚状に延びる一対の帯状金属フレーム１５が半田付けされて、それら端子電極１２と帯状金属フレーム１５の基端部５ａとの間に、半田１６が固着せしめられている。そして、前記帯状金属フレーム１５の先端部（下端部）１５ｂは、複合体１４の裏面１４ａから所定距離離れた部位で複合体１４の内方に向かって曲げ形成されて足部２０になり、電子基板（図示なし）に対して半田付けされるようになっている。さらに、前記帯状金属フレーム１５の基端部１５ａ寄りの中央部には、１個の切欠き１８ａが設けられており、その切欠き１８ａ内に前記半田１６が侵入して、前記第一公知技術に比較して、半田１６と帯状金属フレーム１５との接触面積が増大するようになっている。
【００１１】
以上説明した構成要件は、実質上、第一公知技術のそれと同一であるが、本発明に係る複合電子部品１７においては、前記帯状金属フレーム１５の先端部（下端部）１５ｂは三つに裂かれて、引裂き片２０ａ、２０ｂ、２０ｃになっているとともに、中央部の引裂き片２０ｂが複合体１４の裏面１４ａを支承可能に曲げ加工されており、さらに他の引裂き片２０ａ、２０ｃが外方に若干曲げ加工されて、電子基板に着地する足部２０になっている。従って、前記足部２０を電子基板に半田付けすると、引裂き片２０ａ、２０ｃに伝わって上昇する熱が放熱され易くなっている。
【００１２】
さらに、本発明に従って、前記端子電極１２の端面中央部には、横方向に膨出する膨出部１９が形成されており、その膨出部１９が前記切欠き１８ａの中を臨むように突出している。ここで、「膨出部１９が切欠き１８ａの中を臨む」とは、図３に示すように、前記膨出部１９の先端の形成位置が帯状金属フレームにおいて切欠き１８の形成位置と実質上一致すると共に、前記先端と切欠き１８との間に半田１６が存在するという意味である。最も好ましい態様として、前記先端が切欠き１８の中にまで進入する態様がある。
【００１３】
本発明において、このような膨出部１９は、図６、図７及び図８に示す方法により形成される。すなわち、図６に示すように、積層セラミックコンデンサの製造工程において設置されている導電性ペースト２１の収容トレイ２２に対して、セラミック誘電体のチップの一端部に内部電極が交互に露出したチップ素子２３を複数個把持手段２４に同時に把持させて（端子電極を形成する初期工程）、それらを上方から降下させて、図７に示すように、前記チップ素子２３の下端部を、僅かに導電性ペースト２１の中に、まず浸没させる（同じく中期工程）。次いで、図８に示すように、前記把持手段２４を上昇させる（後期工程）。すると、図９に示すように、チップ素子２３の下端部に導電性ペースト２１が付着するので、これらを乾燥させれば、前記導電性ペースト２１が端子電極１２になる。
【００１４】
前記チップ素子２３の端部に端子電極１２を形成させる方法は、従来技術と同じであるが、本発明においては、導電ペーストのレオロジー的特性が所定の状態下にあるときに、導電性ペーストを端子電極の端面中央部に収斂硬化させる。すなわち、チップ素子２３の下端面に付着する導電性ペーストが、前記下端面の中央部において僅かに垂れ下がっているとき、導電性ペースト２１を硬化させる。これは、導電性ペーストを構成している導電物質の物理化学特性及びその物質の流動化媒体の物理的性質等を特定の範囲に組み合わせたり、トレイ２２から把持手段２４を引き上げる速度や雰囲気温度等を調節したりすることにより、前記チップ素子２３の端面中央に、特定形状の膨出部１９を形成させることが可能である。勿論、チップ素子２３に一旦付着した導電性ペーストを特定の成形型に入れることによって、前記膨出部１９を端子電極１２の端面中央部に形成させることも可能である。以上のように、チップ素子２３の一端部の端子電極１２を形成したら、同様の操作により、チップ素子２３の他端部にも端子電極１２を形成すれば、本発明に係る積層セラミックコンデンサ１１が得られる。すなわち、端子電極の端面中央部にその一部分が横方向に膨出する膨出部１９を有する積層セラミックコンデンサ１１が得られる。
【００１５】
以上のような構造を有する複合電子部品１７において、前記帯状金属フレーム１５の切欠き１８ａには、半田１６が侵入・硬化すると、チップ素子２３の端子電極１２と半田１６とが接触する接触面積は、前記膨出部１９の存在により、それが存在しない端子電極１２と半田１６との接触面積よりも増大するので、両者の密着性が向上する。その結果、半田１６が熱歪みを受けても帯状金属フレーム１５と半田１６との密着性がほとんど損なわれない。
【００１６】
他方、前記半田１６とそれに接合している端子電極１２との間においては、端子電極１２の端面中央部に形成されている膨出部１９が、前記半田１６の中に食い込んで、半田１６との接触面積を増大させるとともに、同じく、膨出部１９が帯状金属フレーム１５の切欠き１８ａに臨む位置まで突出し、半田１６を、確実に前記切欠き１８ａに係止可能にする。その結果、従来技術に比較して、端子電極１２と半田１６との密着性をより向上させる。また、前記膨出部１９の膨らみ形状に若干のばらつきがあっても、その膨出部１９の先には、帯状金属フレーム１５の切欠き１８ａが存在するので、切欠き１８ａが、前記ばらつきを吸収する。従って、端子電極１２と帯状金属フレーム１５との間の所定の空間を半田１６で埋めて、両者の接合を確実に保持するとともに、前記複合電子部品１７の両端部に接合される一対の帯状金属フレーム１５間の間隔も、確実に一定に維持することが可能になる。
【００１７】
本発明は、その根本的技術思想を踏襲し発明の効果を著しく損なわない限度において、前記形態の一部分を、例えば、次のように変更して実施することができる。すなわち、図４に示すように、前記した帯状金属フレーム１５の切欠き１８ａの代わりに、端子電極１２において膨出部１９が形成されている位置と対応する位置に、所定の大きさの透孔１８ｂを形成することもできるし、図５に示すように、前記透孔１８ｂを連続させた長穴１８ｂにすることもできる。
【００１８】
【発明の効果】
以上詳述したように、本発明は、両端に端子電極を有する電子部品を複数個積み重ねて接合するとともに、前記端子電極とそれらの電子部品から脚状に延びる帯状金属フレームとを半田付けしてなる構造の複合電子部品組付体において、半田と端子電極との密着性をより向上させることにより、端子電極と帯状金属フレームとの密着性をより向上させることができるという優れた効果を発揮する。
【図面の簡単な説明】
【図１】 本発明に係る複合電子部品の一例を示す部分斜視説明図である。
【図２】 図１に示される電子部品を部分的に切り欠いて示す正面説明図である。
【図３】 図２のIII部分を拡大して示す部分説明図である。
【図４】 本発明に係る複合電子部品の他の一例に係る形態を示す斜視説明図である。
【図５】 本発明に係る複合電子部品の更に他の態様を示す部分斜視説明図である。
【図６】 本発明に係る複合電子部品の一つである積層セラミックコンデンサの端子電極を形成する初期工程を示す説明図である。
【図７】 図６の初期工程に続く中期工程を示す説明図である。
【図８】 図７の中期工程に続く後期工程を示す説明図である。
【図９】 図６〜図８の工程に従って形成される端子電極の端面を示す部分斜視説明図である。
【図１０】 従来技術に係る複合電子部品の部分斜視説明図である。
【図１１】 図１０に示される複合電子部品の要部を示す部分拡大説明図である。
【図１２】 従来技術の更に他の態様を示す部分切欠き斜視説明図である。
【符号の説明】
１：積層セラミックコンデンサ
２：端子電極
３：接着剤
４：複合体
５：帯状金属フレーム
５ａ：基端部
５ｂ：先端部（下端部）
６：半田
７：複合電子部品
８：切欠き
１１：積層セラミックコンデンサ
１２：端子電極
１３：接着剤
１４：複合体
１５：帯状金属フレーム
１５ａ：基端部
１５ｂ：先端部（下端部）
１６：半田
１７：複合電子部品
１８ａ：切欠き
１８ｂ：透孔
１９：膨出部
２０：足部
２０ａ：引裂き片
２０ｂ：引裂き片
２０ｃ：引裂き片
２１：導電性ペースト
２２：トレイ
２３：チップ素子
２４：把持手段
Claims (3)
- セラミック製のチップ素体（２３）の両端に端子電極（１２）を形成させてなるセラミック電子部品（１１）を複数個積み重ねて接合することにより複合体（１４）を構成すると共に、該複合体におけるセラミック電子部品の端子電極に対して、上方から下方に向かって脚状に延びる一対の帯状金属フレーム（１５）を半田付けすることにより得られる複合電子部品（１７）において、前記セラミック電子部品の端子電極の端面中央部を外方に突出させて、横方向に膨出する膨出部（１９）を形成すると共に、かかる膨出部を、前記帯状金属フレームの中腹に１個又は複数個設けた透孔（１８ｂ）又は切欠き（１８ａ）の中に臨ませて、該膨出部と前記帯状金属フレームとを半田付けしたことを特徴とする複合電子部品。
- 前記膨出部（１９）は、その先端が前記透孔（１８ｂ）又は切欠き（１８ａ）の中にまで進入する形態において、位置せしめられている請求項１に記載の複合電子部品。
- 請求項１又は２に記載の複合電子部品の製造に際して、前記チップ素体（２３）の端部を導電ペースト（２１）に浸漬させた後、引き上げることにより、前記端部に導電ペーストを付着硬化させて、端子電極（１２）を形成すると共に、かかる端子電極の矩形の下端面中央部に未硬化の付着導電ペーストを収斂せしめて垂れ下がらせた状態において硬化させることにより、前記膨出部（１９）を、外方に突出した形態において形成することを特徴とする複合電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002382105A JP4252302B2 (ja) | 2002-11-21 | 2002-11-21 | 複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002382105A JP4252302B2 (ja) | 2002-11-21 | 2002-11-21 | 複合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172562A JP2004172562A (ja) | 2004-06-17 |
| JP4252302B2 true JP4252302B2 (ja) | 2009-04-08 |
Family
ID=32708570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002382105A Expired - Fee Related JP4252302B2 (ja) | 2002-11-21 | 2002-11-21 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4252302B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006022257A1 (ja) * | 2004-08-25 | 2008-05-08 | 株式会社村田製作所 | セラミック電子部品 |
| JP5045649B2 (ja) * | 2008-11-17 | 2012-10-10 | 株式会社村田製作所 | セラミックコンデンサ及びそれを備えた電子部品 |
| JP5432061B2 (ja) * | 2010-05-19 | 2014-03-05 | 太陽誘電株式会社 | セラミックコンデンサ |
| JP5857847B2 (ja) * | 2011-06-22 | 2016-02-10 | 株式会社村田製作所 | セラミック電子部品 |
| US8988857B2 (en) * | 2011-12-13 | 2015-03-24 | Kemet Electronics Corporation | High aspect ratio stacked MLCC design |
| JP6620404B2 (ja) * | 2015-03-03 | 2019-12-18 | Tdk株式会社 | 電子部品 |
| JP7097761B2 (ja) | 2018-06-27 | 2022-07-08 | 株式会社村田製作所 | 積層セラミック電子部品 |
-
2002
- 2002-11-21 JP JP2002382105A patent/JP4252302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004172562A (ja) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6780394B2 (ja) | 電子部品 | |
| JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| JP2012023322A (ja) | チップ型積層セラミックコンデンサ及びその製造方法 | |
| JP4252302B2 (ja) | 複合電子部品 | |
| JPH11251176A (ja) | セラミック電子部品 | |
| JP3736387B2 (ja) | 複合電子部品及びその製造方法 | |
| JP4222015B2 (ja) | 電子部品の製造方法 | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| WO2007052422A1 (ja) | 回路装置の製造方法および回路装置 | |
| KR102644615B1 (ko) | 적층 세라믹 콘덴서 | |
| JP2000068148A (ja) | 積層セラミック部品とその積層セラミック部品連 | |
| JPH0447949Y2 (ja) | ||
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JP2005340699A (ja) | 表面実装型電子部品、電子部品の実装構造及び実装方法 | |
| JP3700150B2 (ja) | タブ電極付きセラミックス多層基板及びその製造法 | |
| JPS59993A (ja) | 金属板電極接合方法 | |
| JP4457739B2 (ja) | 電子部品およびその製造方法 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JP3656304B2 (ja) | フレキシブル回路基板の製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH0778728A (ja) | 複合部品およびその製造方法 | |
| JPH0238462Y2 (ja) | ||
| JPH08116143A (ja) | 表面実装化モジュール及びその製造方法 | |
| JP2002110442A (ja) | 積層チップシートにおける導通孔形成方法、積層チップ部品の製造方法及び積層チップ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090121 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |