JP2004172562A - 複合電子部品 - Google Patents
複合電子部品 Download PDFInfo
- Publication number
- JP2004172562A JP2004172562A JP2002382105A JP2002382105A JP2004172562A JP 2004172562 A JP2004172562 A JP 2004172562A JP 2002382105 A JP2002382105 A JP 2002382105A JP 2002382105 A JP2002382105 A JP 2002382105A JP 2004172562 A JP2004172562 A JP 2004172562A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- band
- electronic component
- solder
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】セラミック製のチップ素体の両端に端子電極12を形成させてなるセラミック電子部品11を複数個積み重ねて接合してなる複合体14にする。そしてその複合体に脚状に延びる一対の帯状金属フレーム15を半田付けしてなる複合電子部品とし、さらに、前記端子電極の端面中央部を横方向に膨出する膨出部19を前記帯状金属フレームの中腹に1個又は複数個設けた透孔18a又は切欠きの中に臨ませる。すると前記端子電極12と、それと帯状金属フレームとを接合するための半田16との接合面積が増大して両者の密着性が向上する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、複合電子部品、さらに詳しくは複数個の積層セラミックコンデンサを上下に積み重ねて両端部に引き揃えられた端子電極に対して一対の帯状金属フレームを半田付けして下方に脚状に延ばしてなる複合電子部品に関するものである。
【0002】
【従来の技術】
【特許文献1】特許第2900596号明細書
従来、静電容量の大きな電子部品を得るために、図10に示すように、積層セラミックコンデンサ1を複数個積み重ねて、それらの端子電極2が両端側に揃うようにして接着剤3により接合した複合体4にするとともに、その複合体4に帯状金属フレーム5の基端部5aを半田6により接合して先端部5bを下方に脚状に延出し、前記帯状金属フレーム5の先端部(下端部)5bを電子基板(図示なし)上に半田付けできるようにした構造の複合電子部品7は、特許第200596号明細書で公知である。この公知技術(第一従来技術)によると、前記複合電子部品7を電子基板上に半田付けする過程で前記帯状金属フレーム5の下端部5bが加熱されるので、前記帯状金属フレーム5の基端部5aに接合している半田6(図11参照)が熱膨張したりその後に熱収縮したりする。すなわち、半田6は熱歪みを受ける。その結果、前記帯状金属フレーム5と半田6との接合性が損なわれ、ひいては帯状金属フレーム5と端子電極2との密着性が低下するという問題がある。
【0003】
そこで、前記第一従来技術にさらに、図12に示すように、前記帯状金属フレーム5に切欠き8又は透孔(図示なし)を付与することにより、前記帯状金属フレーム5と半田6との接触面積の増大させ、ひいては熱歪みを前記切欠き8に吸収させるようにする試みがなされている(第二従来技術)。
【0004】
【発明が解決しようとする課題】
しかしながら前記第二従来技術において、半田6と端子電極4との密着性はなお不十分である。とういうのは、帯状金属フレーム5と半田6との密着性はある程度改善されるものの、半田6と端子電極2との密着性は依然として改善されないのである。そこで本発明者は半田と端子電極との密着性を向上させる目的で第二従来技術を種々検討したところ、端子電極の表面形状を特定の形状にして端子電極が半田と接触する接触面積をより増大させればよいという事実を見出し、本発明を完成した。従って、本発明の課題は、両端に端子電極を有する電子部品を複数個積み重ねて接合するとともに、前記端子電極とそれらの電子部品から脚状に延びる帯状金属フレームとを半田付けしてなる構造の複合電子部品組付体において、半田と端子電極との密着性を向上させることにより端子電極と帯状金属フレームとの密着性をより向上させることにある。
【0005】
【発明が解決しようとする課題】
本請求項1発明は、前記の課題を解決するために、セラミック製のチップ素体の両端に端子電極を形成させてなるセラミック電子部品を複数個積み重ねて接合してなる複合体にするとともに、その複合体に下方に向かって脚状に延びる一対の帯状金属フレームを半田付けしてなる複合電子部品において、前記端子電極の端面中央部を横方向に膨出させるとともに、得られた膨出部を前記帯状金属フレームの中腹に1個又は複数個設けた透孔又は切欠きの中に臨ませるという手段を採用する。
【0006】
すると、前記膨出部の膨らみの程度に応じて端子電極と半田との接触面積が増大するとともに、半田が熱歪みを起こしても前記膨出部により半田が端子電極の端面方向にずれるのが抑制され、その結果端子電極と半田との剥離が抑制される。なお、この発明において好ましい膨出部として、前記チップ素体の端部を導電ペーストに浸漬させた後、引き上げることにより、前記端部に導電ペーストを付着硬化させて端子電極を形成するとともに、その端子電極の下端面中央部に未硬化の付着導電ペーストを収斂硬化させてできたものを採用する(請求項2発明)。
【0007】
【発明の実施の形態】
次に、図面を参照しながら、本発明の最も好ましい実施の形態について詳述すると、図1及び図2に示すように、本発明に係る複合電子部品17もその基本構造は従来技術と同様に、積層セラミックコンデンサ11と、それらを複数個接合した複合体14と、帯状金属フレーム15とから構成されている。
【0008】
前記積層コンデンサ11は周知の構造をなしており、内部電極としてのパラジウムを焼付けた複数枚のセラミック誘電体シートを積層するとともに両端部に交互に前記内部電極が露出するように直方形に切断しチップ素子し、次いでそのチップ素子の両端部に端子電極12を設けることにより前記端子電極12と前記内部電極とが通電可能になっている。
【0009】
そして前記積層コンデンサ11を複数個、例えば3個積み重ねて、それらが接着剤13により接合された複合体14になっており、その複合体14の両端部に積層コンデンサ11の各端子電極12が実質上接触するように引き揃えられている。
【0010】
また、前記複合体14において前記端子電極12には下方に脚状に延びる一対の帯状金属フレーム15が半田付けされており、前記端子電極12と帯状金属フレーム15の基端部5aとの間に半田16が固着している。そして前記帯状金属フレーム15の先端部(下端部)15bは、複合体14の裏面14aから所定距離離れた部位で複合体14の内方に向かって曲げ形成されて足部20になり、電子基板(図示なし)に対して半田付けされるようになっている。さらに前記帯状金属フレーム15の基端部15a寄りの中央部には1個の切欠き18aが設けられており、その切欠き18a内に前記半田16が侵入して、第一公知技術に比較して半田16と帯状金属フレーム15との接触面積が増大するようになっている。
【0011】
以上説明した構成要件は実質上第一公知技術のそれと同一であるが、本発明に係る複合電子部品17においては、前記帯状金属フレーム15の先端部(下端部)15bは三つに裂かれて引裂き片20a、20b、20cになっているとともに、中央部の引裂き片20bが複合体14の裏面14aを支承可能に曲げ加工されており、さらに他の引裂き片20a、20cが外方に若干曲げ加工されて電子基板に着地する足部20になっている。従って、前記足部20を電子基板に半田付けすると、引裂き片20a、20cに伝わって上昇する熱が放熱され易くなっている。
【0012】
さらに本発明において前記端子電極12の端面中央部には、横方向に膨出する膨出部19が形成されており、その膨出部19が前記切欠き18aの中を臨むように突出している。ここで「膨出部19が切欠き18aの中を臨む」とは、図3に示すように、前記膨出部19の先端の形成位置が帯状金属フレームにおいて切欠き18の形成位置と実質上一致するとともに前記先端と切欠き18との間に半田16が存在するという意味である。最も好ましい態様として前記先端が切欠き18の中にまで進入する態様がある。
【0013】
本発明においてこのような膨出部18は、図6、図7及び図8に示す方法により形成される。すなわち、図6に示すように、積層セラミックコンデンサの製造工程において設置されている導電性ペースト21の収容トレイ22に対して、セラミック誘電体のチップの一端部に内部電極が交互に露出したチップ素子23を複数個把持手段24に同時に把持させて(端子電極を形成する初期工程)、それらを上方から降下させて、図7に示すように前記チップ素子23の下端部を僅かに導電性ペースト21の中にまず浸没させる(同じく中期工程)。次いで、図8に示すように、前記把持手段24を上昇させる(後期工程)。すると、図9に示すように、チップ素子23の下端部に導電性ペースト21が付着するのでこれらを乾燥させれば前記導電性ペースト21が端子電極12になる。
【0014】
前記チップ素子23の端部に端子電極12を形成させる方法は従来技術と同じであるが、本発明においては導電ペーストのレオロジー的特性が所定の状態下にあるときに導電性ペーストを端子電極の端面中央部に収斂硬化させる。すなわち、チップ素子23の下端面に付着する導電性ペーストが前記下端面の中央部において僅かに垂れ下がっているとき導電性ペースト21を硬化させる。これは、導電性ペーストを構成している導電物質の物理化学特性及びその物質の流動化媒体の物理的性質等を特定の範囲に組み合わせたり、トレイ22から把持手段24を引き上げる速度や雰囲気温度等を調節したりすることにより、前記チップ素子23の端面中央に特定形状の膨出部19を形成させることが可能である。勿論、チップ素子23に一旦付着した導電性ペーストを特定の成形型に入れることによって前記膨出部19を端子電極12の端面中央部に形成させることも可能である。以上のようにチップ素子23の一端部の端子電極12を形成したら同様の操作によりチップ素子23の他端部にも端子電極12を形成すれば、本は発明に係る積層セラミックコンデンサ11が得られる。
【0015】
以上のような構造を有する複合電子部品17において前記帯状金属フレーム15の切欠き18aには半田16が侵入・硬化して接触面積が増大するので、両者の密着性が向上する。その結果、半田16が熱歪みを受けても帯状金属フレーム15と半田16との密着性がほとんど損なわれない。
【0016】
他方、前記半田16とそれに接合している端子電極12との間においては端子電極12の端面中央部に形成されている膨出部19が前記半田16の中に食い込んで半田16との接触面積を増大させるとともに、同じく膨出部19が帯状金属フレーム15の切欠き18aに臨む位置まで突出し、半田16を確実に前記切欠き18aに係止可能にする。その結果、従来技術に比較して端子電極12と半田16との密着性をより向上させる。また、前記膨出部19の膨らみ形状に若干のばらつきがあってもその膨出部19の先には帯状金属フレーム15の切欠き18aが存在するので、切欠き18aが前記ばらつきを吸収する。従って、端子電極12と帯状金属フレーム15との間の所定の空間を半田16で埋めて両者の接合を確実に保持するとともに、前記複合電子部品17の両端部に接合される一対の帯状金属フレーム15間の間隔も確実に一定に維持することが可能になる。
【0017】
本発明は、その根本的技術思想を踏襲し発明の効果を著しく損なわない限度において、前記形態の一部分を、例えば、次のように変更して実施することができる。すなわち、図4に示すように、前記した帯状金属フレーム15の切欠き18aの代わりに端子電極12において膨出部19が形成されている位置と対応する位置に所定の大きさの透孔18bを形成することもできるし、図5に示すように、前記透孔18bを連続させた長穴18bにすることもできる。
【0018】
【発明の効果】
以上詳述したように本発明は、両端に端子電極を有する電子部品を複数個積み重ねて接合するとともに、前記端子電極とそれらの電子部品から脚状に延びる帯状金属フレームとを半田付けしてなる構造の複合電子部品組付体において、半田と端子電極との密着性をより向上させることにより端子電極と帯状金属フレームとの密着性をより向上させることができるという優れた効果を発揮する。
【図面の簡単な説明】
【図1】本発明に係る複合電子部品の部分斜視図である。
【図2】同電子部品を部分的に破断して示す側面図である。
【図3】図3のIII部分を拡大して示す部分側断面図である。
【図4】本発明に係る複合電子部品の他の形態を示す斜視図である。
【図5】さらに同様に他の態様を示す部分斜視図である。
【図6】本発明に係る積層セラミックコンデンサの端子電極を形成する初期工程を示す工程図である。
【図7】同様に中期工程を示す工程図である。
【図8】同じく後期工程を示す工程図である。
【図9】前記端子電極の端面を示す部分斜視図である。
【図10】従来技術に係る複合電子部品の部分斜視図である。
【図11】該複合電子部品の要部を示す部分側断面図である。
【図12】さらに他の態様に係る従来技術を示す部分破断斜視図である。
【符号の説明】
1:積層セラミックコンデンサ
2:端子電極
3:接着剤
4:複合体
5:帯状金属フレーム
5a:基端部
5b:先端部(下端部)
6:半田
7:複合電子部品
8:切欠き
11:積層セラミックコンデンサ
12:端子電極
13:接着剤
14:複合体
15:帯状金属フレーム
15a:基端部
15b:先端部(下端部)
16:半田
17:複合電子部品
18a:切欠き
18b:透孔
19:膨出部
20:足部
20a:引裂き片
20b:引裂き片
20c:引裂き片
21:導電性ペースト
22:トレイ
23:チップ素子
24:把持手段。
Claims (2)
- セラミック製のチップ素体(23)の両端に端子電極(12)を形成させてなるセラミック電子部品(11)を複数個積み重ねて接合してなる複合体(14)にするとともに、その複合体に下方に向かって脚状に延びる一対の帯状金属フレーム(15)を半田付けしてなる複合電子部品(17)において、前記端子電極の端面中央部を横方向に膨出させるとともに、得られた膨出部(19)を前記帯状金属フレームの中腹に1個又は複数個設けた透孔(18a、18c)又は切欠き(18b)の中に臨ませたことを特徴とする複合電子部品。
- 前記膨出部(19)は、前記チップ素体(23)の端部を導電ペースト(21)に浸漬させた後、引き上げることにより、前記端部に導電ペーストを付着硬化させて端子電極(12)を形成するとともに、その端子電極の下端面中央部に未硬化の付着導電ペーストを収斂硬化させてできたものである請求項1記載の複合電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002382105A JP4252302B2 (ja) | 2002-11-21 | 2002-11-21 | 複合電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002382105A JP4252302B2 (ja) | 2002-11-21 | 2002-11-21 | 複合電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172562A true JP2004172562A (ja) | 2004-06-17 |
JP4252302B2 JP4252302B2 (ja) | 2009-04-08 |
Family
ID=32708570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002382105A Expired - Fee Related JP4252302B2 (ja) | 2002-11-21 | 2002-11-21 | 複合電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4252302B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006022257A1 (ja) * | 2004-08-25 | 2006-03-02 | Murata Manufacturing Co., Ltd. | セラミック電子部品 |
JP2010123614A (ja) * | 2008-11-17 | 2010-06-03 | Murata Mfg Co Ltd | セラミックコンデンサ及びそれを備えた電子部品 |
JP2011243782A (ja) * | 2010-05-19 | 2011-12-01 | Taiyo Yuden Co Ltd | セラミックコンデンサ |
JP2013030746A (ja) * | 2011-06-22 | 2013-02-07 | Murata Mfg Co Ltd | セラミック電子部品 |
US20130146347A1 (en) * | 2011-12-13 | 2013-06-13 | Kemet Electronics Corporation | High aspect ratio stacked mlcc design |
JP2016162938A (ja) * | 2015-03-03 | 2016-09-05 | Tdk株式会社 | 電子部品 |
US11527364B2 (en) | 2018-06-27 | 2022-12-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component including a plurality of bodies and metal terminals connected to outer electrodes |
-
2002
- 2002-11-21 JP JP2002382105A patent/JP4252302B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006022257A1 (ja) * | 2004-08-25 | 2006-03-02 | Murata Manufacturing Co., Ltd. | セラミック電子部品 |
JP2010123614A (ja) * | 2008-11-17 | 2010-06-03 | Murata Mfg Co Ltd | セラミックコンデンサ及びそれを備えた電子部品 |
US8233265B2 (en) | 2008-11-17 | 2012-07-31 | Murata Manufacturing Co., Ltd. | Ceramic capacitor and electronic component including the same |
US20120262838A1 (en) * | 2008-11-17 | 2012-10-18 | Murata Manufacturing Co., Ltd. | Ceramic capacitor and electronic component including the same |
US8797712B2 (en) * | 2008-11-17 | 2014-08-05 | Murata Manufacturing Co., Ltd. | Ceramic capacitor and electronic component including the same |
JP2011243782A (ja) * | 2010-05-19 | 2011-12-01 | Taiyo Yuden Co Ltd | セラミックコンデンサ |
JP2013030746A (ja) * | 2011-06-22 | 2013-02-07 | Murata Mfg Co Ltd | セラミック電子部品 |
US20130146347A1 (en) * | 2011-12-13 | 2013-06-13 | Kemet Electronics Corporation | High aspect ratio stacked mlcc design |
US8988857B2 (en) * | 2011-12-13 | 2015-03-24 | Kemet Electronics Corporation | High aspect ratio stacked MLCC design |
JP2016162938A (ja) * | 2015-03-03 | 2016-09-05 | Tdk株式会社 | 電子部品 |
US11527364B2 (en) | 2018-06-27 | 2022-12-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component including a plurality of bodies and metal terminals connected to outer electrodes |
Also Published As
Publication number | Publication date |
---|---|
JP4252302B2 (ja) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100826391B1 (ko) | 칩형 고체 전해콘덴서 | |
JP2001267453A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JP3736387B2 (ja) | 複合電子部品及びその製造方法 | |
JP2004172562A (ja) | 複合電子部品 | |
JP2004536442A (ja) | ロープロファイルの集積モジュール相互連結体 | |
JP2001015371A (ja) | チップ型セラミック電子部品及びその製造方法 | |
JP2002232099A (ja) | セラミック回路基板 | |
JP3767704B2 (ja) | チップ型電子部品 | |
JPH113836A (ja) | 積層電子部品 | |
JP4766458B2 (ja) | チップ部品の実装基板への実装方法 | |
JP3979121B2 (ja) | 電子部品の製造方法 | |
JPH04139894A (ja) | 多層セラミック基板 | |
JP2003273521A (ja) | セラミック多層基板の製造方法 | |
JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
JPH01283898A (ja) | チップ型部品の塔載方法 | |
JP2004228979A (ja) | 圧電振動子用パッケージおよび圧電振動子 | |
JPH10261874A (ja) | 多層回路基板 | |
JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
JP2005150652A (ja) | 回路基板 | |
JP2000252629A (ja) | 積層電子部品の製造方法 | |
JPH06333773A (ja) | チップ型電子部品 | |
JP4343082B2 (ja) | 電子回路ユニット、及びその製造方法 | |
JP2000151322A (ja) | チップ型圧電共振部品の製造方法 | |
JPS582066Y2 (ja) | 多層配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090121 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150130 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |