JP2005150652A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2005150652A
JP2005150652A JP2003390114A JP2003390114A JP2005150652A JP 2005150652 A JP2005150652 A JP 2005150652A JP 2003390114 A JP2003390114 A JP 2003390114A JP 2003390114 A JP2003390114 A JP 2003390114A JP 2005150652 A JP2005150652 A JP 2005150652A
Authority
JP
Japan
Prior art keywords
electronic component
resin adhesive
conductive resin
electrically insulating
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003390114A
Other languages
English (en)
Inventor
Keiji Hamada
圭二 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2003390114A priority Critical patent/JP2005150652A/ja
Publication of JP2005150652A publication Critical patent/JP2005150652A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】 平面電極を有する電子部品を導電性樹脂接着剤を用いて回路基板の導体パターン間に接続するために、導体パターンに導電性樹脂接着剤を塗布した際、導電性樹脂接着剤が電子部品の下に毛細管現象で広がるのを阻止できる回路基板を提供する。
【解決手段】 平面電極3aを有する電子部品3を導電性樹脂接着剤4にて電気的に接続する導体パターン2を備えた電気的絶縁基板5の、電子部品3を電気的に接続する導体パターン2a、2b間の電気的絶縁基板部分5aに、毛細管現象で電子部品の下に広がる導電性樹脂接着剤4bを阻止する貫通孔6を設ける。毛細管現象で電子部品の下に広がる導電性樹脂接着剤4bが貫通孔6で阻止され、導体パターン間の短絡を防止できる。
【選択図】 図1

Description

本発明は、平面電極を有する電子部品を導電性樹脂接着剤を用いて回路基板に実装した際の実装不良を解決した回路基板に関する。
近年、リードを持たずに平面付けが可能な電極(以下、平面電極という。)を有する電子部品、例えばチップ抵抗器やチップコンデンサをセラミック基板やガラスエポキシ基板等の回路基板に形成された導体パターンの所定位置、例えばランドに導電性樹脂接着剤を用いて電気的に接続し、薄型化や小型化を図った表面実装技術が汎用されている。
この技術は、前記電子部品の平面電極又は回路基板の前記電子部品を接続すべき導体パターン部分、例えばランドに予め導電性樹脂接着剤を施しておき、導電性樹脂接着剤を焼成し硬化させて電気的接続を行う実装技術である(例えば、非特許文献1、非特許文献2参照)。
日本マイクロエレクトロニクス協会編、「IC化実装技術」、初版第4刷、株式会社 工業調査会、1994年2月20日、p.100、p118 本多進他2名著、「高密度実装技術への挑戦」初版第1刷、株式会社工業調査会、19 94年2月10日、p132〜137
前記導電性樹脂接着剤は、エポキシ系樹脂等の熱硬化性樹脂に銀粉や金粉を含有させてペースト状にしたもので、エポキシ系導電性接着剤として汎用されている。
図3は、前記導電性樹脂接着剤を用いて平面電極を有する電子部品、例えばチップコンデンサ又はチップ抵抗器をガラスエポキシ基板又はセラミック基板に形成された導体パターンに仮固定し、導電性樹脂接着剤を焼成する前の回路基板の断面図を示している。
図3に示すように、ガラスエポキシ基板やセラミック基板等の電気的絶縁基板1上に形成された導体パターン2の電子部品3を接続すべき導体パターン部分2a、2b又は前記電子部品3の平面電極3aに導電性樹脂接着剤4を所定厚さに塗布し、前記電子部品3の平面電極3aを前記導体パターン部分に載せて仮固定する。
その後、前記導電性樹脂接着剤4を焼成し硬化させて接着し、電気的接続を行い、前記電子部品3を実装する。
ここで、前記導電性樹脂接着剤4を前記導体パターン部分2a、2b上に塗布して前記電子部品3を載せて仮固定した際、前記導体パターン部分2aと2bとの間に短絡が生じないように、樹脂の量や粘度に十分注意を払うことが通常行われているが、それでも前記電子部品3を前記導体パターン部分2aと2b間に仮固定した際、前記導体パターン部分2aと2b間が短絡することがあることを知見した。
これは、毛細管現象により導電性樹脂接着剤4aのように電子部品3の下に広がって短絡するためである。特に、電気的絶縁基板がセラミック基板で、銀を含む導電性樹脂接着剤を使用したする場合や前記電子部品のサイズが小さくなるにつれて顕著であった。
本発明の回路基板は、電気的絶縁基板において、平面電極を有する電子部品を電気的に接続する導体パターン間の電気的絶縁基板部分に、貫通孔又は溝を設ける。
前記毛細管現象で前記電子部品の下に広がる導電性樹脂接着剤が前記貫通孔又は前記溝で阻止される。
本発明の回路基板は、電気的絶縁基板において、平面電極を有する電子部品を電気的に接続する導体パターン間の電気的絶縁基板部分に、貫通孔又は溝を設けることで、前記毛細管現象で前記電子部品の下に広がる導電性樹脂接着剤が前記貫通孔又は前記溝で阻止され、前記導体パターン間の短絡を防止できる。
図1には前記問題点を解決できる実施の形態の断面図を示している。
図1に示すように、ガラスエポキシ基板5において、平面電極3aを有する電子部品3を電気的に接続する導体パターン部分2aと2bとの間のガラスエポキシ基板部分5aに、細長の貫通孔6を設ける。
前記貫通孔6を設けることで、前記ガラスエポキシ基板5上に形成された導体パターン2の前記電子部品3を接続すべき導体パターン部分2a及び2bに導電性樹脂接着剤4を所定厚さに塗布し、前記電子部品の3平面電極3aを前記導体パターン部分2a、2bに載せて仮固定した際、前記電子部品3の下に導電性樹脂接着剤4bのように毛細管現象により広がっても前記貫通孔6によって毛細管現象が阻止され、前記導体パターン部分2aと2bとの間の短絡を防止できる。
その後、オーブン加熱やリフロー法で導電性樹脂接着剤4を焼成して硬化させ、前記電子部品3の前記ガラスエポキシ基板5への実装が完了する。
図2には電気的絶縁基板としてセラミック基板を用いた実施の形態の断面図を示している。
図2に示すように、一層目のセラミック層7は裏電極8を備え、表電極10a、10b、10cを備える二層目のセラミック層9に設けられたスルーホール(図示せず)を介して前記裏電極8と電気的に接続されている。
前記二層目のセラミック層9の前記表電極10aと10cとの間及び前記表電極10bと10cとの間に平面電極を有する電子部品(図示せず)を導電性樹脂接着剤にて実装する。
前記表電極10aと10cとの間、前記表電極10bと10cとの間の短絡を防止するために、前記二層目のセラミック層9の前記各表電極間のセラミック層部分にそれぞれ貫通孔11が形成されている。
前記表電極10a、10b及び10cに導電性樹脂接着剤(図示せず)を所定厚さに塗布し、平面電極を有する電子部品(図示せず)の平面電極を前記表電極に載せて前記表電極10aと10c間及び前記表電極10bと10c間に仮固定した際、前記電子部品の下に導電性樹脂接着剤が毛細管現象により広がっても、前記貫通孔11によって毛細管現象が阻止されて前記各表電極間の短絡を防止することができる。
三層目のセラミック層12はキャビティ構造の枠を形成し、四層目のセラミック層13は封止ガラス14の位置決め用の枠を形成するものである。
前記セラミック基板の作製時に、前記各セラミック層を形成するセラミックグリーンシートを4層積層し、焼成する。
前記セラミックグリーンシートの焼成と導電性樹脂接着剤の焼成に温度条件が異なるので、セラミック基板作製後に前記二層目のセラミック層9に形成された前記表電極又は前記電子部品の平面電極に前記導電性樹脂接着剤を塗布して前記電子部品を載せて仮固定し、後工程で前記導電性接着剤を焼成して硬化させ、前記電子部品を前記表電極に電気的に接続する。
前記三層目及び四層目のセラミック層12、13及び封止ガラス14は必要に応じて設けられるもので、本発明の特徴とするところは二層目のセラミック層9に前記毛細管現象を阻止する前記貫通孔11を設けた点にある。
以下、本発明の具体例を説明する。電気的絶縁基板としてガラスエポキシ基板又はセラミック基板を用い、前記電気的絶縁基板に形成された導体パターンの、平面電極を有する電子部品を実装すべき導体パターン部分間の電気的絶縁基板部分の中央部に、0.2mm程度の幅を有する細長の貫通孔を設ける。
そして、前記導体パターン部分に銀を主成分とする導電性樹脂接着剤を塗布し、1005サイズのチップコンデンサやチップ抵抗器等の電子部品を載せて仮固定し、オーブン加熱(150℃、2時間)で導電性樹脂接着剤を焼成して硬化させ、前記電子部品の平面電極を前記導体パターン部分に接着して電気的に接続する。
前記各実施の形態では、毛細管現象を阻止するために電気的絶縁基板に貫通孔を設けたが、該貫通孔に代えて溝を設けても同様の効果を奏する。
本発明による回路基板の実施の形態の断面図である。 本発明による回路基板の他の実施の形態の断面図である。 従来の回路基板の問題点を説明する断面図である。
符号の説明
3・・平面電極を有する電子部品 3a・・平面電極 4・・導電性樹脂接着剤
5、9・・毛細管現象を阻止する貫通孔を設けた電気的絶縁基板 6、11・・貫通孔

Claims (8)

  1. 平面電極を有する電子部品を導電性樹脂接着剤にて電気的に接続する導体パターンを備えた電気的絶縁基板の、前記電子部品を電気的に接続する導体パターン間の電気的絶縁基板部分に、毛細管現象で前記電子部品の下に広がる導電性樹脂接着剤を阻止する貫通孔を設けたことを特徴とする回路基板。
  2. 前記電気的絶縁基板は、ガラスエポキシ基板であることを特徴とする請求項1の回路基板。
  3. 前記電気的絶縁基板は、セラミック基板であることを特徴とする請求項1の回路基板。
  4. 前記導電性樹脂接着剤は、銀又は金を主成分とすることを特徴とする請求項1、2又は3の回路基板。
  5. 平面電極を有する電子部品を導電性樹脂接着剤にて電気的に接続する導体パターンを備えた電気的絶縁基板の、前記電子部品を電気的に接続する導体パターン間の電気的絶縁基板部分に、毛細管現象で前記電子部品の下に広がる導電性樹脂接着剤を阻止する溝を設けたことを特徴とする回路基板。
  6. 前記電気的絶縁基板は、ガラスエポキシ基板であることを特徴とする請求項5の回路基板。
  7. 前記電気的絶縁基板は、セラミック基板であることを特徴とする請求項5の回路基板。
  8. 前記導電性樹脂接着剤は、銀又は金を主成分とすることを特徴とする請求項5、6又は7の回路基板。
JP2003390114A 2003-11-20 2003-11-20 回路基板 Pending JP2005150652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390114A JP2005150652A (ja) 2003-11-20 2003-11-20 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390114A JP2005150652A (ja) 2003-11-20 2003-11-20 回路基板

Publications (1)

Publication Number Publication Date
JP2005150652A true JP2005150652A (ja) 2005-06-09

Family

ID=34696600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390114A Pending JP2005150652A (ja) 2003-11-20 2003-11-20 回路基板

Country Status (1)

Country Link
JP (1) JP2005150652A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124500A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd 音響センサおよび音響センサの製造方法
GB2453765A (en) * 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124500A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd 音響センサおよび音響センサの製造方法
JP4642634B2 (ja) * 2005-10-31 2011-03-02 パナソニック株式会社 音響センサの製造方法
GB2453765A (en) * 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
EP2206419A1 (en) * 2007-10-18 2010-07-14 Novalia Ltd Product packaging
US8693210B2 (en) 2007-10-18 2014-04-08 Novalia Ltd. Product packaging
US9249959B2 (en) 2007-10-18 2016-02-02 Novalia Ltd. Product packaging

Similar Documents

Publication Publication Date Title
JP4111239B2 (ja) 複合セラミック基板
JP5022652B2 (ja) 回路モジュールの製造方法及び回路モジュール
JP5073351B2 (ja) 表面実装用の電子デバイス
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
JP4111222B2 (ja) 表面実装型部品
JPWO2008155967A1 (ja) 部品内蔵基板及びその製造方法
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
US20130050957A1 (en) Electronic component incorporating board and composite module
US10869382B2 (en) Interposer and electronic apparatus
JP4158798B2 (ja) 複合セラミック基板
JP2005150652A (ja) 回路基板
CN108140460B (zh) 芯片电阻器
WO2003007670A1 (en) Method for manufacturing ceramic multilayer circuit board
JP7012219B2 (ja) 積層バリスタの製造方法
JP2017045861A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2011061010A (ja) 部品内蔵モジュールの製造方法
JP4777764B2 (ja) 温度補償回路基板の製造方法
JP2007012772A (ja) 混成集積回路用基板
JP2011091260A (ja) 電子部品及び電子部品の製造方法
JPH01283809A (ja) チップ形電子部品
JP2002026527A (ja) 積層配線基板及びその製造方法
JPH0513201A (ja) 角形チツプ抵抗器
JPH10163002A (ja) チップ型電子部品とその製造方法
JPH1140918A (ja) セラミックス素子、部品実装基板及び配線基板
JP2003273521A (ja) セラミック多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081031