JPH10261874A

JPH10261874A - 多層回路基板

Info

Publication number: JPH10261874A
Application number: JP6577597A
Authority: JP
Inventors: Norio Sakai; 範夫酒井; Isao Kato; 功加藤; Kazuhiro Isenobou; 和弘伊勢坊
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-03-19
Filing date: 1997-03-19
Publication date: 1998-09-29

Abstract

(57)【要約】【課題】たわみ強度を向上させることができる多層回
路基板を提供する。【解決手段】多層回路基板１０は、セラミックからな
る複数の誘電体シート（１１ａ〜１１ｄ）を積層して形
成される基板１１と、基板１１の裏面に突出するように
形成される外部電極１２と、基板１１の裏面に形成さ
れ、外部電極１２に接続される実装電極１３と、基板１
１の表面に形成される回路パターン１４とから構成され
る。そして、各誘電体シート１１ａ〜１１ｄ上の導体パ
ターン１５は、ビアホール電極１６でそれぞれ接続され
る。この際、最下層の誘電体シート１１ａに形成される
ビアホール電極１６が、基板１１の内部から裏面に向か
って延び、基板１１の裏面に突出することにより外部電
極１２が形成される。また、基板１１の表面に形成され
る回路パターン１４には、電子部品１７がはんだ付けに
より接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層回路基板に関
し、特に電子・通信機器に用いられる多層回路基板に関
する。

【０００２】

【従来の技術】図３に、従来の多層回路基板の断面図を
示す。多層回路基板５０は、セラミックからなる複数の
誘電体シート（５１ａ〜５１ｄ）を積層して形成される
基板５１を備える。そして、その基板５１の表面に回路
パターン５２を形成し、その回路パターン５２に電子部
品５３をはんだ付け接続している。また、各誘電体シー
ト５１ａ〜５１ｄ上の導体パターン５４は、ビアホール
電極５５で接続している。さらに、基板５１の裏面に実
装電極５６を形成し、基板５１の裏面に引き出されたビ
アホール電極５５と接続される。そして、多層回路基板
５０の実装電極５６を、プリント基板５７上のランド５
８に、はんだ５９を用いて固定することにより、多層回
路基板５０がプリント基板５７に実装される。

【０００３】

【発明が解決しようとする課題】ところが、上記の従来
の多層回路基板の場合には、多層回路基板をプリント基
板に実装する際に、多層回路基板の裏面とプリント基板
は接しているため、プリント基板にたわみが生じると、
たわみによる応力が多層回路基板に直接伝わり、多層回
路基板にクラック等が生じるという問題があった。

【０００４】また、多層回路基板を実装するプリント基
板に、実装電極をはんだ付けして固定する際に、はんだ
層の厚みを十分に稼げないため、多層回路基板を実装す
るプリント基板のたわみによる応力をはんだ層に吸収さ
せることができず、多層回路基板のたわみ強度を向上さ
せることができないという問題もあった。

【０００５】本発明は、このような問題点を解決するた
めになされたものであり、たわみ強度を向上させること
ができる多層回路基板を提供することを目的とする。

【０００６】

【課題を解決するための手段】上述する問題点を解決す
るため本発明の多層回路基板は、複数の誘電体シートを
積層してなる基板と、該基板の内部から裏面に向かって
延び、該基板の裏面で前記基板から突出して形成される
外部電極と、該外部電極に接続されるとともに、前記基
板の裏面に形成される実装電極とからなることを特徴と
する。

【０００７】また、前記基板が、少なくとも突出した前
記外部電極を取り囲む箇所に凸部を備え、該凸部の少な
くとも天面に前記実装電極を設けることを特徴とする。

【０００８】本発明の多層回路基板によれば、外部電極
が基板の裏面において基板から突出しているため、多層
回路基板をプリント基板に実装する際に、多層回路基板
の裏面とプリント基板との間に空間が生ずる。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に、本発明の多層回路基板の第１
の実施例の断面図を示す。多層回路基板１０は、セラミ
ックからなる複数の誘電体シート（１１ａ〜１１ｄ）を
積層して形成される基板１１と、基板１１の裏面に突出
するように形成される外部電極１２と、基板１１の裏面
に形成され、外部電極１２に接続される実装電極１３
と、基板１１の表面に形成される回路パターン１４とか
ら構成される。

【００１０】この際、各誘電体シート１１ａ〜１１ｄ上
の導体パターン１５は、ビアホール電極１６でそれぞれ
接続される。この際、最下層の誘電体シート１１ａに形
成されるビアホール電極１６が、基板１１の内部から裏
面に向かって延び、基板１１の裏面に突出することによ
り、ビアホール電極１６に連続して外部電極１２が形成
される。

【００１１】また、基板１１の表面に形成される回路パ
ターン１４には、電子部品１７がはんだ付けにより接続
される。

【００１２】そして、以上のような構成の多層回路基板
１０の実装電極１３を、プリント基板１上のランド２
に、はんだ３を用いて固定することにより、多層回路基
板１０がプリント基板１に実装される。

【００１３】次に、多層回路基板１０の製造方法につい
て説明する。まず、セラミックからなる複数のマザー誘
電体シートを用意する。次いで、パンチング加工により
ビアホールを、導体ペーストのスクリーン印刷により導
体パターン１５を形成する。なお、導体パターン１５の
導体ペーストを印刷する際、ビアホール内に導体ペース
トが充填されることによりビアホール電極１６が形成さ
れ、各マザー誘電体シート上の導体パターン１５がその
ビアホール電極１６により接続されることとなる。

【００１４】次いで、それらの複数のマザー誘電体シー
トを積層、圧着した後、焼成する。この際、マザー誘電
体シートとビアホール電極１６の焼成収縮率の違い、す
なわちビアホール電極１６の焼成収縮率をマザー誘電体
シートの焼成収縮率よりも小さくすることにより、ビア
ホール電極１６が、基板１１の裏面に突出し、外部電極
１２を形成する。次いで、外部電極１２に接続される実
装電極１３となる導体ペースト、及び表面に回路パター
ン１４となる導体ペーストをスクリーン印刷し、焼き付
けした後、各ブロックに切断することにより多層回路基
板１０が完成する。

【００１５】なお、導体パターン１５及びビアホール電
極１６となる導体ペーストは、Ｃｕ、Ａｇ、Ａｇ／Ｐ
ｄ、Ｐｄ、Ｐｔ、Ｎｉ、Ａｕに代表される７０〜９０％
の電極材料と、１０〜３０％のワニス（樹脂と溶剤の混
合物）とで構成される。特に、マザー誘電体シートとビ
アホール電極１６との焼成収縮率に差を出すためには、
電極材料の割合を８０％以上にするとよい。

【００１６】このようにして製造された多層回路基板１
０をプリント基板上に実装した際の、たわみ強度の上昇
を実験により確認した。実験方法は、１０ｃｍ平方のプ
リント基板中央部に、裏面の８ヶ所に外部電極１２及び
実装電極１３を備える８×５×２ｍｍの多層回路基板１
０をはんだ付けにより実装し、プリント基板の中央部裏
面から圧力を加えてプリント基板をたわませるものであ
る。

【００１７】そして、はんだ付け部が破損したり、多層
回路基板１０にクラックが生じるまでの、プリント基板
が裏面から表面方向にたわんだ長さを測定する。この
際、プリント基板をたわませた長さが大きいほど、多層
回路基板１０に加わるプリント基板のたわみによる応力
も大きくなり、プリント基板をたわませた長さは、多層
回路基板１０に加えられた応力と対応する。このため、
プリント基板がたわんだ長さが大きくなるほど、多層回
路基板１０のたわみ強度が大きいことを表す。

【００１８】

【表１】

【００１９】表１から、試料Ｎｏ．６の従来品のたわみ
強度に比べて、試料Ｎｏ．１〜試料Ｎｏ．５の本実施例
のすべてでたわみ強度が向上していることがわかる。た
だし、外部電極１２の突出量が５００μｍを超えると、
ビアホール電極１４を形成する導体ペーストとマザー誘
電体シートとの焼成収縮率が大きく異なるため、基板１
１とビアホール電極１４との境界面にクラックが生じや
すくなり実用的ではない。したがって、外部電極１２の
基板１１からの突出量としては、２０〜５００μｍが適
切である。

【００２０】上述した第１の実施例の多層回路基板によ
れば、外部電極を基板の裏面から突出させているため、
多層回路基板をプリント基板に実装する際に、多層回路
基板の裏面とプリント基板との間に空間が生じ、その結
果、多層回路基板を実装するプリント基板のたわみによ
る応力が、直接多層回路基板に伝わらず、その応力を突
出した外部電極で緩衝することができる。したがって、
多層回路基板のたわみ強度を向上させることができる。
特に、外部電極の突出量が大きくなればなるほどたわみ
強度も大きくなる。

【００２１】また、多層回路基板をプリント基板に実装
する際に、多層回路基板の裏面から突出した外部電極の
まわりに、はんだが回り込むため、はんだ層を従来より
も厚くすることができる。したがって、多層回路基板を
実装するプリント基板のたわみによる応力がはんだ層に
も吸収されるため、多層回路基板のたわみ強度をより一
層向上させることができる。

【００２２】さらに、裏面から突出している外部電極に
接続する実装電極を設けているため、はんだ付け面積が
大きくなり、はんだ強度を向上させることができる。

【００２３】図２に、本発明の多層回路基板の第２の実
施例の断面図を示す。多層回路基板２０は、セラミック
からなる複数の誘電体シート（２１ａ〜２１ｄ）を積層
して形成される基板２１と、基板２１の裏面に突出する
ように形成される外部電極２２と、基板２１の裏面に形
成され、外部電極２２に接続される実装電極２３と、基
板２１の表面に形成される回路パターン２４とから構成
される。

【００２４】この際、各誘電体シート２１ａ〜２１ｄ上
の導体パターン２５は、ビアホール電極２６でそれぞれ
接続される。この際、最下層の誘電体シート２１ａに形
成されるビアホール電極２６が、基板２１の内部から裏
面に向かって延び、基板２１の裏面に突出することによ
り外部電極２２が形成される。

【００２５】また、その外部電極２２を取り囲む箇所
に、基板２１が凸部２７を備え、その凸部２７の天面２
８に外部電極２２に接続される実装電極２３が形成され
る。さらに、基板２１の表面に形成される回路パターン
２４には、電子部品２９がはんだ付けにより接続され
る。

【００２６】そして、以上のような構成の多層回路基板
２０の実装電極２３を、プリント基板１上のランド２
に、はんだ３を用いて固定することにより、多層回路基
板１０がプリント基板１に実装される。

【００２７】次に、多層回路基板２０の製造方法につい
て説明する。まず、セラミックからなる複数のマザー誘
電体シートを用意する。次いで、パンチング加工により
ビアホール及び導体ペーストのスクリーン印刷により導
体パターン２５を形成する。なお、導体パターン２５の
導体ペーストを印刷する際、このビアホール内に導体ペ
ーストが充填されることによりビアホール電極２６が形
成され、各マザー誘電体シート上の導体パターン２５が
そのビアホール電極２６により接続されることとなる。

【００２８】次いで、それらの複数のマザー誘電体シー
トを積層してマザー基板を形成し、そのマザー基板を凹
部を有する下型の上にセットする。次いで、１００℃程
度に加熱してマザー基板を柔らかくした状態で上から加
圧し、マザー基板の一部を下型の凹部内に押し出し、凸
部２７を絞り成形した後、マザー基板を焼成する。

【００２９】この際、マザー誘電体シートとビアホール
電極２６の焼成収縮率の違い、すなわちビアホール電極
２６の焼成収縮率をマザー誘電体シートの焼成収縮率よ
りも小さくすることにより、ビアホール電極２６が、基
板２１の凸部２７の天面２８に突出し、外部電極２２を
形成する。なお、凸部２７は、この外部電極２２が存在
する箇所に設けられる。

【００３０】次いで、凸部２７の天面２８に外部電極２
２と接続される実装電極２３となる導体ペースト、及び
表面に回路パターン２４となる導体ペーストをスクリー
ン印刷し、焼き付けした後、各ブロックに切断すること
により、裏面に凸部２７を備え、その凸部２７の天面２
８に実装電極２３を備える多層回路基板２０が完成す
る。

【００３１】上述の第２の実施例の多層回路基板によれ
ば、基板が、少なくとも裏面から突出している外部電極
を取り囲む箇所に凸部を備えているため、多層回路基板
をプリント基板に実装する際に、多層回路基板の裏面と
プリント基板との間にさらに広い空間が生じ、その結
果、多層回路基板のたわみ強度をさらに向上させること
ができる。

【００３２】また、実装電極を凸部の天面のみに設ける
場合には、平らな天面のみにスクリーン印刷を施すた
め、精度良く実装電極を形成することができる。

【００３３】なお、上述の第１及び第２の実施例の多層
回路基板においては、基板の裏面に突出している外部電
極が、最下層の誘電体層に設けられたビアホール電極で
形成される場合について説明したが、複数の誘電体層を
貫いているビアホール電極で形成されていてもよい。

【００３４】また、実装電極が、マザー基板が焼成され
た後に、スクリーン印刷等で形成される場合について説
明したが、実装電極を形成した後、マザー基板及び実装
電極を一体焼成してもよい。

【００３５】さらに、第２の実施例の多層回路基板にお
いては、基板に設ける凸部が、外部電極を取り囲む箇所
にのみに形成される場合について説明したが、基板の外
部電極が形成されていない箇所に形成されていてもよ
い。この場合には、プリント基板に固定する箇所が増え
るため、多層回路基板とプリント基板との間の固定強度
が向上する。

【００３６】また、実装電極が、凸部の天面のみに設け
られる場合について説明したが、実装電極は、裏面から
突出している外部電極に接続されていればよく、凸部の
側面、あるいはそれらを介して基板の裏面まで形成され
ていてもよい。この場合には、はんだ付け面積がさらに
大きくなり、はんだ強度をさらに向上させることができ
る。

【００３７】

【発明の効果】請求項１の多層回路基板によれば、外部
電極を基板の底面から突出させているため、多層回路基
板をプリント基板に実装する際に、多層回路基板の裏面
とプリント基板との間に空間が生じ、その結果、多層回
路基板を実装するプリント基板のたわみによる応力が、
直接多層回路基板に伝わらず、その応力を突出した外部
電極で緩衝することができる。したがって、多層回路基
板のたわみ強度を向上させることができる。特に、突出
量が大きくなればなるほどたわみ強度も大きくなる。

【００３８】また、多層回路基板をプリント基板に実装
する際に、多層回路基板の裏面から突出した外部電極の
まわりに、はんだが回り込むため、はんだ層を従来より
も厚くすることができる。したがって、多層回路基板を
実装するプリント基板のたわみによる応力がはんだ層に
も吸収されるため、多層回路基板のたわみ強度をより向
上させることができる。

【００３９】さらに、裏面から突出している外部電極に
接続する実装電極を設けているため、はんだ付け面積が
大きくなり、はんだ強度を向上させることができる。

【００４０】請求項２の多層回路基板によれば、基板
が、少なくとも裏面から突出している外部電極を取り囲
む箇所に凸部を備えているため、多層回路基板をプリン
ト基板に実装する際に、多層回路基板の裏面とプリント
基板との間にさらに広い空間が生じ、その結果、多層回
路基板のたわみ強度をさらに向上させることができる。

【図面の簡単な説明】

【図１】本発明の多層回路基板に係る第１の実施例の断
面図である。

【図２】本発明の多層回路基板に係る第２の実施例の断
面図である。

【図３】従来の多層回路基板を示す断面図である。

【符号の説明】

１０、２０多層回路基板１１基板１２外部電極１３実装電極２７凸部

Claims

【特許請求の範囲】

【請求項１】複数の誘電体シートを積層してなる基板
と、該基板の内部から裏面に向かって延び、該基板の裏
面で前記基板から突出して形成される外部電極と、前記
基板の裏面に形成されるとともに、前記外部電極に接続
される実装電極とからなることを特徴とする多層回路基
板。
【請求項２】前記基板が、少なくとも突出した前記外
部電極を取り囲む箇所に凸部を備え、該凸部の少なくと
も天面に前記実装電極を設けることを特徴とする請求項
１に記載の多層回路基板。