KR20090050399A - 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR20090050399A
KR20090050399A KR1020070116806A KR20070116806A KR20090050399A KR 20090050399 A KR20090050399 A KR 20090050399A KR 1020070116806 A KR1020070116806 A KR 1020070116806A KR 20070116806 A KR20070116806 A KR 20070116806A KR 20090050399 A KR20090050399 A KR 20090050399A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
circuit pattern
plating
forming
Prior art date
Application number
KR1020070116806A
Other languages
English (en)
Inventor
이승주
조성민
황미선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070116806A priority Critical patent/KR20090050399A/ko
Publication of KR20090050399A publication Critical patent/KR20090050399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 제조 방법이 개시된다. 절연층 일면에 회로 패턴을 형성하여 인쇄회로기판을 제조하는 방법으로서, 표면 거칠기가 증가되도록 절연층 일면의 회로 패턴에 상응하는 영역을 조화 처리(roughening treatment)하는 단계, 및 조화 처리된 절연층의 일면에 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법은, 절연층의 일면과 회로 패턴 사이의 밀착력을 향상시킬 수 있으며, 시드층을 용이하게 제거할 수 있어 절연 신뢰성을 향상시킬 수 있다.
표면 거칠기(surface roughness), 조화 처리(roughening treatment)

Description

인쇄회로기판 제조 방법{Method for manufacturing printed circuit board}
본 발명은 인쇄회로기판 제조 방법에 관한 것이다.
최근, 전자 제품의 고기능화에 따라, 회로 패턴의 미세화가 요구되고 있으며, 이를 위하여, 무전해 도금에 의해 시드층(seed layer)을 형성하고 전해 도금에 의해 미세 회로 패턴을 구현하는 세미 에디티브(semi-additive) 공법이 적용되고 있다.
즉, 종래에는, 절연층의 일면 전체를 에칭(etching)하여 조화 처리(roughening treatment)함으로써 표면 거칠기(surface roughness)를 향상시키고, 표면 거칠기가 향상된 절연층의 일면에 무전해 도금으로 시드층을 형성한 후, 전해 도금으로 도금층을 형성하고 시드층을 제거함에 따라 인쇄회로기판에 미세한 회로 패턴을 형성하여 왔다.
그러나, 종래 기술에 따르면, 절연층 일면 전체를 조화 처리함에 따라, 미세 회로 패턴 사이의 절연층 일면도 표면 거칠기(surface roughness)가 증가되므로, 시드층이 완전히 제거되지 못하고 미세 회로 패턴 간에 시드층의 잔류물이 남아 회로 패턴 간 절연성에 영향을 미쳐 문제가 되었다.
이에, 미세 회로 패턴 간에 시드층의 잔류물이 남는 것을 방지하여, 미세 회로 패턴 간의 절연 신뢰성을 향상시킬 수 있는 인쇄회로기판 제조 방법이 요구되고 있는 상황이다.
본 발명은, 절연층의 일면과 회로 패턴 사이의 밀착력을 향상시킬 수 있으며, 시드층을 용이하게 제거할 수 있는 인쇄회로기판 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층 일면에 회로 패턴을 형성하여 인쇄회로기판을 제조하는 방법으로서, 표면 거칠기가 증가되도록 절연층 일면의 회로 패턴에 상응하는 영역을 조화 처리(roughening treatment)하는 단계, 및 조화 처리된 절연층의 일면에 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
절연층 일면의 회로 패턴에 상응하는 영역을 조화 처리하는 단계는, 절연층 일면의 회로 패턴에 상응하는 영역이 노출되도록 절연층의 일면에 에칭 레지스트층(etching resist layer)을 형성하는 단계, 절연층 일면의 회로 패턴에 상응하는 영역을 에칭하는 단계, 및 에칭 레지스트층을 제거하는 단계를 포함할 수 있다.
에칭 레지스트층은 금속으로 이루어지고, 에칭 레지스트층을 형성하는 단계는, 무전해 도금에 의하여 수행될 수 있다.
회로 패턴을 형성하는 단계는, 조화 처리된 절연층의 일면이 노출되도록 절연층의 일면에 도금 레지스트층(plating resist layer)을 형성하는 단계, 및 조화 처리된 절연층의 일면에 도금층을 형성하는 단계를 포함할 수 있다.
도금 레지스트층을 형성하는 단계 이전에, 절연층의 일면에 시드층(seed layer)을 형성하는 단계를 더 포함하고, 도금층을 형성하는 단계 이후에, 도금층의 표면, 및 도금층이 형성된 영역을 제외한 시드층을 제거하는 단계를 더 포함할 수 있다.
도금층을 형성하는 단계는, 전해 도금에 의하여 수행될 수 있다.
본 발명의 실시예에 따르면, 절연층의 일면과 회로 패턴 사이의 밀착력을 향상시킬 수 있으며, 시드층을 용이하게 제거할 수 있어 절연 신뢰성을 향상시킬 수 있다.
본 발명에 따른 인쇄회로기판 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 순서 도이고, 도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도이다.
도 1 내지 도 10을 참조하면, 인쇄회로기판(100), 베이스 기판(120), 절연층(110, 130), 내층 회로(115), 에칭 레지스트층(etching resist layer, 140, 140', 150), 시드층(seed layer, 160, 160'), 도금 레지스트층(plating resist layer, 170), 도금층(180, 180'), 회로 패턴(190)이 도시되어 있다.
본 실시예에 따르면, 절연층(130)의 일면에 에칭 레지스트층(140)을 형성하고 회로 패턴(190)이 형성될 영역을 선택적으로 에칭하여 표면 거칠기(surface roughness)를 증가시킴으로써, 절연층(130)의 일면과 회로 패턴(190) 사이의 밀착력을 향상시킬 수 있으며, 시드층(160)을 용이하게 제거할 수 있어 절연 신뢰성을 향상시킬 수 있는 인쇄회로기판(100) 제조 방법이 제시된다.
먼저, 도 2 내지 도 6과 같이, 표면 거칠기가 증가되도록 절연층(130) 일면의 회로 패턴(190)에 상응하는 영역을 조화 처리한다(S110). 즉, 절연층(130) 일면의 회로 패턴(190)에 상응하는 영역을 선택적으로 조화 처리(roughening treatment)하여 표면 거칠기(surface roughness)를 증가시킬 수 있다.
이에 따라, 조화 처리되어 표면 거칠기가 증가된 영역, 즉, 절연층(130) 일면의 회로 패턴(190)에 상응하는 영역은 시드층(160)과 높은 밀착력을 가질 수 있어 보다 용이하게 미세한 회로 패턴(190)을 형성할 수 있고, 조화 처리되지 않는 영역, 즉, 절연층(130) 일면의 회로 패턴(190)이 형성되지 않는 영역은 표면 거칠기가 낮아 보다 용이하게 시드층(160)이 제거될 수 있으므로, 결과적으로 회로 패 턴(190) 간의 절연 신뢰성이 향상될 수 있다.
이 때, 절연층(130)은, 절연층(110) 상에 내층 회로(115)가 형성된 베이스 기판(120)의 일면에 형성되는 빌드업층(build-up layer)일 수 있으며, 조화 처리되기 전에, 내층 회로(115)와의 전기적 연결을 위해 비아홀이 천공될 수도 있다.
절연층(130) 일면의 회로 패턴(190)에 상응하는 영역을 조화 처리하는 공정은 다음과 같이 나누어 설명할 수 있다.
우선, 도 2 내지 도 4와 같이, 절연층(130) 일면의 회로 패턴(190)에 상응하는 영역이 노출되도록 절연층(130)의 일면에 에칭 레지스트층(140)을 형성한다(S112). 즉, 절연층(130) 일면을 선택적으로 조화 처리하기 위하여, 회로 패턴(190)에 상응하는 영역을 제외한 절연층(130)의 일면이 에칭액(etchant)으로부터 보호되도록 에칭 레지스트층(140)을 형성할 수 있다.
이 때, 에칭 레지스트층(140)은, 절연층(130)에 반응하는 에칭액에는 반응하지 않는 물질, 즉, 구리 등의 금속으로 이루어질 수 있으며, 절연층(130)의 일면에, 예를 들어, 구리와 같은 금속을 무전해 도금함에 따라, 에칭 레지스트층(140)을 형성할 수 있다.
절연층(130) 일면의 회로 패턴(190)에 상응하는 영역이 노출되도록 절연층(130)의 일면에 에칭 레지스트층(140)을 형성하는 공정은 서브트렉티브(subtractive)와 같은 공정을 이용할 수 있으며, 다음과 같이 나누어 설명할 수 있다.
먼저, 도 2와 같이, 절연층(130)의 일면에 금속을 무전해 도금하여 에칭 레 지스트층(140)을 형성하고, 도 3과 같이, 포토 리소그래피(photo-lithography) 공정을 이용하여, 회로 패턴(190)에 상응하는 영역을 제외한 에칭 레지스트층(140)의 일면에, 예를 들어, 드라이 필름(dry film) 등으로 이루어지는 또 다른 에칭 레지스트층(150)을 형성한 후, 도 4와 같이, 금속에 반응하는 에칭액을 이용하여 에칭 레지스트층(140)의 회로 패턴(190)에 상응하는 영역을 제거함에 따라, 회로 패턴(190)에 상응하는 영역이 노출되는 에칭 레지스트층(140')이 형성될 수 있다.
이어서, 도 5와 같이, 절연층(130) 일면의 회로 패턴(190)에 상응하는 영역을 에칭한다(S114). 절연층(130)의 회로 패턴(190)에 상응하는 영역, 즉, 회로 패턴(190)이 형성될 영역이 적절한 표면 거칠기를 가질 수 있도록 조화 처리할 수 있으며, 이는 절연층(130)에 반응하는 에칭액, 즉, 예를 들어, 알칼리 용액을 이용하여 절연층(130)의 일면을 에칭함에 따라 수행될 수 있다.
절연층(130)의 회로 패턴(190)이 형성될 영역을 조화 처리하여 표면 거칠기가 증가됨에 따라, 이 후 공정에서 형성될 시드층(160)과의 밀착력을 높일 수 있으므로, 미세한 회로 패턴(190)을 보다 용이하게 구현할 수 있다.
이후에, 도 6과 같이, 에칭 레지스트층(140')을 제거한다(S116). 절연층(130)의 일면에 회로 패턴(190)을 형성하기 위하여 에칭 레지스트층(140')을 제거할 수 있으며, 에칭 레지스트층(140')은 절연층(130)의 일면에 무전해 도금으로 형성되므로, 그에 상응하는 표면 거칠기가 낮아 용이하게 제거될 수 있다.
다음으로, 도 7 내지 도 10과 같이, 조화 처리된 절연층(130)의 일면에 회로 패턴(190)을 형성한다(S120). 세미 에디티브(semi-additive) 공정을 이용하여 미세 한 회로 패턴(190)을 형성할 수 있으며, 이와 동시에, 내층 회로(115)와의 전기적 연결을 위한 비아를 형성할 수도 있다.
회로 패턴(190)을 형성하는 공정은 다음과 같이 나누어 설명할 수 있다.
우선, 도 7과 같이, 절연층(130)의 일면에 시드층(160)을 형성한다(S122). 전해 도금을 이용하여 도금층(180)을 형성하기 위하여, 절연층(130)의 일면에 무전해 도금으로 시드층(160)을 형성할 수 있으며, 절연층(130)의 회로 패턴(190)에 상응하는 영역의 표면 거칠기가 증가되어, 회로 패턴(190)과 상응하는 영역과 시드층(160)은 높은 밀착력에 의해 결합될 수 있으나, 이외의 영역은 표면 거칠기가 낮아 이 후 공정에서 용이하게 제거될 수 있다.
이어서, 도 8과 같이, 조화 처리된 절연층(130)의 일면이 노출되도록 절연층(130)의 일면에 도금 레지스트층(170)을 형성한다(S124). 절연층(130)의 일면 상에, 즉, 절연층(130) 일면에 형성된 시드층(160)의 일면에, 예를 들어, 드라이 필름과 같은 도금 레지스트층(170)을 형성하고, 포토 리소그래피 공정에 의하여 이를 선택적으로 노광 및 현상하여, 조화 처리된 절연층(130)의 일면, 즉, 절연층(130)의 회로 패턴(190)이 형성될 영역을 노출시키도록 도금 레지스트층(170)의 일부를 제거할 수 있으며, 이 제거된 영역을 도금하여 도금층(180)이 형성될 수 있다.
이 경우, 회로 패턴(190)이 형성될 영역뿐만 아니라, 비아가 형성될 영역도 포토 리소그래피 공정에 의하여 제거함으로써 노출시킬 수 있으며, 이 후, 도금층(180)의 형성 공정에서 회로 패턴(190)이 형성될 영역과 함께 도금함으로써, 비아가 형성될 수 있다.
이후에, 도 9와 같이, 조화 처리된 절연층(130)의 일면에 도금층(180)을 형성한다 (S126). 조화 처리된 절연층(130)의 일면 상에, 즉, 시드층(160)의 일면 중, 도금 레지스트층(170)이 형성되지 않은 영역에, 구리와 같은 전도성 물질을 전해 도금하여, 도금층(180)이 형성될 수 있다.
마지막으로, 도 10과 같이, 도금층(180)의 표면, 및 도금층(180)이 형성되는 영역을 제외한 시드층(160)을 제거한다(S128). 도금 후에는 도금 레지스트층(170)을 잔류물이 남지 않도록 제거할 수 있으며, 이후, 플래시 에칭(flash etching)으로, 도금층(180)의 표면, 및 도금층(180)이 형성되지 않은 시드층(160)을 함께 제거함에 따라, 시드층(160')과 도금층(180')으로 이루어진 미세한 회로 패턴(190)이 형성될 수 있다.
전술한 바와 같이, 절연층(130) 일면 중 회로 패턴(190)이 형성되지 않는 영역은 조화 처리되지 않아, 시드층(160)과의 밀착력이 약할 수 있으므로, 이 시드층을 용이하게 제거하여 미세한 회로 패턴(190) 사이에 시드층(160)의 잔류물이 남는 것을 방지할 수 있고, 이에 따라, 결과적으로 절연 신뢰성이 높은 인쇄회로기판(100)을 구현할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 인쇄회로기판 110, 130: 절연층
115: 내층 회로 120: 베이스 기판
140, 140', 150: 에칭 레지스트층 160, 160': 시드층(seed layer)
170: 도금 레지스트층 180, 180': 도금층
190: 회로 패턴

Claims (6)

  1. 절연층 일면에 회로 패턴을 형성하여 인쇄회로기판을 제조하는 방법으로서,
    표면 거칠기가 증가되도록 상기 절연층 일면의 상기 회로 패턴에 상응하는 영역을 조화 처리(roughening treatment)하는 단계; 및
    상기 조화 처리된 상기 절연층의 일면에 상기 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 절연층 일면의 상기 회로 패턴에 상응하는 영역을 조화 처리하는 단계는,
    상기 절연층 일면의 상기 회로 패턴에 상응하는 영역이 노출되도록 상기 절연층의 일면에 에칭 레지스트층(etching resist layer)을 형성하는 단계;
    상기 절연층 일면의 상기 회로 패턴에 상응하는 영역을 에칭하는 단계; 및
    상기 에칭 레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  3. 제2항에 있어서,
    상기 에칭 레지스트층은 금속으로 이루어지고,
    상기 에칭 레지스트층을 형성하는 단계는, 무전해 도금에 의하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  4. 제1항에 있어서,
    상기 회로 패턴을 형성하는 단계는,
    상기 조화 처리된 상기 절연층의 일면이 노출되도록 상기 절연층의 일면에 도금 레지스트층(plating resist layer)을 형성하는 단계; 및
    상기 조화 처리된 상기 절연층의 일면에 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  5. 제4항에 있어서,
    상기 도금 레지스트층을 형성하는 단계 이전에,
    상기 절연층의 일면에 시드층(seed layer)을 형성하는 단계를 더 포함하고,
    상기 도금층을 형성하는 단계 이후에,
    상기 도금층의 표면, 및 상기 도금층이 형성된 영역을 제외한 상기 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  6. 제5항에 있어서,
    상기 도금층을 형성하는 단계는, 전해 도금에 의하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
KR1020070116806A 2007-11-15 2007-11-15 인쇄회로기판 제조 방법 KR20090050399A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070116806A KR20090050399A (ko) 2007-11-15 2007-11-15 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116806A KR20090050399A (ko) 2007-11-15 2007-11-15 인쇄회로기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20090050399A true KR20090050399A (ko) 2009-05-20

Family

ID=40858859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116806A KR20090050399A (ko) 2007-11-15 2007-11-15 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20090050399A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104159409A (zh) * 2014-07-24 2014-11-19 深圳崇达多层线路板有限公司 一种印制电路板的表面处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104159409A (zh) * 2014-07-24 2014-11-19 深圳崇达多层线路板有限公司 一种印制电路板的表面处理方法

Similar Documents

Publication Publication Date Title
US20120312775A1 (en) Method for manufacturing a printed circuit board
JP2012227557A (ja) プリント基板の製造方法
KR20060034613A (ko) 프린트 기판 제조 방법 및 프린트 기판
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
KR20130051710A (ko) 인쇄회로기판 및 그의 제조방법
CN113891569A (zh) 一种基于半加成法的线路保型蚀刻的制作方法
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
KR101070798B1 (ko) 인쇄회로기판 및 그 제조방법
KR20110060370A (ko) 인쇄회로기판 제조방법
KR101008676B1 (ko) 인쇄회로기판 제조방법
KR20090050399A (ko) 인쇄회로기판 제조 방법
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP4350922B2 (ja) 両面可撓性回路基板の製造法
JP2013162007A (ja) 微細配線パターンの製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR100576652B1 (ko) 양면 배선기판의 제조방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR101363076B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20100135603A (ko) 인쇄회로기판 및 그 제조방법
KR101015770B1 (ko) 세미 애디티브 공법에 의하여 제조되는 인쇄회로기판에 대한 절연층 형성방법과 이를 이용한 인쇄회로기판 제조방법 및 이에 의하여 제조되는 인쇄회로기판
KR100986290B1 (ko) 인쇄회로기판의 제조방법
KR100910794B1 (ko) 인쇄회로기판의 제조방법
KR20060014642A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application