JPH06224203A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH06224203A JPH06224203A JP2960793A JP2960793A JPH06224203A JP H06224203 A JPH06224203 A JP H06224203A JP 2960793 A JP2960793 A JP 2960793A JP 2960793 A JP2960793 A JP 2960793A JP H06224203 A JPH06224203 A JP H06224203A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- opening
- semiconductor
- external circuit
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体チップ表面の汚染損傷させること無
く、又半導体チップ直下に外部配線基板の配線があって
も半導体チップ上の回路と該配線が短絡せずに接合で
き、その製造工程が簡便で、且つ大掛かりな製造設備が
不要な半導体素子を提供すること。 【構成】 半導体チップ表面のボンディングパッド部に
開口を有する絶縁皮膜を該半導体チップ表面に有し、且
つ該開口内に充填された導電層を有し、且つ該開口上部
に該導電層と接したバンプを有することを特徴とする半
導体素子による。
く、又半導体チップ直下に外部配線基板の配線があって
も半導体チップ上の回路と該配線が短絡せずに接合で
き、その製造工程が簡便で、且つ大掛かりな製造設備が
不要な半導体素子を提供すること。 【構成】 半導体チップ表面のボンディングパッド部に
開口を有する絶縁皮膜を該半導体チップ表面に有し、且
つ該開口内に充填された導電層を有し、且つ該開口上部
に該導電層と接したバンプを有することを特徴とする半
導体素子による。
Description
【０００１】
【産業上の利用分野】本発明は、と基板等の外部回路と
を電気的に接続するために利用されるバンプを有する半
導体素子に関するものである。
を電気的に接続するために利用されるバンプを有する半
導体素子に関するものである。
【０００２】
【従来の技術】半導体素子の実装方法の一つとして、半
導体チップ表面のボンディングパット部に突起状電極、
いわゆるバンプを形成し、基板等の外部回路の電極部に
フェイスダウン・ボンディングによって接合することで
半導体素子と外部回路を電気的に接続するフリップチッ
プ方式等がある。このようなバンプは、主に金属バンプ
であり、蒸着法やめっき法により形成される。これらの
方法では、パッド部からバンプ金属が半導体チップ内部
に拡散するのを防ぐための金属拡散防止層や、バンプと
の密着強度を高めるための金属密着層等が必要であり、
ホトレジスト塗布、めっき或いは蒸着法、ホトレジスト
の除去等の工程を繰り返し行う必要がある。従って半導
体の実装は複数の複雑な工程を要し、設備が大掛かりと
なり、コストダウンを図ることが難しい。又半導体素子
と外部回路間が埃等で汚染されると、半導体チップ上の
回路と外部回路が短絡する問題も生じる。
導体チップ表面のボンディングパット部に突起状電極、
いわゆるバンプを形成し、基板等の外部回路の電極部に
フェイスダウン・ボンディングによって接合することで
半導体素子と外部回路を電気的に接続するフリップチッ
プ方式等がある。このようなバンプは、主に金属バンプ
であり、蒸着法やめっき法により形成される。これらの
方法では、パッド部からバンプ金属が半導体チップ内部
に拡散するのを防ぐための金属拡散防止層や、バンプと
の密着強度を高めるための金属密着層等が必要であり、
ホトレジスト塗布、めっき或いは蒸着法、ホトレジスト
の除去等の工程を繰り返し行う必要がある。従って半導
体の実装は複数の複雑な工程を要し、設備が大掛かりと
なり、コストダウンを図ることが難しい。又半導体素子
と外部回路間が埃等で汚染されると、半導体チップ上の
回路と外部回路が短絡する問題も生じる。
【０００３】また、あらかじめ必要な部位に貫通孔を設
けた絶縁テープを作製し、該貫通孔に導電性樹脂を充填
してから基板等の外部回路に接着剤で張り付けるバンプ
を利用しないフリップチップ方式も提案されている（特
開平４−１９９７２３）。しかしこの方法では、ボンデ
ィングパット部の小径化、高密度化に伴って貫通孔も小
径高密度化するため絶縁テープに必要な貫通孔を開ける
ことが困難となる。また、外部回路や半導体チップ表面
が接着剤で汚染或いは損傷される恐れがある。
けた絶縁テープを作製し、該貫通孔に導電性樹脂を充填
してから基板等の外部回路に接着剤で張り付けるバンプ
を利用しないフリップチップ方式も提案されている（特
開平４−１９９７２３）。しかしこの方法では、ボンデ
ィングパット部の小径化、高密度化に伴って貫通孔も小
径高密度化するため絶縁テープに必要な貫通孔を開ける
ことが困難となる。また、外部回路や半導体チップ表面
が接着剤で汚染或いは損傷される恐れがある。
【０００４】
【発明が解決しようとする課題】本発明は、半導体チッ
プ表面の汚染損傷させること無く、又半導体チップ直下
に外部配線基板の配線があっても半導体チップ上の回路
と該配線が短絡せずに接合でき、その製造工程が簡便
で、且つ大掛かりな製造設備が不要な半導体素子を提供
することを目的とする。
プ表面の汚染損傷させること無く、又半導体チップ直下
に外部配線基板の配線があっても半導体チップ上の回路
と該配線が短絡せずに接合でき、その製造工程が簡便
で、且つ大掛かりな製造設備が不要な半導体素子を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、半導体チップ
表面のボンディングパッド部に開口を有する絶縁皮膜を
該半導体チップ表面に有し、且つ該開口内に充填された
導電層を有し、或いは、更に該開口上部に該導電層と接
したバンプを有することを特徴とする半導体素子であ
る。
表面のボンディングパッド部に開口を有する絶縁皮膜を
該半導体チップ表面に有し、且つ該開口内に充填された
導電層を有し、或いは、更に該開口上部に該導電層と接
したバンプを有することを特徴とする半導体素子であ
る。
【０００６】
【作用】まず半導体チップ表面に十分な量の有機絶縁剤
を浸漬、スピンコートあるいはスプレー等の塗布法また
は印刷し、絶縁皮膜を形成する。それにより後工程での
半導体チップ表面の汚染や損傷等が防止される。有機絶
縁剤は絶縁抵抗の高いものならば何でも使用できる。
を浸漬、スピンコートあるいはスプレー等の塗布法また
は印刷し、絶縁皮膜を形成する。それにより後工程での
半導体チップ表面の汚染や損傷等が防止される。有機絶
縁剤は絶縁抵抗の高いものならば何でも使用できる。
【０００７】感光性絶縁樹脂を使用する場合には、必要
な開口部を設けて感光定着し、現像、洗浄等の通常の方
法によれば良い。感光性絶縁樹脂としては、例えば感光
性ポリイミド樹脂、ポリケイ皮酸ビニル系樹脂、シスイ
ソプレンとアクリルジアアジドの組み合わせた物、ノヴ
ォラック形フェノール樹脂とオルソキノンアジドのエス
テル、メタクリレート系ポリマー、スチレン系ポリマー
等が使用できる。
な開口部を設けて感光定着し、現像、洗浄等の通常の方
法によれば良い。感光性絶縁樹脂としては、例えば感光
性ポリイミド樹脂、ポリケイ皮酸ビニル系樹脂、シスイ
ソプレンとアクリルジアアジドの組み合わせた物、ノヴ
ォラック形フェノール樹脂とオルソキノンアジドのエス
テル、メタクリレート系ポリマー、スチレン系ポリマー
等が使用できる。
【０００８】印刷による場合は、スクリーン印刷等によ
り必要な箇所に開口部を設けた印刷を行えば良い。絶縁
樹脂としてはフェノール樹脂、エポキシ樹脂、ポリエス
テル、ポリアミド等の通常のものが使用できる。次に、
導電ペーストをスクリーン印刷等により上記開口に充填
し、焼成して半導体素子と電気的に接合させる。
り必要な箇所に開口部を設けた印刷を行えば良い。絶縁
樹脂としてはフェノール樹脂、エポキシ樹脂、ポリエス
テル、ポリアミド等の通常のものが使用できる。次に、
導電ペーストをスクリーン印刷等により上記開口に充填
し、焼成して半導体素子と電気的に接合させる。
【０００９】更にバンプを形成する必要がある時は、導
電ペーストをスクリーン印刷等により上記の導電ペース
トが充填された開口上部に設け、電気的に接合させる。
該導電ペーストは、例えば金、銀等の導電粉末をポリイ
ミド系、エポキシ系樹脂等と混合した導電樹脂ペースト
や半田ペースト等通常のものが使用できる。
電ペーストをスクリーン印刷等により上記の導電ペース
トが充填された開口上部に設け、電気的に接合させる。
該導電ペーストは、例えば金、銀等の導電粉末をポリイ
ミド系、エポキシ系樹脂等と混合した導電樹脂ペースト
や半田ペースト等通常のものが使用できる。
【００１０】
【実施例】実施例１ 図１〜図３により本実施例１を説明する。先ず、図１に
示されるように半導体チップ３の回路表面に絶縁性の感
光性ポリイミド樹脂をスピンコート法により約２０μｍ
厚さに塗布し、半導体チップ上のボンディングパッド部
２に開口９を設けるように感光、焼き付けを行い絶縁膜
１を形成した。
示されるように半導体チップ３の回路表面に絶縁性の感
光性ポリイミド樹脂をスピンコート法により約２０μｍ
厚さに塗布し、半導体チップ上のボンディングパッド部
２に開口９を設けるように感光、焼き付けを行い絶縁膜
１を形成した。
【００１１】次に図２に示されるように、ポリイミド樹
脂に金、銀等の貴金属導電粉末を混合分散させた導電性
樹脂をスクリーン印刷により前記開口９に充填し、窒素
雰囲気中で温度約４００℃で加熱硬化させ、導電層５を
形成した。
脂に金、銀等の貴金属導電粉末を混合分散させた導電性
樹脂をスクリーン印刷により前記開口９に充填し、窒素
雰囲気中で温度約４００℃で加熱硬化させ、導電層５を
形成した。
【００１２】次に図３に示されるように、上記導電層５
直上に導電性樹脂接着剤として金、銀等の導電粉末を混
合分散させた導電性樹脂ペーストをスクリーン印刷して
バンプ６を形成し、本発明の半導体素子得た。
直上に導電性樹脂接着剤として金、銀等の導電粉末を混
合分散させた導電性樹脂ペーストをスクリーン印刷して
バンプ６を形成し、本発明の半導体素子得た。
【００１３】図４は本発明の半導体素子を外部回路配線
基板８にフェイスダウンボンディング法により接合する
方法を説明する図である。即ち、バンプ６を外部回路電
極部７に合わせて配置し、圧着、加熱硬化させて、半導
体素子１０と外部回路配線基板８とを接合した。
基板８にフェイスダウンボンディング法により接合する
方法を説明する図である。即ち、バンプ６を外部回路電
極部７に合わせて配置し、圧着、加熱硬化させて、半導
体素子１０と外部回路配線基板８とを接合した。
【００１４】実施例２ 図５は、半導体素子直下部に複雑な配線が存在する外部
回路配線基板の配線パターン例を示す透視図である。上
記実施例１と同様な方法により半導体チップ上の回路と
短絡せずに半導体素子１０と外部回路配線基板８とを接
合できる。
回路配線基板の配線パターン例を示す透視図である。上
記実施例１と同様な方法により半導体チップ上の回路と
短絡せずに半導体素子１０と外部回路配線基板８とを接
合できる。
【００１５】
【発明の効果】以上記載した通り、本発明によれば半導
体チップ表面の汚染損傷させること無く、又半導体チッ
プ直下に外部配線基板の配線があっても半導体チップ上
の回路と該配線が短絡せずに接合でき、その製造工程が
簡便で、且つ大掛かりな製造設備が不要な半導体素子を
提供することができる。
体チップ表面の汚染損傷させること無く、又半導体チッ
プ直下に外部配線基板の配線があっても半導体チップ上
の回路と該配線が短絡せずに接合でき、その製造工程が
簡便で、且つ大掛かりな製造設備が不要な半導体素子を
提供することができる。
【図１】実施例１の絶縁皮膜を施したところを説明する
断面図である。
断面図である。
【図２】実施例１の導電層を施したところを説明する断
面図である。
面図である。
【図３】実施例１のバンプを施したところを説明する断
面図である。
面図である。
【図４】実施例１の外部回路配線基板との接合を説明す
る断面図である。
る断面図である。
【図５】実施例２を説明する外部回路配線基板の配線パ
ターン例を示す透視図である。
ターン例を示す透視図である。
１ 絶縁皮膜 ２ ボンディングパッド ３ 半導体チップ ４ 絶縁性酸化膜 ５ 導電層 ６ バンプ ７ 外部回路電極 ８ 外部回路配線基板 ９ 開口 １０ 半導体素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】本発明は、半導体素子と基板等の
外部回路とを電気的に接続するために利用されるバンプ
を有する半導体素子に関するものである。
外部回路とを電気的に接続するために利用されるバンプ
を有する半導体素子に関するものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】半導体素子の実装方法の一つとして、半
導体チップ表面のボンディングパッド部に突起状電極、
いわゆるバンプを形成し、基板等の外部回路の電極部に
フェイスダウン・ボンディングによって接合することで
半導体素子と外部回路を電気的に接続するフリップチッ
プ方式等がある。このようなバンプは、主に金属バンプ
であり、蒸着法やめっき法により形成される。これらの
方法では、パッド部からバンプ金属が半導体チップ内部
に拡散するのを防ぐための金属拡散防止層や、バンプと
の密着強度を高めるための金属密着層等が必要であり、
ホトレジスト塗布、めっき或いは蒸着法、ホトレジスト
の除去等の工程を繰り返し行う必要がある。従って半導
体の実装は複数の複雑な工程を要し、設備が大掛かりと
なり、コストダウンを図ることが難しい。又半導体素子
と外部回路間が埃等で汚染されると、半導体チップ上の
回路と外部回路が短絡する問題も生じる。
導体チップ表面のボンディングパッド部に突起状電極、
いわゆるバンプを形成し、基板等の外部回路の電極部に
フェイスダウン・ボンディングによって接合することで
半導体素子と外部回路を電気的に接続するフリップチッ
プ方式等がある。このようなバンプは、主に金属バンプ
であり、蒸着法やめっき法により形成される。これらの
方法では、パッド部からバンプ金属が半導体チップ内部
に拡散するのを防ぐための金属拡散防止層や、バンプと
の密着強度を高めるための金属密着層等が必要であり、
ホトレジスト塗布、めっき或いは蒸着法、ホトレジスト
の除去等の工程を繰り返し行う必要がある。従って半導
体の実装は複数の複雑な工程を要し、設備が大掛かりと
なり、コストダウンを図ることが難しい。又半導体素子
と外部回路間が埃等で汚染されると、半導体チップ上の
回路と外部回路が短絡する問題も生じる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】次に図３に示されるように、上記導電層５
直上に導電性樹脂接着剤として金、銀等の導電粉末を混
合分散させた導電性樹脂ペーストをスクリーン印刷して
バンプ６を形成し、本発明の半導体素子を得た。
直上に導電性樹脂接着剤として金、銀等の導電粉末を混
合分散させた導電性樹脂ペーストをスクリーン印刷して
バンプ６を形成し、本発明の半導体素子を得た。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (1)
- 【請求項１】 半導体チップ表面のボンディングパッド
部に開口を有する絶縁皮膜を該半導体チップ表面に有
し、且つ該開口内に充填された導電層を有し、且つ該開
口上部に該導電層と接したバンプを有することを特徴と
する半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2960793A JPH06224203A (ja) | 1993-01-27 | 1993-01-27 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2960793A JPH06224203A (ja) | 1993-01-27 | 1993-01-27 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224203A true JPH06224203A (ja) | 1994-08-12 |
Family
ID=12280757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2960793A Pending JPH06224203A (ja) | 1993-01-27 | 1993-01-27 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224203A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
| KR100514230B1 (ko) * | 2000-05-01 | 2005-09-13 | 세이코 엡슨 가부시키가이샤 | 범프의 형성방법 및 반도체장치의 제조방법 |
-
1993
- 1993-01-27 JP JP2960793A patent/JPH06224203A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
| KR100514230B1 (ko) * | 2000-05-01 | 2005-09-13 | 세이코 엡슨 가부시키가이샤 | 범프의 형성방법 및 반도체장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2871800B2 (ja) | ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JPH031828B2 (ja) | ||
| JP3083845B2 (ja) | 半導体装置 | |
| JP2002231749A (ja) | 半導体装置およびその接合構造 | |
| JP3554650B2 (ja) | 回路基板 | |
| US6853086B1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JPH06224203A (ja) | 半導体素子 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| US7999191B2 (en) | Method for making cable with a conductive bump array, and method for connecting the cable to a task object | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 | |
| JP2000114698A (ja) | 配線基板とその製造方法 | |
| JPH05297401A (ja) | 回路基板の接続方法 | |
| JPH06232211A (ja) | Ｉｃチップの接続構造およびその接続方法 | |
| JP2800294B2 (ja) | 半導体ｉｃの接続方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0918123A (ja) | プリント基板と電子部品の実装方法及び実装構造 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 |