KR0186208B1 - 실장공정에 있어서의 범프구조 및 이의 제조방법 - Google Patents
실장공정에 있어서의 범프구조 및 이의 제조방법 Download PDFInfo
- Publication number
- KR0186208B1 KR0186208B1 KR1019950043916A KR19950043916A KR0186208B1 KR 0186208 B1 KR0186208 B1 KR 0186208B1 KR 1019950043916 A KR1019950043916 A KR 1019950043916A KR 19950043916 A KR19950043916 A KR 19950043916A KR 0186208 B1 KR0186208 B1 KR 0186208B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- forming
- present
- substrate
- photoresist
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 실장공정에 있어서의 범프구조 및 이의 제조방법에 관한 것으로, 범프의 측면에 절연층을 형성함으로써 인접 범프간의 전기적 단락을 방지하는데 적당하도록 한 것이다.
본 발명은 기판상에 범프를 형성하는 공정과, 상기 범프의 측면을 제외한 부분에 포토레지스트패턴을 형성하는 공정과, 상기 범프의 측면에 전착법으로 절연막을 형성하는 공정과, 상기 포토레지스트패턴을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
Description
제1도는 종래의 범프 형성방법을 도시한 공정순서도.
제2도는 본 발명에 의한 범프 형성방법을 도시한 공정순서도.
제3도는 본 발명의 범프구조를 적용한 COG실장예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 본딩패드
23 : 패시베이션막 24 : 배리어금속층
25,27 : 포토레지스터 26,35 : 범프
28 : 절연막 31 : 유리기판
33 : 칩 36 : 압착볼
37 : 도전볼 38 : 에폭시 접착제
39 : 전극
본 발명은 실장공정에 있어서의 범프(bump)구조 및 이의 제조방법에 관한 것으로, 특히 반도체장치 및 액정표시소자등의 본딩공정시 사용되는 범프의 측면에 절연층을 형성함으로써 인접 범프간의 전기적 단락을 방지하는데 적당하도록 한 것이다.
종래의 범프 형성방법을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도(a)와 같이 본딩패드(11)가 형성된 기판(10)상에 패시베이션막(passivation layer)(12)을 형성하고 이를 선택적으로 제거하여 상기 본딩패드(11) 부분을 노출시킨다.
이어서 제1도(b)와 같이 기판 전면에 금속(14)을 증착한 후, 제1도(c)와 같이 상기 금속층(14)상에 포토레지스트(18)를 도포한 다음 이를 선택적으로 노광 및 현상하여 범프가 형성될 부분(19)만 제거되도록 한다.
다음에 제1도(d)와 같이 일렉트로플레이팅(electroplating)에 의해 범프(20)를 형성한 후, 제1도(e)와 같이 상기 포토레지스트 및 원치않는 부분의 금속층(14)을 제거한다.
이와 같이 형성되는 범프는 미세 피치(pitch)의 소자에 적용될 경우 인접 범프간에 전기적인 단락(short)가 발생할 우려가 있다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 인접한 범프간의 전기적 단락을 방지할 수 있는 범프구조 및 이의 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 범프구조가 기판상에 범프를 형성하는 공정과, 상기 범프의 측면을 제외한 부분에 포토레지스트패턴을 형성하는 공정과, 상기 범프의 측면에 전착법으로 절연막으로 절연막을 형성하는 공정과, 상기 포토레지스트패턴을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 범프 형성방법은 본딩패드가 형성된 기판상에 패시베이션막을 형성하는 공정과, 상기 패시베이션막을 선택적으로 제거하여 상기 본딩패드를 노출시키는 공정, 기판 전면에 배리어 금속층을 형성하는 공정, 상기 본딩패드 상부의 배리어금속층위에 범프를 형성하는 공정, 상기 범프가 형성된 기판 저년에 포토레지스트를 도포하는 고정, 상기 포토레지스트를 선택적으로 노광 및 현상하여 상기 범프의 측면부위를 노출시키는 공정 및 상기 노출된 범프의 측면부위에 절연막을 형성하는 공정을 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 범프 형성방법을 공정순서에 따라 도시하였다.
먼저, 제2도(a)와 같이 A1본딩패드(22)가 형성된 기판(21)상에 패시베이션막(23)을 형성하고 이를 선택적으로 제거하여 상기 본딩패드(22) 부분을 노출시킨다. 이어서 기판 전면에 배리어금속(24)을 증착한 후, 상기 배리어금속층(24)상에 포토레지스트(25)를 도포한 다음 이를 선택적으로 노광 및 현상하여 범프가 형성될 부분만 제거되도록 한다. 다음에 범프도금에 의해 Au범프(26)을 형성한 후, 제2도(b)와 같이 상기 포토레지스트를 제거한다.
다음에 제2도(c)와 같이 포토레지스트(27)를 도포한 후, 이를 선택적으로 노광 및 현상하여 상기 범프(26)의 측면부위를 노출시킨다.
이어서 제2도(d)와 같이 포토레지스트패턴(27)이 형성되지 않은 범프(26)의 측면부위에 전착법에 의해 멜라민계 수지를 0.5~2㎛ 정도의 두께로 형성한 후, 경화시켜 절연층(28)을 형성한다.
다음에 제2도(e)와 같이 포토레지스트를 제거한 후, 노출되는 배리어금속층(24)을 제거함으로써 본 발명에 의한 범프 제조공정을 완료한다.
제3도는 본 발명의 일실시예로서, 상기 본 발명에 의한 측면절연 범프로 도전 볼(conductive ball)(37)과 에폭시 접착제(epoxy binder)(38)로 이루어진 이방성 도전접착제를 이용하여 액정표시장치를 COG(Chip on Glass)실장한 에를 도시한 것으로, 칩(33)의 전극인 범프(35)와 유리기판(31)의 전극(39)은 압착볼(compressed ball)(36)에 의해 전기적으로 접속되며, 범프 측면의 절연층에 의해 수평방향으로 절연된다. 이 경우, 이방성 도전 접착제의 도전볼(37)이 집중될 경우에도 상기와 같이 측면에 절연막이 형성된 범프로 인해 범프간의 전기적 단락을 방지할 수 있게 된다.
이와 같이 본 발명은 범프의 측면에 절연막을 형성함으로서 인접한 범프 간의 전기적 단락을 방지할 수 있으며, COG실장구조에 본 발명의 범프를 적용할 경우 도전볼의 집중에 의한 범프간의 단락을 방지할 수 있다.
Claims (2)
- 기판에 범프를 형성하는 공정과, 상기 범프의 측면을 제외한 부분에 포토레지스트패턴을 형성하는 공정과, 상기 범프의 측면에 전착법으로 절연막을 형성하는 공정과, 상기 포토레지스트패턴을 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 실장공정에 있어서의 범프제조방법.
- 제1항에 있어서, 상기 절연막은 멜라닌계 수지를 사용하고, 추후에 경화시키는 것을 특징으로 하는 실장공정에 있어서의 범프 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043916A KR0186208B1 (ko) | 1995-11-27 | 1995-11-27 | 실장공정에 있어서의 범프구조 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043916A KR0186208B1 (ko) | 1995-11-27 | 1995-11-27 | 실장공정에 있어서의 범프구조 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030720A KR970030720A (ko) | 1997-06-26 |
| KR0186208B1 true KR0186208B1 (ko) | 1999-03-20 |
Family
ID=19435847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043916A KR0186208B1 (ko) | 1995-11-27 | 1995-11-27 | 실장공정에 있어서의 범프구조 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186208B1 (ko) |
-
1995
- 1995-11-27 KR KR1019950043916A patent/KR0186208B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030720A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327442B1 (ko) | 반도체소자의범프구조및형성방법 | |
| US7288437B2 (en) | Conductive pattern producing method and its applications | |
| KR960016007B1 (ko) | 반도체 칩 범프의 제조방법 | |
| EP0145862B1 (en) | Metallization of a ceramic substrate | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| KR20090110855A (ko) | 집적회로의 언더필 앵커 구조 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| EP0645807B1 (en) | Semiconductor device | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| KR0186208B1 (ko) | 실장공정에 있어서의 범프구조 및 이의 제조방법 | |
| KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| JPH06268098A (ja) | 半導体集積回路装置の製造方法 | |
| US8508952B2 (en) | Electrical assembly | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| KR0152559B1 (ko) | 솔더 범프의 제조방법 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH05326628A (ja) | フリップチップの実装方法 | |
| JP2000195890A (ja) | 半導体装置の製造方法 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 | |
| JPH11204677A (ja) | 半導体装置およびその製造方法 | |
| KR100330557B1 (ko) | 유연성 기질 회로 필름 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 17 |
|
| EXPY | Expiration of term |