JP2871800B2 - ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ - Google Patents

ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ

Info

Publication number
JP2871800B2
JP2871800B2 JP2089258A JP8925890A JP2871800B2 JP 2871800 B2 JP2871800 B2 JP 2871800B2 JP 2089258 A JP2089258 A JP 2089258A JP 8925890 A JP8925890 A JP 8925890A JP 2871800 B2 JP2871800 B2 JP 2871800B2
Authority
JP
Japan
Prior art keywords
substrate
layer
pad
pads
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2089258A
Other languages
English (en)
Other versions
JPH0318040A (ja
Inventor
デイーター・ザイプラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH0318040A publication Critical patent/JPH0318040A/ja
Application granted granted Critical
Publication of JP2871800B2 publication Critical patent/JP2871800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ハイブリツド半導体ストラクチヤの製造法
に関する。
従来技術 ハイブリッド回路網をフリツプチツプ技術で製造する
ことが提案されている。
この技術は半導体チツプを、金属の回路の設けられた
セラミツクサブストレートの反対側に設けて、このチツ
プをサブストレートへ接触エレメントを融溶することに
より接続する。この接触エレメントはチツプのパツドと
サブストレートとの間で球形にすることができる。例え
ば米国特許第3292240号,McNvtt他を参照のこと。小さい
はんだ点の形式のはんだは習慣的になまり−すず軟はん
だである。
この技術は“フリツプ−チツプ”技術と称せられる、
何故ならばチツプまたはサブストレートがそれぞれ各々
の他方の上で裏返しにされているからである。この技術
は米国特許第3517279号,Ikedaに示されている様に、小
さい金属球またはボールを用いないで、それぞれの接触
エレメント上の軟はんだをチツプおよび／またはサブス
トレート上へ被着して、次にチツプをサブストレート上
へ、前もつて被着されたはんだ層を用いて還流はんだ工
程によりろう付けする。
米国特許第2303393号公報,Hymesには、前記の米国特
許第3292240号の方法および装置を次の点で改善した接
続法および装置が示されている。即ち端子エレメントま
たはパツドが、それらが高温を受けても実質的に変形さ
れないように、特徴づけられている。
前述の接続装置は、線路のパツク密度が高い時は製造
が困難である、何故ならば接続が、隣接線路間の短絡を
生ぜさせることなく機械的かつ電気的に完全でなければ
ならないからである。軟はんだを半導体チツプおよび／
または支持体サブストレートのパツドの接続金属化線路
へ次の量で被着させることは困難である。即ち溶融の際
に、電気接続、短絡を生ぜさせることなく良好であるよ
うな量で被着させることは困難である。半導体エレメン
トは著しく小さくかつ間隔のせまい電気接触金属化領域
を有するため、周知のフリツプチツプ技術による接続で
は、接触線路および接続パツドの幾何学的配置にもとづ
くいくつかの制限が生ずる。
発明の解決すべき問題点 本発明の課題は、迅速でかつ信頼性を有し、さらにコ
ンポーネントの高いパツキング密度を可能とする、チツ
プ上の接続パツドのサブストレート上の接続パツドへ接
続するための、および機械的および電気的に信頼でき、
かつ電気接続体の間隔を密にできる半導体−支持体サブ
ストレート接続ストラクチヤを開発するための方法を提
供することである。
問題点を解決するための手段 要約すれば、サブストレート支持板の表面たとえばセ
ラミツクは、その上に接続パツドを有する。半導体サブ
ストレートチツプたとえば集積回路ICは、同じく複数個
の接続パツドを有し、これらの接続パツドはチツプの表
面でまたは内部で接続可能であり、これによりその中で
適切な電子コンポーネントを形成する。
本発明によれば、光硬化性の絶縁性接着剤の層がサブ
ストレート支持体の表面および半導体チツプの表面のい
ずれか一方へまたは両方へ被着される。フオトマスキン
グ技術により接着性の絶縁層が、接続パツドの存在しな
い領域において硬化される。そのためこの層は、接続パ
ツドの位置されている領域においては露出状態にされそ
のため接着性または粘着性を有する。金属粉末がこれら
の接着性の維持された領域の中へ導びかれる。金属粉末
は代表的には銀の粉末または他の適切な拡散可能な金属
であり、導電物質である。そのため前記の接着性領域は
導電性を有する。そのためいまや導電性の接着コーテイ
ングをその上に有するようになつたパツドは互いに心合
わせされて互いに係合される。そのためサブストレート
の一方のまたは他方のまたは両方の上のそれぞれのパツ
ドの上の導電接着領域は、対向するパツドをまたは導電
コーテイングを接続する。このようにして、半導体サブ
ストレートチツプの接続パツドは、接着層によりサブス
トレート支持体プレートのパツド−代表的にはセラミツ
ク−と電気的にかつ機械的に接続される。組み立て後に
合成ストラクチヤは高温で硬化される。
この方法の利点は、密にパツクされた接続パツドまた
は線路を有する半導体チツプが幾何学寸法に関して制限
なしにサブストレートに接続できることである。硬化さ
れた絶縁層は、接続パツドにおける実際の接続部以外の
すべての露出された金属面または半導体面の絶縁を形成
する。
本発明によれば、接続パツドは補強することができ
る。有利にはこの補強物質はニツケルおよび／または銀
または金から構成され、ニツケルおよび／または銀また
は金の補強層を形成する。この補強は、突出する接触領
域にもとづいて接触を一層容易にする。
本発明によれば接続線路は、サブストレートプレート
の一方または両方の上にまたはチツプの上に載置され
て、接続線路が最初に表面安定化される。次に光感接着
層がそれぞれのサブストレート上へまたはチツプ上へ被
着されて硬化される。しかしこの場合、パツドの上方の
領域は硬化されない。周知のフオトマスキング技術が、
硬化されずに残されるべき領域をマスクするために、使
用できる。次に金属粉末−有利には銀−が硬化されずま
だ接着性を有する領域の中へ導びかれ、この粉末は、キ
ヤリヤプレートまたはチツプの下位の組み立てをそれぞ
れ形成するために、この領域内に例えば振動の下に拡散
される。キヤリヤプレートまたはチツプは２重の絶縁層
を即ち表面安定化層と硬化された接着層を有する。ただ
しパツドの領域は導電性を有しかつ硬化されない。次に
電気接続が、チツプとサブストレートを互いに対向配置
してかつパツドを心合わせすることにより、形成され
る。
組み立て後の高温硬化の第１段階において、紫外線が
光硬化性接着剤の硬化のために適している。
この方法はエレメント相互間の、高い密度と最小の間
隙での正確な位置定めを可能とする。自動機械が使用さ
れ、20マイクロメータのものあるいはそれ以下の間隔で
の心合わせの形成を可能にする。約１マイクロメータの
範囲の許容誤差が、通常はモノリシツク集積半導体回路
と関連づけて用いられるフオト技術により、容易に得ら
れる。接着層の露出−パツドの上側の接着層部分は露出
されずに残される−も１マイクロメータおよびそれ以下
のオーダの許容誤差を形成する。接着剤の重なりが最小
化されるため、接着剤のまたはその中の金属粉末のいか
なるひろがりのいかなる危険も最小化される。自動位置
定め装置による、キヤリヤサブストレートに対する半導
体の位置定めが、20マイクロメータ以下の許容誤差の常
時の維持を可能にする。半導体チツプの接続用金属化体
の領域もキヤリヤサブストレート用のパツドの領域も、
上限が50マイクロメータまでの直径に低減できる。この
場合、パツドのランドの中心間の間隔は100マイクロメ
ータ以下である。
チツプが互いに当接されて、硬化されないまだ接着性
の部分が共に接着すると即ち対向するパツドに接着する
と、その後にチツプの表面全体がサブストレートの表面
に対して押圧される。この押圧により、パツドにおける
電気接続を形成させ、さらに付加的にチツプとサブスト
レートとの間の完全な表面接触を形成する。このことが
機械的な強度および良好な熱接触を保証する。組み合わ
せ体をクランプするまたはまとめて容器に収容する必要
はない。表面安定化ゲルたとえば誘電体ゲルが有利にハ
イブリツドまたは合成ストラクチヤ全体を保護するため
に被着される。これはICの製造と関連づけられる周知の
標準的な手順である。
接着層はサブストレートの唯１つの上だけで硬化され
る必要があり、その目的は、粘着性部分の上の導電粒子
を選択的に保持するため、およびその他の部分の導体粒
子の被着を阻止するためである。一緒に接合されるべき
プレートのうちの他方は、それがサブストレートであつ
てもチツプであつても、完全に硬化されないままにでき
て、さらにパツドの上に金属粉末を導びく必要がない。
このことは実施はできるがコストを増加させる。次にチ
ツプとサブストレートとが対向するように配置されるな
らば、硬化されない接着剤は硬化された接着剤の上で接
着し、さらにパツドの上の金属粒子または粉体が移入し
て、エレメントのうちの１つの中に対向する硬化されな
い部分の中へ侵入されて電気接触が実施される。
接着剤のための適切な厚さは約５〜10マイクロメータ
であり、さらに粒子の大きさは５マイクロメータまでに
できる、例えば直径が１〜５マイクロメータにされる。
特定の条件の下で、さらに特定の適用のために、パツド
の上の粒子を拡散するために振動を用いることが所望さ
れる。しかしこのことは必要ではない。振動ではなく、
金属粉末を拡散させるために遠心力を用いることができ
る。
基本的には本発明は半導体チツプとハイブリツドサブ
ストレートの間のマイクロ接触化のための新規な技術を
次の性能で提供することである。即ちチツプの全表面と
サブストレートの全表面を、直径が50マイクロメータ以
下の特別な電気接続用の幾何学的寸法で相互に接続し、
他方、チツプとサブストレートとの良好な熱接触および
良好な機械的強度をいたるところで保証する性能であ
る。このことはフオト成形可能な接触用接着物質−これ
は接続タブの領域において細かく分散された金属を被着
させることにより選択的に形成される−を用いることに
より、得られる。
実施例の説明 次に本発明の実施例を図面を用いて説明する。
第１図は、例えば前述の引用された特許第3292240号
および第3303393号公報に示された公知技術の接続装置
を示す。半導体エレメント10がサブストレート支持体11
へ電気接続されて載置されている。この電気接続は金属
球12により行なわれている。半導体チツプ10の上の、第
１図には示されていない接続線がこの球12を適切な外部
のまたは内部の電気接続体へ接続している。球12は、鋳
造されるかまたはろう付けされた後に、第１図に示され
ている様に、これらの線路を、サブストレート11の上に
形成された外部接続線路14へ接続する。サブストレート
は例えばセラミツク材料から形成されている。金属球の
接触体12は鉛すず軟ろうから形成され、半導体チツプ10
の上のそれぞれの接続線上の鉛すず軟ろうへ、セラミツ
クサブストレート11の上の線路14と同様に接続されてい
る。端部すなわち領域体すなわちパツド13が導体14の端
子領域を形成する。この導体は、他方、支持体プレート
すなわちサブストレートプレート11の上の接続パターン
を形成する。
本発明およびこれによる方法は第２図に最もよく示さ
れている。第２図は、半導体チツプサブストレートエレ
メント10が電気的におよび機械的にサブストレートプレ
ート11に接続される前の、切欠斜視図を示す。接続は矢
印方向へ行なわれる。サブストレート11の上の破線10a
は、接触の時にチツプ10が載置される領域である。半導
体チツプ10は、第２図に示されている様に、チツプの底
面上の複数個の接続用金属化体15を有する。底面上のた
め破線で示されている。接続用の金属化体15はパツドす
なわち領域16において終端する。さらにチツプ10の上の
半導体エレメントへの接続体９をチツプ10の下面に設け
ることができる、っまたは半導体技術において周知のよ
うにチツプ10の内部に形成することができる。
金属接続体15の上に表面安定化層を載置することがで
きる。この表面安定化層は、チツプ10の底面のパツドす
なわち領域体から伸長してチツプ10の全体の上を走行す
るが、パツドすなわち領域16は露出したままにする。同
様に支持体プレート上の領域体13はこの支持体プレート
上の接続線路14へ接続されている。接線線路14は直接的
な電気接続体とする必要がなく、回路エレメントを含む
ことができる。実施例を用いて示されている様にサブス
トレート支持体プレート11の回路網は、厚膜抵抗17と薄
膜抵抗18とを有する。抵抗18も、このチツプが抵抗−イ
ンダクタンスエレメントとして用いられる場合の周波数
に依存させることができる。第２図に示されていない表
面安定化層は、領域体すなわちパツド13は露出したまま
にして、接続網パターン14,17,18の全体上に載置され
る。
本発明の特徴によれば、半導体チツプサブストレート
10の上のパツド16と支持板11の上のパツド13との間の導
電接続を形成するために、非導電性の非感接着層が、サ
ブストレートプレート11のまたはチツプ10のいずれかの
表面上に、それぞれの表面を完全にカバーするように載
置される。接続パツドの領域に導電物質が注入される。
接着層のこれらの領域が、導電物質の設けられている個
所以外で、有利には導電物質の注入前に、周知の標準的
なフオトリトグラフイ作業を用いて後述のように硬化さ
れる。
半導体チツプ10は、第２図の破線10aで示されている
位置において、支持体プレート11へ当接される。この種
の接続により、機械的結合および導電接続がチツプ10の
接続パツド16とサブストレート11のパツド13との間に、
形成される。この場合、パツドを、まだ硬化していない
接着剤−これは機械的粉末によりまたは挿入物質により
それぞれのパツド上で導電性にされた−も共に用いて接
着することにより、前記の形成がなされる。
第３図は、２つの隣り合うパツド13を横切る方向から
見た、第２図のサブストレート11の拡大部分断面図であ
る。表面安定化層40が、パツド13の表面を除いて、層11
の全体の上へ被着されている。パツド13の表面−例えば
アルミニウムから形成できる−は、制限された導電性を
有する。本発明の有利な構成によればニツケルおよび／
または銀または金から成るカバー層13′が、表面安定化
層40の上に延在するパツド13の上に補強用に設けられ
る。次に非導電性の光感接着層50が、パツド13の外側の
領域において露出されている表面全体の上に、補強材1
3′により補強されて、フオトマスキングを用いて被着
される。パツド13の上側にあるかつ露出されていない、
接着層50の領域51は、接着性を有するまま残る。導電物
質がこれらの領域51の中へ注入される。この導電物質
が、第３図に示されている様に、領域51の体積を増加さ
せる。領域51は外側へ多少は突出し、さらに導電物質の
注入により導電性になる。導電物質のたとえば粉末化さ
れた銀等の注入は、振動，揺動によりまたは遠心力を用
いて実施される。金属粉末は点描体51′（第３図）;3
1′（第４図）および510,310（第５図，第６図）。
第４図は集積回路（IC）の半導体チツプ10を部分拡大
断面図で示す。第４図に示されているICは、わかりやす
くするために、プレーナICチツプ技術で製造されたバイ
ポーラパワートランジスタとする。本発明は上述の半導
体エレメントを有するこの種のハイブリツド回路に限定
されるのではなく、例えば前述の引用した米国特許に示
されている周知のフリツプチツプによるサブストレート
へ接着される任意のIC機種と共に、用いることができ
る。さらに半導体エレメントが、多数の有利に精巧に伸
長された接続構成を有する接続サブストレートへ接続さ
れる形式の任意の回路と共に、本発明は用いられる。密
に間隔のおかれた接続用金属化体を多数有する高度に集
積化された半導体回路は、本発明の適用領域に好適であ
る。
第４図に示されているように、単結晶のシリコンのデ
イスク状チツプが、所定の導電形へドーピングされて、
サブストレート19を構成する。サブストレートの導電形
とは反対の導電形のベース領域20が、サブストレートの
中へ拡散される。サブストレートと同じ導体形のエミツ
タ領域21が、ベース領域の中へ拡散される。リング状の
コレクタ拡散領域22がサブストレートの中へ拡散され
て、ベースをリング状に囲む。エミツタ領域が、同時に
コレクタ領域としてのサブストレートの中へ拡散され
る。それぞれの拡散作業−それ自体すべて公知である−
が、サブストレート19の上側に酸化シリコン層23を構成
する。
ベース領域20とエミツタ領域22は接触させる必要があ
り、そのため酸化シリコン層23が、接触窓24および25を
それぞれベースおよびエミツタへ形成するために、エツ
チングされる。コレクタ拡散領域22を接触させるための
付加的な接触窓は第４図には示されていない。その理由
はこれらの窓が、２つの接触窓24,25とは異なる面に存
在するからである。導体ストリツプ26,27の回路網が表
面安定化層23の表面に被着される。この表面安定化層は
サブストレート19の表面に形成されている。
導体路すなわちストリツプ26は第４図に示されている
様にアルミニウムから形成されていて、ベース20を接続
する；即ちアルミニウムストリツプ27はエミツタ領域21
を接続する。
導体ストリツプ26は接触窓24−ここで接触窓24はベー
ス領域20に係合する−から、表面安定化酸化シリコン層
23を通つて、ベース領域20の外部接続体を形成する点へ
導びかれる。
それはここで接続パツトすなわち領域体16において終
端する。導体ストリツプ27は接触窓25−ここで接触窓25
はエミツタ領域21に係合する−から、表面安定化酸化シ
リコン層23を介して、エミツタ領域21のための外部接続
体を形成する点へ導びかれ、ここで外部のエミツタ接続
体用のもう１つの接続金属化領域体すなわちパツド16に
おいて終端する。
本発明の構成によれば表面安定化層28は接続ストリツ
プ26,27の上と、第１表面安定化層23の上に被着される
が、パツド16は露出させたままにする。フオトマスキン
グ技術が、接続パツド16の位置している表面安定化層28
を選択的に被着するために用いられる。
パツド16を形成する接続金属化体の表面は、制限され
た導電性だけを有し、さらに接続を改善するためにニツ
ケルおよび／または銀または金のカバー層16′が、表面
安定化層28の形成された後で、パツド16に被着される。
カバー16′は、接続パツドが表面安定化28の上に延在す
るように、接続パツドを補強する。
本発明の構成によれば接着層30が表面安定化層28およ
び補強された接続パツド16,16′の表面全体の上に被着
される。接続金属化体パツド16,16′の位置する部分
に、導電物質31′が注入される。粉体の即ち粉末化され
た導電物質の注入が、接続パツド16と補強体16′の上の
接着層の体積を増加する。そのためこの領域は第４図に
示されている様に外側へ凸出する。金属粉末は点描体3
1′で示されている。
ハイブリツド回路の製造 第５図および第６図を用いて説明する。
サブストレートプレート11（第５図）は、第３図を用
いて説明した様にその上に被着された回路網パターン
と、接続パツド13の存在しない領域に表面安定化層40と
を有する。光感接着層50がサブストレートプレート11の
表面全体の上に即ち表面安定化層40,接続線路14および
パツドすなわち領域体13の上に被着される。次のステツ
プとして、光感面50がフオトマスキング技術を用いて、
次の様に露出される、即ち光感面が領域体すなわちパツ
ド13の外側の領域において硬化するが、この領域または
パツド13の上では湿つて粘着性を有しかつ硬化されない
で残るように、露出される。この局所的に硬化されたが
部分的には湿つている層50が次に導電性の粉末化物質−
有利には銀−が層50に被着される。この物質は、例えば
振動または遠心力を付加的に用いてこの層50に接着す
る、またはこの中に侵入する。このように準備されたサ
ブストレート11が次にその上に半導体エレメント10が載
置される。このように準備されたサブストレートは次に
その上に半導体エレメント10が載置される。この半導体
エレメント10は、第４図で説明されたそれに類似する、
即ち導電ストリツプ26,27を含み、その上に表面の安定
化された層28が被着される。チツプ10はサブストレート
11に対して次のように適合される、即ち半導体エレメン
ト10の接続パツドがサブストレート11の上で、導電物質
の注入により導電性にされたパツド13と心合わせされる
ようにする。
第５図はチツプ10と支持体11との間のスペーサ体の拡
大図を示す。接着層50の代表的な厚さは数マイクロメー
タの範囲にある、例えば約５〜10マイクロメータであ
る。金属粉末510は組み立て前は接着剤に侵入する必要
はなく、まだ湿つている表面に接着して、組立中にその
内部へ押圧される。組立ての際に層28は、閉じられた合
成体を形成するために層50へ適合される。第５図は締結
される直前の、チツプ10に対するサブストレート11の位
置を、作業を良好に説明するために示す。
接着層は支持サブストレート11に被着する必要がな
い；第６図は逆を示し、この場合は接着層30が半導体10
の上へ被着される（第４図参照）。もちろん接着層を支
持体サブストレート11の両側に（第３図，第５図）にお
よび半導体10の上に（第４図，第６図）、被着すること
もできる。
次に第６図を用いて説明する： チツプすなわちウエイフア10（第４図）は、導体回路
網26,27および表面安定化層28と共に、これに被着され
た光感接着層30を有するようにされる。次に光感層がフ
オトマスキング技術を用いて次のように露出される。即
ち接続用の金属化体の外側の領域であるパツド16が硬化
するように、しかしパツド16の上は湿つたままで物質が
被着可能にされる。導電物質−代表的には粉末化された
銀−が次に接着層の上へ置かれ、ここで銀はパツド上の
まだ湿つている粘着力のある接着剤へ接着される。必要
な場合は機械的な処理により例えば振動、揺動または遠
心力により層の内部へ拡散することができる。チツプ10
−それぞれの半導体エレメントが既にその中に形成され
ている−は、次に個々のエレメントに分離される。必要
な場合は、このように準備された半導体チツプ10は次
に、サブストレート11−サブストレートプレート11の上
に表面安定化層40（第５図）が被着されている−の上へ
次のように載置される。即ちチツプ10からの接続金属化
体すなわちパツド16がサブストレート11の金属化部すな
わちパツド13と心合わせされるように載置される。電気
的および機械的接続は、パツド13,16の領域上のまだ接
着性のあるかつ硬化されていない接着剤により、310に
示されている電気的接続を形成するために実施される。
種々の変形および修正を行なうことが可能であり、本
発明は図示の実施例および特定の製造法に限定されるも
のではない。例えば表面安定化層28,40は必ずしも必要
とはされない。何故ならば硬化され導電処理された、接
着層30,50−フオトリトグラフイ作業により処理された
−の部分が絶縁層を形成して表面安定化の役割を引き受
ける。
補強層13′,16′（第３図）は次の場合は必ずしも必
要とされない、即ちもしパツド13,16が接着剤を兼ね
て、それぞれの接着想を被着した時に接着となるなら
ば、および特にパツドがすでにニツケルおよび／または
金から形成されている時は、前記の補強層は必ずしも必
要とされない。
支持体サブストレート11のための材料は酸化アルミニ
ウム（Al2O3）またはちつ化アルミニウム（AlN）であ
る。シリコンが用いられる場合は、サブストレート11そ
のものを半導体チツプ10に類似する半導体エレメントと
することができる。そのため本発明の方法は２つのチツ
プを結合するために同様に適用できる。そのためここで
用いられている術語“サブストレート”は不活性の即ち
セラミツクサブストレートを意味するだけでなく、別の
半導体回路コンポーネント回路網またはICのためのサブ
ストレートに同様に適用できる。
光感接着層の使用、および層の一部だけが硬化される
ようにフオトマスキング技術により特性を制御すること
が、接着層の幾何学構造を所望の構成−接着剤によりど
こを被うべきか被うべきでないか−を設定可能にする。
このことを実施する技術はモノシツク集積半導体回路と
関連づけてよく知られている。接着層の下のエレメント
の幾何学的構成の設定は、わずか１マイクロメータより
も小さくかつこの値までの範囲内の許容誤差の精度のた
めに制御することができる。硬化されなかつた接着剤物
質の重なりは最小である。そのため接着剤の変形に起因
する短絡の危険および金属の散乱は最小である。支持体
サブストレートに対する半導体サブストレートの位置定
めは自動機械により実施できる。この機械は適切なかつ
周知の光学的工程の使用により、20マイクロメータより
も小さい間隔形成を可能にする。接続金属化体、パツド
すなわち領域体13,16の表面積は、直径が50マイクロメ
ータ以下に低減できる。そのためパツドすなわち領域体
の中心間の間隔を100マイクロメータ以下にすることが
できる。
接着層は支持体サブストレート11の上へおよび／また
は半導体またはチツプサブストレート10の上へ被着する
ことができる。接着層が支持体サブストレート11へもチ
ツプ10へも被着される場合は導電性の粉末−有利には銀
−は、チツプとサブストレートとの両方のそれぞれのパ
ツド16,13の上の領域の中へ注入することができる。こ
の種の構成が用いられる場合は領域510（第５図）は領
域310（第６図）と合併することになる。しかしこのこ
とは多量の銀粉末を必要とする。
チツプ10の表面全体は支持体11の上にあるが、接続パ
ツド13,16だけが電気的に接続される。この表面全体の
接触−わずかの付加的な押圧（第５図，第６図）により
実施される−が、著しい機械的強度と良好な熱接触を形
成させる。付加的なクランプまたは叩打は必要されず、
表面安定化物質が例えば誘電体ゲルが、IC技術において
周知のように、ハイブリツド全体を保護するために有利
に適用される。
唯１つのサブストレート上の接着層を硬化させて、さ
らに導電性粉末を選択的に、それぞれのパツド16,13の
上のその他の粘着性部分の上に保持し、さらに硬化され
た表面上に金属粉末を全然残さないようにすることも可
能である。
第２の硬化されない層をサブストレートのうちの別の
１つの上に被着して、互いに部分をさらに押圧（第５図
および第６図参照）して、表面全体上に延在するまだ硬
化されていない接着層がサブストレート11とチツプ10と
の間の表面−接着ボンドを形成する。露出されない領域
は約150℃の高温工程により硬化される。
半導体は標準的な工程により製造される。例えば種々
の周知の工程により製造されるバイポーラエレメントま
たはMOSエレメントとすることができる。補強を形成す
るニツケルおよび／または銀または金の層13′,15′
は、スパツタリングおよび／またはめつき工程により被
着することができる。表面安定化層の被着は標準的な手
順であり例えば標準的な酸化物，ちつ化物，またはポリ
イシドを形成し、例えばめつき工程のためにさらに周囲
の汚染または影響からユニツトを保護するために、有利
に半導体を封止する。
光学的工程はポジテイブにもネガテイブにもすること
ができる、即ち非粘着性の層が被着される時は接触層は
粘着性にし、この場合、通常は非粘着性であるかまたは
接着性であるが露出すると粘着性となり金属を接着する
物質を用いる。サブストレート11とチツプ10（第５図お
よび第６図）との間の良好な熱接触は全表面の接触によ
り得られる。付加的な接着は非粘着性層の再軟化により
得られる；例えば前は完全には硬化されない領域，硬化
中，または電気接触の光学的形成の後に、および全体の
合成体の高温硬化の前に接着性の第２の薄い層を付加す
る。
光照射により粘着性になる物質に対して光照射が実施
されると、材料50（第３図，第５図）または30（第４
図，第６図）は次のような材料にすべきである。即ち光
エネルギーの放射の下にその物質を非粘着性表面の形成
と粘着性表面の形成との間で変化し、さらに放射される
と粘着性表面を形成する材料とすべきである。この場
合、フオトマスキング技術がパツドまたは領域体13,16
の上の領域を除いた全部の部分の遮へいを形成するため
である。その目的は特に第２図〜第６図を用いて説明し
た様に残りの領域を硬化してそれらを粘着性にするとい
うよりも、これらの領域を光照射の下に粘着性に形成す
るためである。
接続線路26,27を、半導体チツプ19の表面上でまたは
例えば支持体サブストレート11の上で露出される金属導
体とする必要はない。これらを全部または部分的に、集
積回路の製造と関連づけて周知のように、拡散接続層と
して形成することもできる。しかし接続領域体すなわち
パツド13,16は、外部回路への接続を例えばチツ10から
サブストレート11への接続を形成するために、露出され
た表面領域に位置する。
種々の他の変形および修正が可能であり、上述のいか
なる構成も、本発明の範囲内で、他の任意の構成と共に
用いることができる。
発明の効果 本発明により、迅速で信頼性のある、かつコンポーネ
ントの高いパツキング密度を可能とする、チツプ上の接
続パツドをサブストレート上の接続パツドへ接続する方
法が提供される。
【図面の簡単な説明】
第１図は従来技術によるフリツプ−チツプ技術により製
造されたハイブリツド回路の断面図、第２図は支持体サ
ブストレートへ半導体チツプを被着した新規な構成の切
欠斜視図、第３図は接続パツドにおいて金属化された表
面領域を有する支持体サブストレートの垂直断面図、第
４図は接続パツドの上の集積回路部および金属化された
接着領域の垂直断面図、第５図は、セラミツクサブスト
レートへ接着層の被着されたハイブリツド回路の、最終
的な押圧の前の組み合わせ体の断面図、第６図は接着層
が半導体チツプへ被着された、第５図に類似の組み合わ
せ体の、最終的な接着の前の断面図を示す。 10……半導体エレメント、11……サブストレート支持
体、12……球、13,16……パツド、14……線路、15……
接続金属化体、17……厚膜抵抗、18……薄膜抵抗、19…
…サブストレート、20……ベース領域、21……エミツタ
領域、22……コレクタ拡散領域、23……酸化シリコン
層、24,25……接触窓、26,27……導体ストリツプ、28…
…表面安定化層、30……接着層、40……表面安定化層、
50……光感接着層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−198728（ＪＰ，Ａ) 特開 昭51−147255（ＪＰ，Ａ) 特開 昭58−222533（ＪＰ，Ａ) 特開 平２−84747（ＪＰ，Ａ) 特開 平１−319958（ＪＰ，Ａ) 特開 平１−136344（ＪＰ，Ａ) 実開 昭59−176150（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】支持体プレートサブストレート（11）；該
    支持体プレートサブストレート（11）の表面上の複数個
    の支持体接続パッド（13）；半導体チップ又はウエーハ
    サブストレート（10）；該半導体チップ又はウエーハサ
    ブストレート（10）の上の複数個のチップ接続パッド
    （16）；を有するハイブリッド半導体ストラクチャの製
    造法において、該製造法は次のステップを有するように
    し、即ち、前記それぞれのサブストレートの少なくとも
    １つの表面上に光−固化性又は硬化性の絶縁性の接着剤
    の層（30;50）を被着するステップと、フォトマスキン
    グ技術を用いて該接着層（30;50）を露出するように
    し、但し、この際、前記それぞれのパッド（13,16）の
    上の接着層の領域は未露出のままにして、前記それぞれ
    のパッド（13,16）の上の前記領域における層は接着力
    が維持され、且つ、固化されないようにするステップ
    と；金属粉末を前記絶縁層の前記それぞれのパッド（1
    3,16）の上の接着力のある固化されない領域の中へ導入
    して該領域を導電性にするステップと；前記それぞれの
    サブストレート（11,10）の前記それぞれのパッド（13,
    16）を互いに心合わせするステップと；前記支持体プレ
    ートサブストレート（11）と前記半導体チップ又はウエ
    ーハサブストレート（10）を互いに係合して、前記の少
    なくとも１つのサブストレートのそれぞれのパッドの上
    の導電性領域が他方のサブストレートのパッドに対して
    係合するようにし、該係合により前記半導体チップ又は
    ウエーハサブストレート（10）の前記チップ接続パッド
    （16）と前記支持体プレートサブストレート（11）の前
    記支持体接続パッド（13）とを電気的に接続して前記支
    持体接続パッド（13）と前記チップ接続バッド（16）と
    の間の電気的且つ機械的接続を形成するようにしたステ
    ップを有することを特徴とするハイブリッド半導体スト
    ラクチャの製造法。
  2. 【請求項２】パッド（13,16）の上の接着力の残された
    領域に金属粉末を導入するステップが、振動、揺動又は
    遠心力又は組立中の押圧の条件の下に、粉末を該領域へ
    被着させるステップを含むようにした請求項１記載の方
    法。
  3. 【請求項３】金属粉末が銀の粉末を含むようにした請求
    項１記載の製造法。
  4. 【請求項４】表面のうちの少なくとも１つの上に表面安
    定化層（28,40）を形成するようにし、他方それぞれの
    表面のそれぞれのパッド（13,16）は、該表面安定化層
    で覆われないようにし、次に、光−固化性又は硬化性且
    つ絶縁性の接着剤の層を表面安定化層の上へ接着するス
    テップを実施するようにした請求項１記載の方法。
  5. 【請求項５】サブストレートのうちの少なくとも１つ
    が、それぞれのサブストレートの表面のパッドから延在
    する接続線路（14;26,27）を含むようにし、この場合、
    それぞれの表面及びそれぞれの接続線路（14;26,27）の
    上に表面安定化層を形成するようにし、但し、それぞれ
    のパッド（13,16）は、表面安定化層で覆われないよう
    にし、次に、光−固化性又は硬化性の絶縁接着剤の層を
    表面安定化層の上へ被着するステップを実施するように
    した請求項１記載の方法。
  6. 【請求項６】サブストレートの少なくとも１つが、それ
    ぞれのサブストレートの表面上のそれぞれのパッドから
    延在する接続線路（14;26,27）を含むようにし、この場
    合、光−固化性又は硬化性の絶縁接着剤の層を被着する
    ステップが、該接着剤を接続線路の上へ被着するステッ
    プを含むようにした請求項１記載の方法。
  7. 【請求項７】サブストレートのパッドを互いに心合わせ
    するステップが、20マイクロメータより小さい心合わせ
    許容偏差で、パッドを表面と互いに対向するように心合
    わせするステップを含むようにした請求項１記載の方
    法。
  8. 【請求項８】接着層（50）が支持体プレートサブストレ
    ート（11）へ被着されるようにした請求項１記載の方
    法。
  9. 【請求項９】絶縁性接着剤層を被着し、ステップの実施
    に先立って、表面安定化層（40）を支持体プレートサブ
    ストレート（11）の上へ被着するようにし、但し、パッ
    ド（13）は、表面を安定化しないで残すステップを更に
    含むようにし、更に、半導体チップサブストレート（1
    0）の表面を表面安定化するようにし、他方それの上の
    パッド（16）は、その上を表面安定化しないでおくよう
    にするステップを含むようにした請求項８記載の方法。
  10. 【請求項１０】表面安定化層（40）の厚さよりも大きい
    厚さを有する補強材（13′）により前記パッド（13）を
    補強するステップを含むようにし、この場合、この補強
    材が選択的にニッケル、銀、金のうちの少なくとも１つ
    を含むようにした請求項８記載の方法。
  11. 【請求項１１】接着層（30）が半導体チップ又はウエー
    ハサブストレート（10）の上に被着されるようにした請
    求項１記載の方法。
  12. 【請求項１２】接着層を半導体チップ又はウエーハサブ
    ストレート（10）の上へ被着するステップの実施に先立
    って、該サブストレートの表面を表面安定化し、且つ、
    前記のパッド（16）は表面安定化しないステップを含む
    よにし、更に、該表面安定化層の厚さよりも大きい厚さ
    を有する補強材（16′）により接続パッド（16）を補強
    するステップを含むようにし、この場合、該補強材が選
    択的にニッケル、銀、金のうちの少なくとも１つを含む
    ようにした請求項11記載の方法。
  13. 【請求項１３】絶縁性の光−固化性又は硬化性の接着剤
    を被着するステップが、該接着剤を支持体プレートサブ
    ストレート（11）と半導体チップ又はウエーハサブスト
    レート（10）の両方の上に被着するステップを含むよう
    にし、更に、露出ステップが、前記の両方の硬化されな
    いサブストレートのそれぞれのパッド（13,16）の上の
    領域は固化されないままにして、前記の層の少なくとも
    １つを露出するステップを含むようにし、更に、金属の
    粉末を導入するステップが、それぞれのパッドの上の領
    域の少なくとも１つの中へ金属粉末を導入するステップ
    を含むようにした請求項１記載の方法。
  14. 【請求項１４】支持体プレートサブストレート（11）と
    半導体チップ又はウエーハサブストレート（10）を互い
    に係合させるステップが、前記両方のサブストレートを
    係合して、前記それぞれのサブストレートの表面の実質
    的に全体での表面接触を、熱的な結合及び電気的な絶縁
    を形成するようにし、但し、前記のパッド及び合成スト
    ラクチャの個所を除くようにするステップを含むように
    した請求項１記載の方法。
  15. 【請求項１５】光−固化性又は硬化性の層を被着するス
    テップを、両方のサブストレート（11,10）の表面の上
    で実施するようにし；更に、露出ステップを前記サブス
    トレートの一方だけの表面上で実施するようにし、但
    し、前記サブストレートの他方の上に被着された表面全
    体は、固化されず粘着性が維持されるようにし；更に、
    前記の両サブストレートを係合するステップが、該サブ
    ストレートを前記表面と接触係合させるステップを含む
    ようにし、この場合、固化されない粘着性の表面が他方
    のサブストレートの固化された硬化された表面へ接触し
    て機械的且つ熱的に結合された合成半導体ストラクチャ
    を形成するようにした請求項１記載の方法。
  16. 【請求項１６】パッドの上の固化されない接着剤領域の
    中へ導入される金属粉末の粒子の大きさを、１〜５マイ
    クロメータのオーダであるようにした請求項１記載の方
    法。
  17. 【請求項１７】支持体プレートサブストレート（11）；
    該支持体プレートサブストレート（11）の表面上の複数
    個の支持体パッド（13）；半導体チップ又はウエーハサ
    ブストレート（10）；該チップ又はウエーハサブストレ
    ート（10）の上の複数個のチップ接続パッド（16）；を
    有するハイブリッド半導体ストラクチャの製造法におい
    て、該製造法は、次のステップを有するようにし、即
    ち、前記サブストレートの少なくとも１つの表面上に光
    −固化性又は硬化性の絶縁性の接着剤の層（30;50）を
    被着するステップと、フォトマスキング技術を用いて該
    接着層（30;50）を露出するようにし、但し、この場
    合、それぞれのパッド（13,16）の上の接着層の領域は
    未露出のままにして、それぞれのパッドの上の前記領域
    における層は接着力が維持され、且つ、固化されないよ
    うにするステップと；金属粉末を前記絶縁層の前記パッ
    ド（13,16）の上の接着力のある固化されない領域の中
    へ導入して該領域を導電性にするステップと；サブスト
    レート（11,10）のパッド（13,16）を互いに心合わせす
    るステップと；支持体プレートサブストレート（11）と
    半導体チップ又はウエーハサブストレート（10）を互い
    に係合して、前記の少なくとも１つのサブストレートの
    それぞれのパッドの上の導電性領域が他方のサブストレ
    ートのパッドに対して係合するようにし、該係合により
    半導体チップ又はウエーハサブストレート（10）の接続
    パッド（16）と支持体プレートサブストレート（11）の
    接続パッド（13）とを電気的に接続して支持体接続パッ
    ド（13）とチップパッドとの間の電気的且つ機械的接続
    及び前記の支持体プレートサブストレート（11）と半導
    体チップ又はウエーハサブストレート（10）との係合に
    よる粘着接続を形成するようにしたステップを有するこ
    とを特徴とするハイブリッド半導体ストラクチャの製造
    法。
  18. 【請求項１８】接着層が、放射エネルギによる照射の下
    で固化又は硬化する物質を含むようにし、この場合、こ
    の物質は、硬化されない状態において、パッドの上で、
    前記の領域を導電性にするために接着層の中へ金属粉末
    を滲入又は滲透させる特性を有するようにした請求項１
    記載の方法。
  19. 【請求項１９】放射エネルギが紫外線を含むようにした
    請求項８記載の方法。
JP2089258A 1989-04-05 1990-04-05 ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ Expired - Fee Related JP2871800B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE3910910 1989-04-05
DE3910910.0 1989-04-05
US3910910.0 1989-12-14
US452110 1989-12-14
US07/452,110 US5068714A (en) 1989-04-05 1989-12-14 Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made

Publications (2)

Publication Number Publication Date
JPH0318040A JPH0318040A (ja) 1991-01-25
JP2871800B2 true JP2871800B2 (ja) 1999-03-17

Family

ID=25879520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2089258A Expired - Fee Related JP2871800B2 (ja) 1989-04-05 1990-04-05 ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ

Country Status (4)

Country Link
US (1) US5068714A (ja)
JP (1) JP2871800B2 (ja)
KR (1) KR100196242B1 (ja)
DE (1) DE4008624A1 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5866951A (en) * 1990-10-12 1999-02-02 Robert Bosch Gmbh Hybrid circuit with an electrically conductive adhesive
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5265329A (en) * 1991-06-12 1993-11-30 Amp Incorporated Fiber-filled elastomeric connector attachment method and product
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5140286A (en) * 1991-08-02 1992-08-18 Motorola, Inc. Oscillator with bias and buffer circuits formed in a die mounted with distributed elements on ceramic substrate
FR2684804B1 (fr) * 1991-12-06 1994-01-28 Thomson Csf Dispositif de montage de circuits integres monolithiques hyperfrequences a tres large bande.
JP2512258B2 (ja) * 1992-03-11 1996-07-03 松下電器産業株式会社 シ―ト給送装置
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5434524A (en) * 1992-09-16 1995-07-18 International Business Machines Corporation Method of clocking integrated circuit chips
US5413489A (en) * 1993-04-27 1995-05-09 Aptix Corporation Integrated socket and IC package assembly
US5383787A (en) * 1993-04-27 1995-01-24 Aptix Corporation Integrated circuit package with direct access to internal signals
DE4319965C3 (de) 1993-06-14 2000-09-14 Emi Tec Elektronische Material Verfahren zur Herstellung eines Gehäuses mit elektromagnetischer Abschirmung
DE4327560A1 (de) * 1993-08-17 1995-02-23 Hottinger Messtechnik Baldwin Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
DE4339786C5 (de) * 1993-11-18 2004-02-05 Emi-Tec Elektronische Materialien Gmbh Verfahren zur Herstellung einer Anordung zur Wärmeableitung
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5750002A (en) * 1994-10-04 1998-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for fabricating piezoelectric polymer acoustic sensors
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
DE19518659A1 (de) * 1995-05-20 1996-11-21 Bosch Gmbh Robert Verfahren zum Verbinden eines elektrischen Anschlußes eines unverpackten IC-Bauelements mit einer Leiterbahn auf einem Substrat
KR0172000B1 (ko) * 1995-08-11 1999-05-01 이대원 전도성 잉크를 이용한 반도체 패키지용 기판의 제조방법
CA2156941A1 (en) * 1995-08-21 1997-02-22 Jonathan H. Orchard-Webb Method of making electrical connections to integrated circuit
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
US5842273A (en) * 1996-01-26 1998-12-01 Hewlett-Packard Company Method of forming electrical interconnects using isotropic conductive adhesives and connections formed thereby
US5741430A (en) * 1996-04-25 1998-04-21 Lucent Technologies Inc. Conductive adhesive bonding means
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US5717246A (en) * 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US5920037A (en) * 1997-05-12 1999-07-06 International Business Machines Corporation Conductive bonding design for metal backed circuits
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
US20070102827A1 (en) * 1997-12-08 2007-05-10 3M Innovative Properties Company Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6118080A (en) * 1998-01-13 2000-09-12 Micron Technology, Inc. Z-axis electrical contact for microelectronic devices
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
US6300231B1 (en) * 1998-05-29 2001-10-09 Tessera Inc. Method for creating a die shrink insensitive semiconductor package and component therefor
US6139661A (en) 1998-10-20 2000-10-31 International Business Machines Corporation Two step SMT method using masked cure
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
US7157507B2 (en) 1999-04-14 2007-01-02 Allied Photochemical, Inc. Ultraviolet curable silver composition and related method
US6290881B1 (en) 1999-04-14 2001-09-18 Allied Photochemical, Inc. Ultraviolet curable silver composition and related method
US6230400B1 (en) * 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
DE60020859T2 (de) 1999-10-06 2006-05-11 Allied Photochemical, Inc., Kimball UV-Härtbare Zusammensetzungen zur Herstellung von Elektrolumineszenzbeschichtungen
US6767577B1 (en) 1999-10-06 2004-07-27 Allied Photochemical, Inc. Uv curable compositions for producing electroluminescent coatings
US6509389B1 (en) 1999-11-05 2003-01-21 Uv Specialties, Inc. UV curable compositions for producing mar resistant coatings and method for depositing same
US6500877B1 (en) * 1999-11-05 2002-12-31 Krohn Industries, Inc. UV curable paint compositions and method of making and applying same
AU4139501A (en) 1999-12-06 2001-06-12 Krohn Industries, Inc. Uv curable compositions for producing multilayer pain coatings
US6805917B1 (en) 1999-12-06 2004-10-19 Roy C. Krohn UV curable compositions for producing decorative metallic coatings
MXPA02005257A (es) * 1999-12-06 2003-09-22 Slidekote Inc Composiciones curables por uv.
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
AU2001227855A1 (en) 2000-01-13 2001-07-24 Uv Specialties, Inc. Uv curable transparent conductive compositions
WO2001051568A1 (en) * 2000-01-13 2001-07-19 Uv Specialties, Inc. Uv curable ferromagnetic compositions
JP2001217279A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 高密度実装装置
EP1126517B1 (en) * 2000-02-09 2007-01-17 Interuniversitair Micro-Elektronica Centrum Method for flip-chip assembly of semiconductor devices using adhesives
JP3781610B2 (ja) * 2000-06-28 2006-05-31 株式会社東芝 半導体装置
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
US7323499B2 (en) 2000-09-06 2008-01-29 Allied Photochemical, Inc. UV curable silver chloride compositions for producing silver coatings
EP1325171A2 (en) 2000-09-06 2003-07-09 Allied Photochemical, Inc. Uv curable silver chloride compositions for producing silver coatings
CA2332190A1 (en) 2001-01-25 2002-07-25 Efos Inc. Addressable semiconductor array light source for localized radiation delivery
WO2002101730A2 (en) * 2001-06-08 2002-12-19 Seagate Technology Llc Attachment of a head-gimbal assembly to a printed circuit board actuator arm using z-axis conductive adhesive film
US7158350B1 (en) * 2002-11-05 2007-01-02 Hutchinson Technology Incorporated Ground interconnects
US6946628B2 (en) 2003-09-09 2005-09-20 Klai Enterprises, Inc. Heating elements deposited on a substrate and related method
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP4712633B2 (ja) * 2005-08-04 2011-06-29 株式会社リコー 自動原稿搬送装置
US7928549B2 (en) * 2006-09-19 2011-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices with multi-dimensional pad structures
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US20120068342A1 (en) * 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
CN103474401B (zh) * 2012-06-06 2016-12-14 欣兴电子股份有限公司 载板结构与芯片封装结构及其制作方法
TWI532100B (zh) * 2012-08-22 2016-05-01 國家中山科學研究院 三維半導體電路結構及其製法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN110544634A (zh) * 2018-05-28 2019-12-06 浙江清华柔性电子技术研究院 芯片集成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303393A (en) * 1963-12-27 1967-02-07 Ibm Terminals for microminiaturized devices and methods of connecting same to circuit panels
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
DE1627762B2 (de) * 1966-09-17 1972-11-23 Nippon Electric Co. Ltd., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
DE2330161A1 (de) * 1973-06-08 1974-12-19 Minnesota Mining & Mfg Verbesserte schaltkreise und verfahren zu deren herstellung
US4069791A (en) * 1976-10-01 1978-01-24 E. I. Du Pont De Nemours And Company Automatic toning device
US4164005A (en) * 1977-09-02 1979-08-07 Sprague Electric Company Solid electrolyte capacitor, solderable terminations therefor and method for making
US4234626A (en) * 1978-02-01 1980-11-18 E. I. Du Pont De Nemours And Company Producing printed circuits by conjoining metal powder images
US4157407A (en) * 1978-02-13 1979-06-05 E. I. Du Pont De Nemours And Company Toning and solvent washout process for making conductive interconnections
US4172547A (en) * 1978-11-02 1979-10-30 Delgrande Donald J Method for soldering conventionally unsolderable surfaces
US4411980A (en) * 1981-09-21 1983-10-25 E. I. Du Pont De Nemours And Company Process for the preparation of flexible circuits
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits
US4631111A (en) * 1984-11-27 1986-12-23 E. I. Du Pont De Nemours And Company Dichromic process for preparation of conductive circuit
US4572764A (en) * 1984-12-13 1986-02-25 E. I. Du Pont De Nemours And Company Preparation of photoformed plastic multistrate by via formation first
JPS6290938A (ja) * 1985-10-17 1987-04-25 Matsushita Electric Ind Co Ltd 半導体装置
US4868637A (en) * 1985-11-26 1989-09-19 Clements James R Electronic device including uniaxial conductive adhesive and method of making same
US4720740A (en) * 1985-11-26 1988-01-19 Clements James R Electronic device including uniaxial conductive adhesive and method of making same
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
JPS63293894A (ja) * 1987-05-26 1988-11-30 Makuro Eng:Kk 印刷配線板の製造方法

Also Published As

Publication number Publication date
DE4008624C2 (ja) 1992-04-16
DE4008624A1 (de) 1990-10-11
KR900017160A (ko) 1990-11-15
US5068714A (en) 1991-11-26
KR100196242B1 (ko) 1999-06-15
JPH0318040A (ja) 1991-01-25

Similar Documents

Publication Publication Date Title
JP2871800B2 (ja) ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ
JP2769491B2 (ja) 電気的装置
US3778685A (en) Integrated circuit package with lead structure and method of preparing the same
US5994168A (en) Method of manufacturing semiconductor device
JPH0273648A (ja) 電子回路及びその製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP3383811B2 (ja) 半導体チップモジュール及びその製造方法
JPS601849A (ja) 電子部品の接続方法
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH0547841A (ja) 半導体装置の実装方法およびその実装構造
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2001053109A (ja) 半導体装置およびその製造方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP3349361B2 (ja) 半導体装置及びその製造方法
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JP2841822B2 (ja) 混成集積回路の製造方法
JPH0691128B2 (ja) 電子機器装置
JPS61113243A (ja) 混成集積回路の実装方法
JP3277830B2 (ja) 電子部品の組立て方法
JPH08153751A (ja) 電子デバイス組立体およびその製造方法
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置
JP2000031200A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees