JP5235796B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP5235796B2 JP5235796B2 JP2009147352A JP2009147352A JP5235796B2 JP 5235796 B2 JP5235796 B2 JP 5235796B2 JP 2009147352 A JP2009147352 A JP 2009147352A JP 2009147352 A JP2009147352 A JP 2009147352A JP 5235796 B2 JP5235796 B2 JP 5235796B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- film
- electronic component
- substrate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Description
基板上にはんだ膜を予め形成する場合、はんだ膜上に電子部品の接続部が当接するように電子部品を載せ、これをリフローすることで、基板上のはんだ膜が溶融し、このはんだが電子部品接続部のメタライズ等に濡れ広がることで基板と電子部品と接続される。
電子部品のリードフレームには、Ag単独のめっき膜あるいはSn単独のめっき膜などが多く用いられてきている。Ag単独のめっき膜は、表面が酸化されないことから濡れ性に優れ、Sn単独のめっき膜では、その表面が酸化はされるが、酸化膜の一部がどこかで破け、基板側のはんだとSnめっき膜が溶融して一体化することで接続が行われている。
このような背景から、軟らかいSnを主成分とするはんだを半導体レーザの実装に用いることが検討され始めている。
図1の基板10は、セラミック基板1上に、Ti/Pt/Au(Ti→Pt→Auの順に成膜)からなるメタライズ2を一括してEB(Electron Beam)蒸着したあと、イオンミリングでパターン形成し、引き続いてレジストでパターンを形成し、その上にSn(錫)はんだ膜3とAg(銀)表面酸化防止膜4を一括して抵抗蒸着し、リフトオフした構成である。メタライズ2のTi(チタン)層はセラミック基板1との密着を得る役目を、Pt(白金)層ははんだバリア層の役目を、Au(金)層はワイヤボンディング性を確保する役目をそれぞれ担う。メタライズ2の膜厚は、それぞれセラミック基板1側から順に0.1μm/0.2μm/0.2μmである。また、Snはんだ膜3は3μm、Ag膜4は0.1μmである。
4Ag+O2 → 2Ag2O (1)
この反応式が、どのような温度、酸素分圧で右方向へ進むかは、この反応のギブスの自由エネルギーから計算することができる。
ΔG=ΔH−TΔS (2)
Kubachewski著のMATERIALS THERMOCHEMISTRY Sixth Edition(p258)より、標準状態25℃におけるΔH0=31.1kJ/mol、ΔS0=120.9J/K/molである。これより標準状態25℃におけるAg2Oの標準生成自由エネルギーは、
ΔG0=31.1−298×0.1209 kJ/mol
=−4.9282 kJ/mol
となる。これを元に、Ag2Oの生成/分解の酸素分圧の境界、すなわち解離圧を求める。
ΔG=ΔG0+RTlnK (3)
K=a(Ag2O)/(a2 (Ag)×PO2) (4)
Rは気体定数、Kは平衡定数で(3)式のように表され、aはそれぞれの活量、PO2は酸素分圧である。Ag2Oの解離圧では、(3)式の左辺のΔG=0、(4)式のa(Ag2O)=1、a2 (Ag)=1、より、
ΔG0=RTlnPO2 (5)
したがって、先に求めたΔG0と、気体定数R=8.314kJ/K/mol、温度298K(25℃)を用いてPO2を計算すると、(5)式を変形して
PO2=ext(ΔG0/R/T) (6)
=0.998 気圧(atm)
=1011 hPa
となる。大気圧(1atm)中の酸素濃度は21%なので、酸素分圧は213hPa(0.21atm)となり、Ag2Oの解離圧より小さい。したがって、25℃の大気中では、Agは酸化されないことになる。以上より、図1の構成のように、Snはんだ膜3上にAg膜4を形成することで、Agが常温の大気中で酸化されないので、Snはんだ膜の酸化を防止する効果があることがわかる。
図1の構成では、Snとこれよりも貴な金属であるAgが接触しており、側面においてSnが露出した構造になっている。ウェットプロセスの水による腐食が進行する場合、いわゆる電池反応により、側面の露出している卑な金属であるSnが一方的にイオン化される。換言すれば、AgとSnとを電極とし水分を電解液とする電池では、より卑金属であるSn極が残っている限り、Ag極は腐食を受けない。すなわち、側面の一部のみが腐食(酸化)され、接続面のほぼ全体を占めるAg膜4の表面は酸化されないことになる。これより、Snはんだ膜3を溶融させて電子部品を接続する場合、接続を阻害する酸化膜は側面の一部に存在するのみで、ほとんど悪影響を与えない。以上より、通常の酸素による酸化、水による酸化の両方を考慮し、かつ、はんだによる接合性も考慮した場合、図1のようにSnはんだ膜3の上面がAg膜4に覆われ、側面のSnはんだ膜3が露出している構造が好適である。Snはんだ膜の側面もAg膜で覆われている場合には、ウェットプロセスにおいて電池反応によるAgの防食効果が少なくなると予測されるが、Snに比べてAgは腐食されにくいため、Sn膜の上面が露出した状況よりは、酸化防止効果が得られる。
図2に示す基板20は、実施例1で説明した基板10のAg膜4上に、Au膜60を形成した構造である。実施例1と異なる点は、リフトオフ用にパターン形成したレジスト上に、Snはんだ膜3とAg膜4とAu膜60を連続して抵抗蒸着して形成する。
図3の基板30は、可撓性のあるポリイミド箔5と銅箔とを接着し、銅箔をパタンニングして形成したCu電極メタライズ6に電気めっき法でSnはんだバンプ7を形成し、その上にAgめっき膜8を形成した構成である。はんだバンプ7の組成は、実施例1の変形例で説明した合金はんだでもよい。なお、図3では図示の簡便のため銅箔をサンドウィッチする紙面上側のポリイミド箔を省略した。
図4の電子部品40は、Siウェハ9上に回路素子70を形成し、その後、Siウェハの状態でメタライズ11上にめっきレジスト(図示せず)したあと、めっきによりはんだバンプ12を形成し、めっきレジスト剥離後、マスクスパッタでAg膜13を形成した構成である。
また、本実施例に拠れば、はんだめっき膜16のほぼ全領域をAgめっき膜17が覆っているのでSnウィスカの発生を防止できる効果がある。
Claims (4)
- 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたSnはんだ部とを含む電子部品であって、
前記Snはんだ部表面にAg膜が形成され、
前記Ag膜は、Agを主成分とする合金であることを特徴とする電子部品。 - 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたSnはんだ部とを含む電子部品であって、
前記Snはんだ部表面にAg膜が形成され、
前記Ag膜は、前記Snはんだ部と前記Ag膜との平均組成におけるAgの比率が、73wt%以下となるよう構成されていることを特徴とする電子部品。 - 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたSnはんだ部とを含む電子部品であって、
前記Snはんだ部表面にAg膜が形成され、
前記Ag膜の上にAu膜が形成されていることを特徴とする電子部品。 - 請求項3に記載の電子部品であって、
前記Ag膜は、前記Snはんだ部または前記Snはんだ部と前記Au膜との間に形成されていることを特徴とする電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009147352A JP5235796B2 (ja) | 2009-06-22 | 2009-06-22 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009147352A JP5235796B2 (ja) | 2009-06-22 | 2009-06-22 | 電子部品 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005126080A Division JP4490861B2 (ja) | 2005-04-25 | 2005-04-25 | 基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009218615A JP2009218615A (ja) | 2009-09-24 |
JP5235796B2 true JP5235796B2 (ja) | 2013-07-10 |
Family
ID=41190107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009147352A Active JP5235796B2 (ja) | 2009-06-22 | 2009-06-22 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5235796B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6757006B2 (ja) * | 2016-10-21 | 2020-09-16 | 国立研究開発法人産業技術総合研究所 | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6372895A (ja) * | 1986-09-17 | 1988-04-02 | Nippon Mining Co Ltd | 電子・電気機器用部品の製造方法 |
JP3878436B2 (ja) * | 2001-06-05 | 2007-02-07 | 日立電線株式会社 | 配線基板および半導体装置 |
JP2002374029A (ja) * | 2001-06-15 | 2002-12-26 | Sony Corp | マルチビーム半導体レーザ素子 |
JP2003015082A (ja) * | 2001-06-28 | 2003-01-15 | Kyocera Corp | レンズ付きアイソレータ |
JP3792642B2 (ja) * | 2002-09-25 | 2006-07-05 | 京セラ株式会社 | 配線基板およびその製造方法 |
-
2009
- 2009-06-22 JP JP2009147352A patent/JP5235796B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009218615A (ja) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4490861B2 (ja) | 基板 | |
KR100719905B1 (ko) | Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자 | |
US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
JP4961165B2 (ja) | 電子部品搭載用基板、電子部品および電子装置 | |
KR100384501B1 (ko) | 반도체장치 및 그 제조방법 | |
CN103123916B (zh) | 半导体器件、电子器件以及半导体器件制造方法 | |
US6774495B2 (en) | Solder terminal and fabricating method thereof | |
US8064219B2 (en) | Ceramic substrate part and electronic part comprising it | |
JP2008028112A (ja) | 半導体装置の製造方法 | |
JP5067481B2 (ja) | 配線基板およびその製造方法、電子装置の製造方法 | |
JP2006278463A (ja) | サブマウント | |
JP2011138913A (ja) | 半導体発光素子とその製造方法 | |
JP5235796B2 (ja) | 電子部品 | |
JP2001060760A (ja) | 回路電極およびその形成方法 | |
JP4890835B2 (ja) | 半導体装置の製造方法 | |
JP2004047510A (ja) | 電極構造体およびその形成方法 | |
WO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
JP2007123674A (ja) | 配線基板、及び電子装置 | |
JP2007115925A (ja) | リードフレーム | |
JP3566269B2 (ja) | リードフレーム及びその製造方法、及び半導体装置。 | |
US20060266446A1 (en) | Whisker-free electronic structures | |
JP2008227055A (ja) | 回路基板 | |
JP2005109373A (ja) | 半導体装置 | |
JP2006310415A (ja) | モジュール | |
JP2011044571A (ja) | 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5235796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |