JP5235796B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP5235796B2
JP5235796B2 JP2009147352A JP2009147352A JP5235796B2 JP 5235796 B2 JP5235796 B2 JP 5235796B2 JP 2009147352 A JP2009147352 A JP 2009147352A JP 2009147352 A JP2009147352 A JP 2009147352A JP 5235796 B2 JP5235796 B2 JP 5235796B2
Authority
JP
Japan
Prior art keywords
solder
film
electronic component
substrate
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009147352A
Other languages
English (en)
Other versions
JP2009218615A (ja
Inventor
昌平 秦
直樹 松嶋
猛 藤永
Original Assignee
日立協和エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立協和エンジニアリング株式会社 filed Critical 日立協和エンジニアリング株式会社
Priority to JP2009147352A priority Critical patent/JP5235796B2/ja
Publication of JP2009218615A publication Critical patent/JP2009218615A/ja
Application granted granted Critical
Publication of JP5235796B2 publication Critical patent/JP5235796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Description

本発明は、接続点またはリード表面にはんだ膜を形成した電子部品に関する。
基板および電子部品の電極、電子部品のリードに、はんだを形成することは極めて多くの製品で実施されている。具体的には、(1)基板上に電極となるメタライズを形成し、このメタライズ上にはんだ膜を形成し、このはんだ膜を用いて電子部品と接続する;(2)電子部品の電極にメタライズを形成して、このメタライズ上にはんだ膜を形成し、このはんだ膜を用いて他の電子部品と接続する;(3)リードを含む電子部品のリード表面にはんだ膜を形成し、プリント基板などへの接続時に、このはんだ膜も溶融させて接続する;等の電子部品実装において多く用いられている。
電極のメタライズとはんだ膜を形成する例としては、(1)プリント基板上の銅箔にはんだ膜をめっき法でコーティングする;(2)セラミック基板上にメタライズを形成し、このメタライズ上にスパッタあるいは蒸着などの方法を用いて、薄膜のはんだ膜を形成する;がある。また、電極のメタライズとはんだ膜を形成する電子部品の例としては、半導体ウェハ上に回路素子を形成し、その接続部の電極メタライズ上にはんだバンプを形成する構造が挙げられる。また、リードを含む電子部品のリード表面にはんだ膜を形成する例としては、電子部品のリード表面にSn単独のめっき層またはSn合金のめっき層が形成された電子部品が挙げられる。
これらの基板あるいは電子部品におけるはんだ膜の役割を以下に述べる。
基板上にはんだ膜を予め形成する場合、はんだ膜上に電子部品の接続部が当接するように電子部品を載せ、これをリフローすることで、基板上のはんだ膜が溶融し、このはんだが電子部品接続部のメタライズ等に濡れ広がることで基板と電子部品と接続される。
セラミック、Si等の基板上にメタライズを形成し、このメタライズ上に薄膜形成技術を用いて、はんだ膜を形成するサブマウント部品では、はんだ膜上に光素子等の電子部品を押し当て、フラックスなしの状態で加熱し、薄膜はんだを溶融させて電子部品のメタライズにはんだを濡れ広がらせて接続を行う。
電子部品の電極メタライズ上にはんだバンプが形成される部品において、ダイシングで分割した後、チップ個別にはんだバンプを形成するとき、はんだボールを溶融させて電子部品のメタライズにはんだを濡れ広がらせてはんだバンプを形成することが多い。この場合、プリント基板やセラミック基板等へ電子部品を載せ、これをリフローすることで、はんだバンプを溶融させ、基板のメタライズへはんだを濡れ広がらせることで接続を行う。また、近年、回路素子をSiウェハ上に形成し、これをダイシングによる分割の前工程で、めっき等の方法を用いてウェハ状態ではんだ膜を形成することもある。
リードを含む電子部品は、基板上にはんだペーストを印刷し、このペースト上に電子部品のリードを載せ、全体をリフローすることではんだを溶融させ、基板と電子部品のリードの接続を行う。
電子部品のリードフレームには、Ag単独のめっき膜あるいはSn単独のめっき膜などが多く用いられてきている。Ag単独のめっき膜は、表面が酸化されないことから濡れ性に優れ、Sn単独のめっき膜では、その表面が酸化はされるが、酸化膜の一部がどこかで破け、基板側のはんだとSnめっき膜が溶融して一体化することで接続が行われている。
特許文献1には、電子部品搭載用基板の一例である半導体レーザ用サブマウントが開示されている。このサブマウントは、メタライズとしてTi/Pt/Auを採用し、半導体レーザ搭載部にPt層とAuSnはんだ層を設けている。半導体レーザの裏面にもメタライズが形成されており、サブマウントのAu−Snはんだを溶融させてメタライズと接続することにより、半導体レーザは強固に固定される。
この分野でAu−Snはんだが用いられてきた理由は、Au−Snはんだが硬いはんだで、クリープ変形が起き難いためである。これは、半導体レーザは発光時に発熱するため、温度が上昇してはんだがクリープ変形すると、半導体レーザの位置がずれて、光学的な結合が得られなくなるためである。
近年、光記録用の光源として、GaAs半導体による半導体レーザなどが多く用いられている。このような半導体レーザでは、Au−Snはんだを用いると、はんだ接続による残留応力の影響を受け、信頼性が低下することがある。残留応力は、はんだの融点で半導体レーザとサブマウントが固定され、これが室温付近まで冷却された際に、半導体レーザとサブマウントの熱膨張率に差があるため発生する。はんだが軟らかい場合には、はんだが変形して残留応力を緩和するが、はんだが硬い場合には残留応力の緩和効果は小さい。
したがって、Au−Snはんだを用いて素子全長の長い半導体レーザなどを接続した場合には、比較的大きな残留応力が半導体レーザに発生し、これが半導体レーザの寿命を低下させることがある。
このような背景から、軟らかいSnを主成分とするはんだを半導体レーザの実装に用いることが検討され始めている。
特開平5−190973号公報
しかしながら、このような基板あるいは電子部品のメタライズ、あるいは電子部品のリード表面に形成されたSnを主成分とするはんだ膜には、表面に酸化膜が形成されてしまう場合が多い。これは、通常、はんだの主成分がSnであり、Snが大気中で酸化されてしまうことによる。
確実に接続を行う観点からは、はんだ膜表面に存在する酸化膜を還元して、接続性を大幅に向上させるフラックスの使用が便利である。しかし、フラックスの使用が許容されない場合が近年多くなってきている。
例えば、光素子の実装では、まずフラックス残渣が光素子の発光部にあると光路を遮り不良となる。また、フラックスそのもの、あるいはフラックス残渣の洗浄に使用される有機溶媒による光素子へのダメージも懸念される。
プリント基板あるいはセラミック基板上へはんだ膜を形成する場合の夫々において、電子部品側へはんだバンプを形成する場合、電子部品のリード表面にはんだ膜を形成する場合には、これまではフラックスを使用してはんだ膜表面の酸化膜の悪影響を低減していた。しかし、近年、ますます接続部の微細化、狭ピッチ化が進んでおり、接続時のフラックス成分の蒸発、フラックスの流動などが、微細な接続部の位置ずれを発生させ、ショート不良を発生させる懸念がある。また、そもそもフラックスそのものの材料費、塗布工程、その後の洗浄工程は、それぞれコストアップの要因であり、フラックスレスで簡便に接続できる方が好ましい。
電子部品のリードフレームについても、今後、接続部はますます微細化すると予測され、基板へのはんだペースト印刷の微細化の限界に近づきつつある。すなわち、基板側にはんだペースト印刷を施すことなく、電子部品側のはんだめっき等を用いて接続することができれば、リード間のブリッジ不良も大幅に低減できる。また、フラックスの使用は、加熱時のフラックスの気泡発生等により、わずかではあるが電子部品の位置を動かす可能性もある。従来は、はんだ量も多いため、溶融したはんだの表面張力によるセルフアライメントにより、フラックスの気泡による電子部品の位置ずれは発生しなかったが、今後、微細化の進展によりはんだ量が少なくなると、このような気泡の影響も無視できなくなると考えられる。また、もともとフラックスの使用は、材料費、フラックス塗布工程、および洗浄工程とコスト増の原因でもあるので、できるだけフラックスを使用しない接続工程が望ましい。
また、Snをめっきしたリードフレームには、ウィスカと呼ばれる針状結晶が成長してリード間のショートの問題が常に付きまとう。リードピッチの微細化は、より短いウィスカでもショートすることを意味しており、より厳しい管理を要求することになる。
本発明が解決しようとする課題は、基板あるいは電子部品の接続部に形成されたはんだ膜表面の酸化を防止し、フラックスレスで接続できる電子部品を提供することである。
上記目的は、基材と、基材に形成されたメタライズ層と、メタライズ層表面の一部に形成されたSnはんだ部とからなり、Snはんだ部表面の電子部品搭載部にAg膜が形成されている電子部品搭載用基板により達成できる。
また、基材と、基材に形成されたメタライズ層と、メタライズ層表面の一部に形成されたSnはんだ部とを含み、Snはんだ部表面にAg膜が形成されている電子部品により達成できる。
さらに、リードフレームと、リードフレームに搭載された機能素子と、機能素子の端子部とリードフレームの接続部とを接続する複数のボンディングワイヤと、機能素子と複数のボンディングワイヤとリードフレームの一部とをモールドした樹脂部とからなり、樹脂部から外延するリードにはSnめっきが施され、Snめっきが施されたリードの接続部にはAg膜が形成されている電子部品により達成できる。
本発明によれば、電子部品の接続部のはんだ上に、はんだ表面酸化を防止する酸化防止膜を形成し、フラックスレスで接続できる電子部品を提供することができる。
基板の接続部の断面図である。 実施例2の基板の接続部の断面図である。 実施例3の基板の接続部の断面図である。 電子部品の接続部の部分断面図である。 電子部品の断面図である。
本発明の実施の形態について実施例を用いて図面を参照しながら以下説明する。
本発明に係る第一の実施の形態である基板について図1を用いて説明する。ここで、図1は基板の接続部の断面図である。
図1の基板10は、セラミック基板1上に、Ti/Pt/Au(Ti→Pt→Auの順に成膜)からなるメタライズ2を一括してEB(Electron Beam)蒸着したあと、イオンミリングでパターン形成し、引き続いてレジストでパターンを形成し、その上にSn(錫)はんだ膜3とAg(銀)表面酸化防止膜4を一括して抵抗蒸着し、リフトオフした構成である。メタライズ2のTi(チタン)層はセラミック基板1との密着を得る役目を、Pt(白金)層ははんだバリア層の役目を、Au(金)層はワイヤボンディング性を確保する役目をそれぞれ担う。メタライズ2の膜厚は、それぞれセラミック基板1側から順に0.1μm/0.2μm/0.2μmである。また、Snはんだ膜3は3μm、Ag膜4は0.1μmである。
Snはんだ膜3は、基板全体を加熱して電子部品等を接続する際に、接合剤としての役割をもつ。しかし、Snはんだ膜3は大気中で酸化される性質を持つので、Ag膜4でSnはんだ膜3の酸化を防止する。Ag膜4とSnはんだ膜3の形成部が電子部品搭載部であり、メタライズ2が表面に露出している部分に、ワイヤボンディングを実施する。
AgによるSnの酸化防止効果について、以下に詳細に述べる。Agの酸化反応は、式(1)で表される。
4Ag+O → 2AgO (1)
この反応式が、どのような温度、酸素分圧で右方向へ進むかは、この反応のギブスの自由エネルギーから計算することができる。
ギブスの自由エネルギーΔGは、エンタルピーΔHとエントロピーΔSと絶対温度Tを用いて、次のように表される。
ΔG=ΔH−TΔS (2)
Kubachewski著のMATERIALS THERMOCHEMISTRY Sixth Edition(p258)より、標準状態25℃におけるΔH=31.1kJ/mol、ΔS=120.9J/K/molである。これより標準状態25℃におけるAgOの標準生成自由エネルギーは、
ΔG=31.1−298×0.1209 kJ/mol
=−4.9282 kJ/mol
となる。これを元に、AgOの生成/分解の酸素分圧の境界、すなわち解離圧を求める。
ΔG=ΔG+RTlnK (3)
K=a(Ag2O)/(a (Ag)×PO) (4)
Rは気体定数、Kは平衡定数で(3)式のように表され、aはそれぞれの活量、POは酸素分圧である。AgOの解離圧では、(3)式の左辺のΔG=0、(4)式のa(Ag2O)=1、a (Ag)=1、より、
ΔG=RTlnPO (5)
したがって、先に求めたΔGと、気体定数R=8.314kJ/K/mol、温度298K(25℃)を用いてPOを計算すると、(5)式を変形して
PO=ext(ΔG/R/T) (6)
=0.998 気圧(atm)
=1011 hPa
となる。大気圧(1atm)中の酸素濃度は21%なので、酸素分圧は213hPa(0.21atm)となり、AgOの解離圧より小さい。したがって、25℃の大気中では、Agは酸化されないことになる。以上より、図1の構成のように、Snはんだ膜3上にAg膜4を形成することで、Agが常温の大気中で酸化されないので、Snはんだ膜の酸化を防止する効果があることがわかる。
本実施例によれば、電子部品10のウェットプロセスでの酸化膜の形成もほぼ全域で防止することができる。これについて以下に説明する。
図1の構成では、Snとこれよりも貴な金属であるAgが接触しており、側面においてSnが露出した構造になっている。ウェットプロセスの水による腐食が進行する場合、いわゆる電池反応により、側面の露出している卑な金属であるSnが一方的にイオン化される。換言すれば、AgとSnとを電極とし水分を電解液とする電池では、より卑金属であるSn極が残っている限り、Ag極は腐食を受けない。すなわち、側面の一部のみが腐食(酸化)され、接続面のほぼ全体を占めるAg膜4の表面は酸化されないことになる。これより、Snはんだ膜3を溶融させて電子部品を接続する場合、接続を阻害する酸化膜は側面の一部に存在するのみで、ほとんど悪影響を与えない。以上より、通常の酸素による酸化、水による酸化の両方を考慮し、かつ、はんだによる接合性も考慮した場合、図1のようにSnはんだ膜3の上面がAg膜4に覆われ、側面のSnはんだ膜3が露出している構造が好適である。Snはんだ膜の側面もAg膜で覆われている場合には、ウェットプロセスにおいて電池反応によるAgの防食効果が少なくなると予測されるが、Snに比べてAgは腐食されにくいため、Sn膜の上面が露出した状況よりは、酸化防止効果が得られる。
Snはんだ上にAg膜を形成すると、Sn/Ag界面では、AgSn化合物が生成している可能性がある。しかし、Ag表面はAg膜が長期間維持される。これはSn中のAgの拡散が遅いためである。したがって、図1の構成が長期間にわたって維持されるので、酸化防止効果も長期間維持されることになる。
はんだとしての溶融特性と接続性については、厚さ3μmのSnはんだ膜上に、厚さ0.1μmのAg膜を形成して確認した。その結果、Snはんだ膜の溶融と同時にAg膜は、Snはんだ中に溶解し、Ag膜がはんだの濡れ性、接続性に悪影響を与えないことが確認できた。
Snはんだ膜とAg膜の膜厚比は、接続性の観点から規定される。すなわち、SnとAgの合金は、Agの濃度が73wt%で、ちょうど全体がAgSnとなる。これよりもAgが少なければ、221℃のSn−Ag共晶温度以上では、必ず液相成分が残るため、接続は可能である。したがって、溶融時のAg濃度が73wt%以下になるように、Snはんだ膜3およびAg膜4の膜厚を決定すればよい。
例えば銀食器は、黒ずんでしまうことから、一般的には金に比べ酸化し易いと考えられている。上述したようにAgは酸素による表面酸化を受けないことから、銀食器の黒ずみは、大気中の水分による酸化と考えられる。しかし、基板や電子部品は、通常、クリーンルーム内で製造され、湿度を極めて低く一定に保ったデシケータ内で保管される。したがって、大気中の水分の影響は無視できる。
以上述べたように、本実施例によれば、酸素による表面酸化および水分による酸化を、接続面の大部分で防止でき、かつ接続性の優れたはんだ膜(ここではAgを含めてはんだ膜と呼んだ)を有する基板を提供することができる。本実施例の構成では、酸化防止にAgを使用しており、Agは大気中で酸化しない最も安価な金属であることから、コスト的にも有利である。
なお、上述した実施例で基板としてセラミックを用いたが、ガラス基板、ガラスエポキシ基板、半導体基板等であっても良い。メタライズとして、Ti/Pt/Auを用いたがこれに限られず、例えばCr/Cu/Au、Ti/Ni/Au等であっても良い。また、はんだとして、Snはんだを用いたがこれに限られず、Sn−Agはんだ、Sn−Ag−Cuはんだ、Sn−Znはんだ、Sn−Pbはんだ等のSnを主成分(最も多い成分)とする合金はんだであっても良い。SnはんだおよびSnを主成分とする合金はんだを含めてSnはんだと呼ぶ。Agは純銀に限らず、Agを主成分とした合金を含む。成膜方法は蒸着に限らず、スパッタリング等の薄膜形成技術を用いても良い。なお、上述した変形例は、本明細書の他の実施例に付いても共通である。
本発明に係る第一の実施の形態である基板について他の実施例を図2を参照して説明する。ここで図2は基板の接続部の断面図である。
図2に示す基板20は、実施例1で説明した基板10のAg膜4上に、Au膜60を形成した構造である。実施例1と異なる点は、リフトオフ用にパターン形成したレジスト上に、Snはんだ膜3とAg膜4とAu膜60を連続して抵抗蒸着して形成する。
Auは、酸化されない金属であるので、メタライズの表面コーティング膜、ワイヤボンディングなどに多く使用されている。はんだにおいても酸化防止膜として使用されることもある。しかし、特にSn主体のはんだ膜上に、直接Au膜を形成すると、AuとSnの相互拡散が非常に速いため、AuがSn中に拡散し、Auによる酸化防止効果が短期間しか得られない場合がある。しかし、図2の構成とすることで、Ag膜4がAuとSnの相互拡散のバリアとして機能し、AuがSn中への拡散を防ぐことが可能である。したがって、はんだ表面が酸化されず、優れた濡れ性を得ることができる。
なお、Ag層の上にAu層を設けることは、本明細書の以下の実施例にも適用可能である。この場合、Ag層を薄膜形成技術で形成するなら、それと連続してに行えばよい。Ag層をめっき法で形成するなら、それに連続してめっき法で形成すればよい。
本発明に係る第一の実施の形態である基板の更に他の実施例について図3を参照して説明する。ここで図3は基板の接続部の断面図である。
図3の基板30は、可撓性のあるポリイミド箔5と銅箔とを接着し、銅箔をパタンニングして形成したCu電極メタライズ6に電気めっき法でSnはんだバンプ7を形成し、その上にAgめっき膜8を形成した構成である。はんだバンプ7の組成は、実施例1の変形例で説明した合金はんだでもよい。なお、図3では図示の簡便のため銅箔をサンドウィッチする紙面上側のポリイミド箔を省略した。
Agめっき膜8は、厚く形成するとはんだバンプ7の表面全面を覆うことになるが、適度に厚さを調節し、少し薄めに形成することで、微小な不めっき領域が発生する。この部分ではんだバンプ7の表面がわずかに露出されているので、ウェットプロセスにおいて、電池反応によるAgめっき膜8の腐食防止効果が得られる。また、同様に、Agめっき膜は25℃の大気中で酸化しないので、室温で長期間保管しても、Agめっき部分での酸化膜は形成されず、接続性に悪影響を与えない。
このような形態の可撓性のある基板30を用いることで、基板30と接続する電子部品(図示せず)の接続部が各はんだバンプ7上のAgめっき膜8に接するように位置合わせを行い、リフローを行うことで、基板30と電子部品とをフラックスレスで接続を行うことができる。フラックスレス接続のメリットは、フラックスそのもののコスト低減、その後の洗浄工程削減によるコスト低減、フラックスによる部品のダメージ低減などが挙げられる。
本発明に係る第二の実施の形態である電子部品について図4を用いて説明する。ここで、図4は電子部品の接続部の部分断面図である。
図4の電子部品40は、Siウェハ9上に回路素子70を形成し、その後、Siウェハの状態でメタライズ11上にめっきレジスト(図示せず)したあと、めっきによりはんだバンプ12を形成し、めっきレジスト剥離後、マスクスパッタでAg膜13を形成した構成である。
実施例1と同様に、はんだバンプ12は、Sn、Sn−Ag、Sn−Ag−Cu、Sn−Zn、Sn−Pbなどの金属/合金めっきを施すことで形成することができる。さらに、Ag膜13を形成することで、大気中の酸素および水分によるAg膜13表面の酸化を防止することができる。
なお、本実施例ではめっきレジスト剥離後、マスクスパッタでAg膜13を形成したが、はんだバンプ12を形成したあと、続けてAgめっきを施しても良い。この場合、Agめっき形状は、Ag膜13の形状とは若干異なる。
近年、電子部品実装のウェハレベル化が検討されており、ウェハ状態の電子部品へのはんだバンプ形成技術が重要となっている。はんだバンプを形成したウェハは、その後、ダイシング工程で分割されるため、はんだバンプは必ず、ダイシングの冷却水にさらされることになる。したがって、水分によるはんだバンプ表面の腐食は重要な課題であり、本発明の構成を用いることで、はんだバンプ表面の腐食を防止することができる。
本発明に係る第二の実施の形態である電子部品の他の実施例について、図5を用いて説明する。ここで図5は電子部品の断面図である。
図5に示す電子部品50は、リードフレーム15上に、半導体チップ14を実装し、ワイヤボンディング18でリードフレーム15と半導体チップ14の接続を行い、全体を樹脂19でモールドした構造の電子部品である。リード接続部には、はんだめっき膜16およびAgめっき膜17が形成されている。本実施例では、はんだめっき膜16は、Sn、Sn−Ag、Sn−Ag−Cu、Sn−Zn、Sn−Pbなどの金属/合金を用いることができる。Agめっき膜17によるはんだめっき膜16の酸化防止効果については、これまで述べた実施例と同様である。
なお、図5でははんだめっき膜16のほぼ全領域をAgめっき膜17が覆っているが、接続性に関する限りSOP(Small Outline Package)のリードの水平部分(基板との接続部)のみAgめっきを施すことで十分である。また、電子部品に内蔵する機能素子は半導体チップに限定されるものではなく、抵抗素子、コンデンサ素子等であっても良い。
本実施例は、電子部品にめっきされた微小なはんだ量で、はんだ表面を酸化させることなく、フラックスを使用せずに基板に実装できる電子部品を提供することができる。
また、本実施例に拠れば、はんだめっき膜16のほぼ全領域をAgめっき膜17が覆っているのでSnウィスカの発生を防止できる効果がある。
1…セラミック基板、2…メタライズ、3…Snはんだ膜、4…Ag膜、5…ポリイミド箔、6…Cu電極メタライズ、7…はんだバンプ、8…Agめっき膜、9…Siウェハ、10…基板、11…メタライズ、12…はんだバンプ、13…Agめっき膜、14…半導体チップ、15…リードフレーム、16…はんだめっき膜、17…Agめっき膜、18…ワイヤボンディング、19…樹脂、20…基板、30…基板、40…電子部品、50…電子部品、60…Au膜、70…回路素子。

Claims (4)

  1. 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたSnはんだ部とを含む電子部品であって、
    前記Snはんだ部表面にAg膜が形成され、
    前記Ag膜は、Agを主成分とする合金であることを特徴とする電子部品。
  2. 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたSnはんだ部とを含む電子部品であって、
    前記Snはんだ部表面にAg膜が形成され、
    前記Ag膜は、前記Snはんだ部と前記Ag膜との平均組成におけるAgの比率が、73wt%以下となるよう構成されていることを特徴とする電子部品。
  3. 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたSnはんだ部とを含む電子部品であって、
    前記Snはんだ部表面にAg膜が形成され、
    前記Ag膜の上にAu膜が形成されていることを特徴とする電子部品。
  4. 請求項3に記載の電子部品であって、
    前記Ag膜は、前記Snはんだ部または前記Snはんだ部と前記Au膜との間に形成されていることを特徴とする電子部品。
JP2009147352A 2009-06-22 2009-06-22 電子部品 Active JP5235796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009147352A JP5235796B2 (ja) 2009-06-22 2009-06-22 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009147352A JP5235796B2 (ja) 2009-06-22 2009-06-22 電子部品

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005126080A Division JP4490861B2 (ja) 2005-04-25 2005-04-25 基板

Publications (2)

Publication Number Publication Date
JP2009218615A JP2009218615A (ja) 2009-09-24
JP5235796B2 true JP5235796B2 (ja) 2013-07-10

Family

ID=41190107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009147352A Active JP5235796B2 (ja) 2009-06-22 2009-06-22 電子部品

Country Status (1)

Country Link
JP (1) JP5235796B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6757006B2 (ja) * 2016-10-21 2020-09-16 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372895A (ja) * 1986-09-17 1988-04-02 Nippon Mining Co Ltd 電子・電気機器用部品の製造方法
JP3878436B2 (ja) * 2001-06-05 2007-02-07 日立電線株式会社 配線基板および半導体装置
JP2002374029A (ja) * 2001-06-15 2002-12-26 Sony Corp マルチビーム半導体レーザ素子
JP2003015082A (ja) * 2001-06-28 2003-01-15 Kyocera Corp レンズ付きアイソレータ
JP3792642B2 (ja) * 2002-09-25 2006-07-05 京セラ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2009218615A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
JP4490861B2 (ja) 基板
KR100719905B1 (ko) Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
JP4961165B2 (ja) 電子部品搭載用基板、電子部品および電子装置
KR100384501B1 (ko) 반도체장치 및 그 제조방법
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
US6774495B2 (en) Solder terminal and fabricating method thereof
US8064219B2 (en) Ceramic substrate part and electronic part comprising it
JP2008028112A (ja) 半導体装置の製造方法
JP5067481B2 (ja) 配線基板およびその製造方法、電子装置の製造方法
JP2006278463A (ja) サブマウント
JP2011138913A (ja) 半導体発光素子とその製造方法
JP5235796B2 (ja) 電子部品
JP2001060760A (ja) 回路電極およびその形成方法
JP4890835B2 (ja) 半導体装置の製造方法
JP2004047510A (ja) 電極構造体およびその形成方法
WO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2007123674A (ja) 配線基板、及び電子装置
JP2007115925A (ja) リードフレーム
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
US20060266446A1 (en) Whisker-free electronic structures
JP2008227055A (ja) 回路基板
JP2005109373A (ja) 半導体装置
JP2006310415A (ja) モジュール
JP2011044571A (ja) 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5235796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350