JP2005109373A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005109373A JP2005109373A JP2003343994A JP2003343994A JP2005109373A JP 2005109373 A JP2005109373 A JP 2005109373A JP 2003343994 A JP2003343994 A JP 2003343994A JP 2003343994 A JP2003343994 A JP 2003343994A JP 2005109373 A JP2005109373 A JP 2005109373A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- underlayer
- external lead
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】下地層としてNi層5とNi−P層4の二層構造を用い、2層目のNi−P層4の厚さを1μm以下することで、下地層上にSnAg、SnCu、Suなどで鉛フリーのはんだめっき層5を形成した場合に、ウィスカの発生を抑制することができる。
Description
図4は、従来の半導体装置であり、同図(a)は要部平面図、同図(b)はA部拡大図である。この半導体装置は、樹脂封止されたモールドデバイスであり、半導体チップが内蔵されている樹脂モールド部1と3個の露出した外部リード端子2から構成される3端子デバイスの例である。この外部リード端子2は、図示しないプリント基板上に配置された導電パターンと実装用はんだで固着される。この実装用はんだとの密着性を確保するため、外部リード端子2の最表面を所定の金属で被覆してはんだめっき層6を形成する端子終端処理が行われる。この端子終端処理法としてはんだ付け法が一般的である。はんだ付け法としては、めっき法とディップ(浸漬)法があり、ここでは、めっき法について説明する。
同図(a)は、Cu(銅)基材3の表面に直接鉛フリーのはんだめっき層6を形成した場合である。
同図(b)は、Cu基材3の表面に、中間層として1層の下地層をNi(ニッケル)−P(リン)層4で形成し、このNi−P層4上にはんだめっき層6を形成した場合である。 同図(c)は、Cu基材3の表面に、中間層として1層の下地層をNi層5で形成し、このNi層5上にはんだめっき層6を形成した場合である。
このはんだめっき層6(この層は直接実装用はんだと接する)の材料は、実装用はんだ材料と同様に、鉛フリー化が強く要求されており、Sn、SnBi、SnAg、SnCu系などである。これらの材料は最近使用されはじめている。
図6は、樹脂封止されたモールドデバイスをプリント基板に実装したときの要部断面図である。この図はウィスカで外部リード端子が短絡した様子を示す。
熱衝撃があると下地金属層の原子が外部にはみ出して成長しウィスカ(長い針状(髭状)の突起)となる。
また、このウェスカ発生の抑制は、金属基板をNi下地層と、Sn層とPa金属外層で被覆されたCu合金で構成すること達成されることが報告されている(特許文献1)。
また、下地層にNi層を形成し、その上に鉛フリーであるSn−Cu合金めっき被覆層を形成することでウェスカ発生を抑制することができることが報告されている(特許文献2)。
また、装飾を目的として各種めっきが行われているが、密着性が高く、高耐蝕性が要求される場合にはNi−P合金めっき層を形成することが有効であり、その製造方法が報告されている(特許文献3)。
樋口庄一・国司多通夫・浜地幸生・坂部行雄:「熱衝撃によるSnウィスカの成長」, 6th Symposium on Micro and Assembly Technology in Electronics proceedings,pp.61−66,(2000)
図7は、図5の各下地層において、ウィスカ長さと高温高湿保存時間の関係を示した図である。はんだめっき層6はSnCu系材料を用い、下地層は、Ni−P層4、Ni層5、Cu無垢層3の一層構造であり、Ni−P層4、Ni層5の層厚は5μmである。また高温高湿の条件は、温度が85℃、湿度が85%である。
保存時間が3000Hrで、下地層がNi−P層4の場合がウィスカの成長が早く、ウィスカ長さが一番長くなり、その長さは210μmである。また、下地層がNi−P層4、Ni層5、Cu無垢層3の順に成長の速さが遅くなる(ウィスカ長さが短くなる)。
このウィスカの発生機構は、ウィスカの核の形成と成長の二段階で考えられており、核の形成は、めっき表面の酸化状態、キズ、異物などにより応力集中部が形成され、内部原子が押し出されやすい部分ができることに起因している。成長段階では、下地金属層(前記の下地層4、5、3)とはんだめっき層6の界面での結晶格子不整合、下地金属元素がはんだめっき層6内に拡散することによるはんだめっき層6内で生じる金属化合物などにより、はんだめっき層6内に発生する内部応力が駆動力となり、はんだめっき層6外へ原子が押し出され、ウィスカが成長することが知られている。
図6での下地層がNi−P層におけるウィスカ発生の事例は、下地層の厚さが5μmの場合であるが、上記の考察からNi−P層が厚くP原子の絶対量が多いほど、ウィスカ発生が容易となり、成長が加速されるものと推定される。
以上のように、従来の技術ではウィスカ発生が起こる可能性があり、ウィスカ発生は最終的には図7に示すように外部リード端子間の短絡故障や図示しない外部リード端子とプリント基板の配線との短絡故障に至る重大な故障要因であり、装置の安定動作のために回避すべき課題である。
露出した金属製の外部リード端子を有する半導体装置において、外部リード端子が、金属導体部と該金属導体部表面を被覆するニッケルで形成された1層目の下地層と、該1層目の下地層を被覆するニッケル−リンで形成される2層目の下地層と、該2層目の下地層を被覆するはんだめっき層とから構成され、該2層目の下地層の厚さが1.5μm以下である構成とする。
また、前記のニッケル−リン層は好ましくは1μm以下とするとよい
また、前記はんだめっき層の材質が、錫(Sn)もしくは錫(Sn)系合金であるとよい。
また、前記下地層が、めっき処理で形成されためっき層であるとよい。
また、前記金属導体部の材質が、銅(Cu)であるとよい。
また、前記外部導出端子が、半導体チップを内蔵した樹脂封止部から露出している構成とするとよい。
また、はんだメッキ材料がSnAgの場合は、下地金属層にNi−P層を用いると、その厚さに関係なウィスカ発生を抑制することができる。
尚、前記のNi−Pは、例えば、90wt%のニッケルと10wt%のリンの合金である。また、Ni層5の厚さは5〜10μmであり、このNi層5は、Cu基材3とNi−P層4との密着性を向上させるために必要となる。
図3は、下地層の厚さとウィスカ長さの関係を示す図である。ウィスカ長さは高温高湿保存時間は3000Hr時点の値である。この下地層は図1と同様のNi層5とNi−P層4の二層構造であり、Ni−P層4の厚さを変化させた。同図に示すように、Ni−P層の厚さによりウィスカ長さは異なり、層厚が薄くなるほど、ウィスカ発生は抑制される。図3からNi−P層の厚さを1μm以下とすることにより、SnAg、SnCu、Snの鉛フリーの各はんだめっき材料において、ウィスカ発生を抑制することができる。
これらのことから、ウィスカを抑制するために、Ni−P層の厚さを1.5μm以下とする。また、Ni−P層の厚みを1μm以下とすると前記のはんだめっき層の全てでウィスカの発生をなくすることができるためにさらに好ましい。
さらに、図示しないが下地層がNi層がなくNi−P層のみの場合にも同様の結果が得られる。
尚、通常、500Hrから1000Hr以上の高温高湿放置下で、ウィスカの発生を抑制することが要求されている。
2 外部リード端子
3 Cu基材
4 Ni層
5 Ni−P層
6 はんだめっき層
Claims (8)
- 露出した金属製の外部導出端子を有する半導体装置において、
外部導出端子が、金属導体部と該金属導体部表面を被覆するニッケル−リン合金で形成される下地層と、該下地層を被覆するはんだめっき層とから構成され、該下地層の厚さが1.5μm以下であることを特徴とする半導体装置。 - 露出した金属製の外部リード端子を有する半導体装置において、
外部リード端子が、金属導体部と該金属導体部表面を被覆するニッケルで形成された1層目の下地層と、該1層目の下地層を被覆するニッケル−リン合金で形成される2層目の下地層と、該2層目の下地層を被覆するはんだめっき層とから構成され、該2層目の下地層の厚さが1.5μm以下であることを特徴とする半導体装置。 - 前記ニッケル−リン合金で形成される下地層または第2下地層の厚みが、1μm以下であることを特徴とする請求項1または2に記載の半導体装置。
- 前記はんだめっき層の材質が、錫(Sn)もしくは錫(Sn)系合金であることを特徴とする請求項1または2に記載の半導体装置。
- 前記錫(Sn)系合金が、錫−銀(SnAg)系合金、錫−銅(SnCu)系合金であることを請求項3に記載の特徴とする半導体装置。
- 前記下地層が、めっき処理で形成されためっき層であることを特徴とする請求項1または2に記載の半導体装置。
- 前記金属導体部の材質が、銅(Cu)であるとを特徴とする請求項1または2に記載の半導体装置。
- 前記外部導出端子が、半導体チップを内蔵した樹脂封止部から露出していることを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343994A JP2005109373A (ja) | 2003-10-02 | 2003-10-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343994A JP2005109373A (ja) | 2003-10-02 | 2003-10-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109373A true JP2005109373A (ja) | 2005-04-21 |
Family
ID=34537761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003343994A Pending JP2005109373A (ja) | 2003-10-02 | 2003-10-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109373A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007070731A (ja) * | 2005-09-07 | 2007-03-22 | Rohm & Haas Electronic Materials Llc | 金属デュプレックスおよび方法 |
CN102394413A (zh) * | 2010-06-28 | 2012-03-28 | 日本压着端子制造株式会社 | 电子部件 |
CN103695977A (zh) * | 2014-01-08 | 2014-04-02 | 苏州道蒙恩电子科技有限公司 | 一种令镀锡层平整且预防长锡须的电镀方法 |
WO2018077874A1 (en) * | 2016-10-24 | 2018-05-03 | Atotech Deutschland Gmbh | A method of depositing a tin layer on a metal substrate and a use of a structure comprising a nickel/phosphorous alloy underlayer and said tin layer with said method |
-
2003
- 2003-10-02 JP JP2003343994A patent/JP2005109373A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007070731A (ja) * | 2005-09-07 | 2007-03-22 | Rohm & Haas Electronic Materials Llc | 金属デュプレックスおよび方法 |
US7615255B2 (en) * | 2005-09-07 | 2009-11-10 | Rohm And Haas Electronic Materials Llc | Metal duplex method |
CN102394413A (zh) * | 2010-06-28 | 2012-03-28 | 日本压着端子制造株式会社 | 电子部件 |
CN103695977A (zh) * | 2014-01-08 | 2014-04-02 | 苏州道蒙恩电子科技有限公司 | 一种令镀锡层平整且预防长锡须的电镀方法 |
WO2018077874A1 (en) * | 2016-10-24 | 2018-05-03 | Atotech Deutschland Gmbh | A method of depositing a tin layer on a metal substrate and a use of a structure comprising a nickel/phosphorous alloy underlayer and said tin layer with said method |
CN109844182A (zh) * | 2016-10-24 | 2019-06-04 | 安美特德国有限公司 | 在金属基材上沉积锡层的方法和使用所述方法包含镍/磷合金底层和所述锡层的结构的用途 |
US20190271093A1 (en) * | 2016-10-24 | 2019-09-05 | Atotech Deutschland Gmbh | A method of depositing a tin layer on a metal substrate and a use of a structure comprising a nickel/phosphorous alloy underlayer and said tin layer with said method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511232B2 (en) | Substrate for mounting electronic part and electronic part | |
US8895869B2 (en) | Mounting structure of electronic component | |
JPH11350188A (ja) | 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品 | |
JP2801793B2 (ja) | 錫めっき銅合金材およびその製造方法 | |
JP4008388B2 (ja) | 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール | |
JPH11350189A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
JP2006108666A (ja) | 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法 | |
JP2005109373A (ja) | 半導体装置 | |
JP2013135014A (ja) | 電子部品及び電子機器 | |
JP2001230151A (ja) | リードレスチップ部品 | |
JPH11330340A (ja) | 半導体装置およびその実装構造体 | |
JP2004047510A (ja) | 電極構造体およびその形成方法 | |
JPH048883B2 (ja) | ||
JP5235796B2 (ja) | 電子部品 | |
JP4550080B2 (ja) | 半導体装置および液晶モジュール | |
JPH0373962B2 (ja) | ||
JP2006083410A (ja) | 電子部品の製造方法 | |
JPS60217693A (ja) | 電子部品用リ−ド線 | |
JPH11251503A (ja) | 電子部品およびその製造方法 | |
JP2537301B2 (ja) | 電子部品の製造方法 | |
JP2003347716A (ja) | 配線基板 | |
JP5788342B2 (ja) | 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール | |
JP5863866B2 (ja) | 半導体キャリア用フィルムのマイグレーション抑制方法 | |
JP4850887B2 (ja) | 半導体装置の使用方法 | |
JP5394649B2 (ja) | 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |