JP5394649B2

JP5394649B2 - 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール

Info

Publication number: JP5394649B2
Application number: JP2008084311A
Authority: JP
Inventors: 泰久山地; 健司豊沢
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-03-27
Filing date: 2008-03-27
Publication date: 2014-01-22
Anticipated expiration: 2023-06-30
Also published as: JP2008166850A

Description

本発明は、例えば液晶表示装置を駆動させる半導体チップや受動部品などを搭載するための半導体キャリア用フィルムおよびそれを用いた半導体装置に関するものである。

近年、液晶ドライバを搭載するキャリアテープは多機能及び高性能化が進む液晶ドライバの多出力に伴い、ファインピッチ化が急速に進んでいる。現在、キャリアテープとしては、液晶ドライバを実装するＴＣＰ（Tape Carrier Package）よりファインピッチ化が可能な半導体キャリア用フィルムであるＣＯＦ（Chip On Film）が主流を占めつつある。

このＣＯＦを用いた半導体装置の一般的な組立方法（製造方法）は次の通りである。ポリイミドからなるベースフィルム上に銅からなる配線をエッチングにてパターニングし、その配線の上にスズメッキを施すことによって形成された半導体キャリア用フィルムに、突起電極を形成した半導体チップを熱圧着により接合する。この接合する工程をインナーリードボンディング（ＩＬＢ）という。ＩＬＢ後に保護材としてのアンダーフィル樹脂を半導体チップと半導体キャリア用フィルムの間に充填した後、アンダーフィル樹脂を硬化させる。その後、ファイナルテストを行って、ＣＯＦを用いた半導体装置の組み立てが完了する。

このとき、ベースフィルムとなる半導体キャリア用フィルムは主に下記のフィルム基材から作製される。１つは、１２〜１８μｍの厚みをもつ銅箔の上にポリイミドのワニスを塗布した後、キュアを行ってベースフィルム基材を作成するキャスティング法である。もう一つは、ポリイミド基材の上にスパッタ法で金属バリア層を形成し、銅メッキにて配線となる銅の膜（層）を形成するメタライジング法がある。ファインピッチ化に対しては、配線となる銅の膜厚を薄くすることが必要であり、薄い銅箔を制御することが困難なキャスティング法よりも、メッキ厚の制御のみで薄膜を形成する事が可能なメタライジング法が適している。メタライジング法は、例えば、特許文献１に開示されている。

メタライジング法によって形成された一般的な半導体キャリア用フィルムの断面構造図を図８に示す。メタライジング法では、ベースとなるポリイミド基材１１０の上にスパッタにてクロム７重量％、ニッケル９３重量％の組成比を持つニッケル−クロム合金のバリア層が５０〜１００Å（５〜１０ｎｍ）程度の厚みにて形成される。その後、１０００〜２０００Åのスパッタ銅をつけた後、電解もしくは無電解の銅メッキを行い配線パターンとなる銅の配線層が厚さ８μｍ程度にて形成されるのが一般的である。次に、フィルム基材に所望の配線パターンを形成するため、フォトレジストを銅の配線層の上に塗布して硬化させ、所定のパターンにてマスクした後、露光・現像・銅エッチング・フォトレジスト剥離を行う。これにより、図８に示されるように、所定の幅を有するバリア層１０２および銅の配線層１０３が形成される。フォトレジスト剥離後に、図示しないスズメッキ、もしくはスズメッキおよび金メッキが形成される。また、必要な部分の配線上にソルダーレジスト１１１が被覆されることによって、フィルム半導体キャリア用フィルムが作製される。
特開２００２−２５２２５７号公報（２００２年９月６日公開）歯科材料・機械学会誌 Vol.4 No.5，p.455-480, 1985

しかしながら、上述のような従来のメタライジング法で形成された半導体キャリア用フィルムでは、電位差の生じる配線（端子）間の距離を小さくした場合や、高出力によって端子間に生じる電位差が大きくなった場合に、高温高湿環境下で電位差の生じた隣り合う端子間にマイグレーションが発生して、該端子間の絶縁抵抗が劣化しやすかった。特に、配線に金メッキを施している場合には、メッキ液としてシアン系の溶剤を使用しているため、微量に残る該溶剤のため、より顕著にマイグレーションが発生していた。これにより、更なるファインピッチ化や高出力化を図ることができないという問題があった。

ここで、マイグレーションの発生の機構（メカニズム）について検討したところ、以下のような知見を得たので、図９を用いて説明する。

図９は、従来例の半導体キャリア用フィルムの断面図である。ポリイミドからなるベースフィルム１１０の上にバリア層１０２および銅の配線層１０３ａ、１０３ｂが形成されている。バリア層１０２および配線層１０３ａ、１０３ｂの表面には、スズメッキ１０４が形成され、さらに、その上層には金メッキ１０５が形成されている。ここで、バリア層１０２は、クロム含有率が７重量％であり、ニッケル含有率が９３重量％であるニッケル−クロム合金からなり、その厚みは７ｎｍである。また、配線層１０３ａと配線層１０３ｂとの間には電位差が生じており、配線層１０３ａは正電位、配線層１０３ｂは負電位もしくはＧＮＤ電位を帯びている。

このような従来の半導体キャリア用フィルムが高温高湿のような環境下におかれると、水分１０６が半導体キャリア用フィルム上に付着する。水分１０６は塩素等の不純物を含んでおり、正電位を帯びた配線層１０３ａ側のバリア層１０２に存在するポーラス部分から該水分１０６が浸入する。これによりバリア層１０２の一部が水分中にイオンとして溶出し、負電位もしくはＧＮＤ電位を帯びている配線層１０３ｂに向けて移動する。該バリア層溶出部分１０７を通じて配線となる銅が腐食し、腐食部１０９が発生する。さらに、配線層１０３ａを形成している銅も、負電位もしくはＧＮＤ電位を帯びた配線層１０３ｂに向けて溶出する。特に、金メッキ１０５が施されるときに、通常シアン系の溶剤が使用されるが、洗浄しきれずに残存している該シアン系の溶剤により銅の腐食や、配線層１０３ａの成分である銅およびバリア層１０２の成分の溶出が発生しやすくなっている。このようにして、上記銅溶出部分１０８やバリア層溶出部分１０７によって、マイグレーションが発生し、端子間の絶縁抵抗が劣化する。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ファインピッチ化や高出力化に適用できるように、高温高湿環境下であっても、従来よりも端子間の絶縁抵抗が劣化しにくい半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュールを提供することにある。

本発明の半導体キャリア用フィルムは、上記の課題を解決するために、絶縁性を有するベースフィルムと、前記ベースフィルムの上に形成されたクロム合金からなるバリア層と、前記バリア層の上に形成された銅を含んだ導電物からなる配線層とを有する半導体キャリア用フィルムであって、前記バリア層と前記配線層とを所定パターンに形成した複数の半導体素子接合用配線間における前記バリア層のマイグレーションの発生を抑制するため、前記バリア層はニッケル−クロム合金で、クロム含有率を１５〜５０重量％とし、前記バリア層の表面抵抗率を３０Ω／□以上とし、前記バリア層はノンポーラス膜であることを特徴としている。

あるいは、本発明の半導体キャリア用フィルムは、上記の課題を解決するために、絶縁性を有するベースフィルムと、前記ベースフィルム上に形成されたクロム合金からなるバリア層と、前記バリア層の上に形成された銅を含んだ導電物からなる配線層とを有する半導体キャリア用フィルムであって、前記バリア層と前記配線層とを所定パターンに形成した複数の半導体素子接合用配線間における前記バリア層のマイグレーションの発生を抑制するため、前記バリア層はニッケル−クロム合金で、クロム含有率を１５〜５０重量％とし、前記バリア層の体積抵抗率を０．９×１Ｅ−４Ω・ｃｍ以上とし、前記バリア層はノンポーラス膜であることを特徴としている。

上記の構成によれば、バリア層の表面抵抗率・体積抵抗率が向上するため、バリア層を流れる電流が小さくなり、配線層を形成する銅の腐食を抑制することができる。また、バリア層の表面電位が標準電位に近くなるため、バリア層を形成している成分の水分中への溶出を抑制することができる。これにより、端子間のマイグレーションの発生が抑制できる。

以上により、ファインピッチ化や高出力化に適用でき、高温高湿環境下であっても、従来よりも端子間の絶縁抵抗が劣化しにくい半導体キャリア用フィルムを提供することができる。

本発明に係る半導体キャリア用フィルムは、上記の課題を達成するために、上記の構成に加えて、前記配線の配線間距離が５０μｍ以下となる箇所を有するものであることを特徴としている。あるいは、本発明に係る半導体キャリア用フィルムは、前記配線の端子間ピッチが１００μｍ以下となる箇所を有するものであることを特徴としている。

本発明に係る半導体キャリア用フィルムは、上記の課題を達成するために、上記の構成に加えて、前記バリア層のクロム含有率が１５〜３０重量％であることを特徴としている。

上記の構成によれば、バリア層および配線層を所定の配線パターンに形成するとき、通常の感光性レジストを用いたエッチング処理を行っても、配線パターン形成での良品率を８０％以上と高い値を維持することができ、生産性を向上させることができる。

本発明に係る半導体キャリア用フィルムは、上記の課題を達成するために、上記の構成に加えて、前記バリア層の厚みが１０〜３５ｎｍであることを特徴としている。

上記の構成によれば、バリア層の厚みが１０ｎｍ以上と厚いため、バリア層における空孔部分（ポーラス部分）をなくすことができ、高温高湿の環境下においても、水分の侵入を防止することができる。これにより、端子間のマイグレーションの発生をより一層抑制することができる。また、バリア層の厚みが３５ｎｍ以下であるため、バリア層および配線層を所定の配線パターンに形成するとき、通常の感光性レジストを用いたエッチング処理を行っても、配線パターン形成での良品率を８０％以上と高い値を維持することができ、生産性を向上させることができる。

本発明に係る半導体キャリア用フィルムは、上記の課題を達成するために、上記の構成に加えて、前記ベースフィルムの厚みが２５〜５０μｍであることを特徴としている。

上記の構成によれば、取り扱いにおいて便利であり、かつ、他の部材に固定する際、折り曲げ等が容易となる。

本発明に係る半導体装置は、上記の課題を解決するために、上記の半導体キャリア用フィルムが有する配線層に半導体素子が接合されたことを特徴としている。

上記の構成によれば、ファインピッチ化や高出力化に適用でき、高温高湿環境下であっても、従来よりも端子間の絶縁抵抗が劣化しにくい半導体装置を提供することができる。

本発明に係る液晶モジュールは、上記の課題を解決するために、上記の半導体装置を備えることを特徴としている。

上記の構成によれば、高温高湿の環境下においても、動作を安定することができ、信頼性を向上させた液晶モジュールを提供することができる。

本発明の半導体キャリア用フィルムは、以上のように、絶縁性を有するベースフィルムと、ベースフィルムの上に形成されたクロム合金からなるバリア層と、バリア層の上に形成された銅を含んだ導電物からなる配線層とを有する半導体キャリア用フィルムであって、マイグレーションの発生を抑制するため、前記バリア層におけるクロム含有率が１５〜５０重量％であり、前記バリア層の表面抵抗率が３０Ω／□以上である構成である。

あるいは、本発明の半導体キャリア用フィルムは、以上のように、絶縁性を有するベースフィルムと、ベースフィルム上に形成されたクロム合金からなるバリア層と、バリア層の上に形成された銅を含んだ導電物からなる配線層とを有する半導体キャリア用フィルムであって、マイグレーションの発生を抑制するため、前記バリア層におけるクロム含有率が１５〜５０重量％であり、前記バリア層の体積抵抗率が０．９×１Ｅ−４Ω・ｃｍ以上である構成である。

それゆえ、バリア層の表面抵抗率・体積抵抗率が向上するため、バリア層を流れる電流が小さくなり、配線層を形成する銅の腐食を抑制することができる。また、バリア層の表面電位が標準電位に近くなるため、バリア層を形成している成分の水分中への溶出を抑制することができる。これにより、端子間のマイグレーションの発生を抑制できる。

以上により、ファインピッチ化や高出力化に適用でき、高温高湿環境下であっても、従来よりも端子間の絶縁抵抗が劣化しにくい半導体キャリア用フィルムを提供することができるといった効果を奏する。

本発明の半導体装置に関する実施の一形態について図１〜図４に基づいて説明すれば以下のとおりである。

図１は、本実施の形態にかかる半導体キャリア用フィルム１の断面図である。半導体キャリア用フィルム１は、絶縁性を有するベースフィルム１０の片面上にクロム合金からなるバリア層２が所定の厚みにて形成されており、該バリア層２の上に配線層３が例えば約８μｍ形成されている。なお、クロム合金とは、クロムおよび他の金属元素を含む合金であり、例えば、クロムおよびニッケルを含むニッケル−クロム合金がある。本実施の形態では、該ニッケル−クロム合金を使用している。配線層３は、銅を含む導電物により形成されている。バリア層２および銅の配線層３は、所定の配線パターンをもつライン状に形成されている。図１には、隣り合う２本のラインが形成されている箇所の断面図が示されている。なお、図示されていないが、バリア層２および銅の配線層３の表面にはスズ（Ｓｎ）メッキが施されている。さらに、半導体素子（半導体チップ）との接合性を一層向上させるために、スズメッキの代りに金（Ａｕ）メッキが施されてもよい。また、配線の必要な部分には、例えばソルダーレジスト等の絶縁材料によって被覆されている。これにより、配線間の短絡等を防止している。

なお、上記ベースフィルム１０の基体は、例えば、可塑性を有する耐熱性の樹脂材からなり、ポリイミド系樹脂が好ましい。また、ベースフィルム１０の厚みとしては、薄すぎると取り扱いに不便をきたし、反対に厚すぎると他部材に固定する際の折り曲げが困難となるため、２５〜５０μｍが好ましい。

また、本実施の形態に係る半導体装置２０は、上記半導体キャリア用フィルム１において、ソルダーレジスト等の絶縁材料によって被覆されていない配線パターンの所定箇所の上に、半導体チップや受動部品が接合された構造を有する。

上記半導体キャリア用フィルム１およびそれを用いた半導体装置２０の製造方法は以下の通りである。

例えばポリイミドからなるベースフィルム１０のうえに、所定の混合比で配合されたニッケル−クロム合金をスパッタ法により所定の厚さになるまで付着させて、金属バリア層２を形成し、更に所定の厚さまでスパッタにて銅を付ける。その後、電解メッキにより銅を堆積させて、銅の配線層３を形成する。なお、銅の堆積方法は部分的に無電解メッキであってもよい。

次に、バリア層２および銅の配線層３が所定の配線パターンになるように、バリア層および銅の配線層の不要部分を除去する。除去方法（パターニング方法）としては、例えば、感光性レジストによるエッチング処理のような方法が一般的に知られており、該方法によれば、比較的簡易に配線パターンを形成することができる。すなわち、堆積された銅の上にフォトレジストを塗布して乾燥・硬化させる。その後、所定のパターンにてマスクを行い、露光工程、現像工程、エッチング工程、フォトレジスト剥離工程を経て、銅配線（インナーリード）が形成される。

所望の配線パターンが形成された後に、バリア層２および配線層３の表面にスズメッキ層が例えば０．１〜０．５μｍの厚みで形成される。さらに、スズメッキ層の上層に金メッキが施される場合には、例えば０．１〜０．５μｍの厚みで形成される。なお、金メッキが施される場合には、通常シアン系の溶剤が使用される。その後、必要な部分の配線上に例えばソルダーレジスト等の絶縁材料が被覆されることによって半導体キャリア用フィルム１が形成される。

上記半導体キャリア用フィルム１に、半導体チップや受動部品が接続される。本実施の形態では、例えば、その接続方法として、インナーリードボンディング（ＩＬＢ）方式を採用している。ＩＬＢ方式とは、一般に、金で形成された突起電極（バンプ）を半導体チップが有しており、該突起電極と半導体キャリア用フィルムのスズメッキが施された配線層とが熱圧着されることで、両者の接合界面に金−スズ合金が溶出し、半導体チップとフィルム半導体キャリア用フィルムとが電気的に接続される方式である。図２は、本実施の形態に係る半導体装置２０の断面図を示している。半導体チップ２１が突起電極２２を備えており、突起電極２２と図示しないスズメッキ層を備えた配線層３とが熱圧着により接続される。さらに、接続後に例えばアンダーフィル樹脂等の保護材２３が半導体チップ２１とベースフィルム１０との間に充填される。その後、ファイナルテストを行うことで、半導体装置２０の製造が完成する。

さらに、本発明に係る液晶モジュールは、上記半導体装置２０と例えば２枚のガラス基板の間に液晶層が配置された表示パネルとを有しており、該液晶層に接続されている外部接続端子と上記半導体装置２０の配線層３とが接続されている。このとき、上記半導体装置２０は表示パネルを駆動するための液晶ドライバとして働いている。これにより、液晶モジュールを高温高湿の環境下においても、その動作を安定することができ、液晶モジュールの信頼性を向上させることができる。

ここで、本実施の形態に特徴的な部分は、バリア層２を形成しているニッケル−クロム合金のクロム含有率を従来の７重量％から１５〜５０重量％に増加させたことである。これにより、従来のクロム含有率が７重量％であるバリア層と比較して、バリア層２の表面抵抗率および体積抵抗率を増大させ、半導体キャリア用フィルム１における配線（端子）間のマイグレーションの発生を抑制し、端子間の絶縁劣化を防止している。

図３は、異なるクロム含有率におけるニッケル−クロム合金で形成されたバリア層の表面抵抗率および体積抵抗率を示したグラフである。なお、図３で示しているバリア層の厚みは３０ｎｍ（３００Å）である。図３で示されるように、バリア層の表面抵抗率および体積抵抗率は、クロム含有率が３０重量％において極大値を示す。ここで、クロム含有率は１５〜５５重量％が望ましい。これにより、表面抵抗率が３０Ω／□以上となり、従来の７重量％のときに比べ、１．３倍以上となる。このように、表面抵抗率および体積抵抗率が増大すると、バリア層２に流れる電流が小さくなるので、配線層３の銅と侵入した水分中の不純物との化学反応が抑制される。これにより、銅の腐食や銅イオンの溶出を抑制することができるため、マイグレーションの発生を抑制することができる。

さらに、クロム含有率は２０〜４５重量％が好ましい。これにより、表面抵抗率が３５Ω／□以上となり、従来の７重量％に比べ１．５倍以上とすることができ、より一層マイグレーションの発生を防止することができる。

また、図４は、異なるクロム含有率を有する各バリア層におけるシアン水溶液中での表面電位を示したグラフである。なお、縦軸は飽和カロメル電極（ＳＣＥ）の電極電位を０Ｖとしたときの電位である。図４で示されるように、クロム含有率が従来の７重量％のときは約−０．４Ｖ vs.ＳＣＥであるが、クロム含有率を増やすことで約−０．２Ｖ vs.ＳＣＥ付近に近づく。標準水素電極の電極電位は、約−０．２Ｖ vs.ＳＣＥであるため、クロム含有率を増やすことで、バリア層の表面電位を標準水素電極の電位とほぼ同じにすることができる。これにより、水分中へのバリア層の金属イオンの溶出量を抑制することができ、つまりは、マイグレーションの発生をより一層抑制することができる。図４で示したように、クロム含有率の増大による表面電位の絶対値の低下はシアン水溶液で確認されており、上記クロム含有率が１５〜５５重量％のバリア層を有する半導体キャリアフィルムは、通常のシアン系溶剤を用いた金メッキを配線に施す場合にも適していることがわかる。

また、クロム含有率は３０重量％以下であることが好ましい。これにより、配線パターン形成時において、通常の感光性レジストを用いたエッチング処理を適用した場合であっても、配線パターン形成時の良品率（エッチング性）を８０％以上に維持することができる。つまり、半導体キャリア用フィルムの生産性を向上させることができる。

また、バリア層の厚みは、１０ｎｍ以上であることが望ましい。これにより、バリア層にポーラスな部分が形成されにくくなり、水分の浸入を防止することができる。すなわち、配線層を形成している銅と水分中の不純物との化学反応を防ぐことができ、端子間のマイグレーションの発生をより一層抑制することができる。

さらに、バリア層の厚みは、３５ｎｍ以下であることが好ましい。これにより、配線パターン形成時において、通常のエッチング処理を適用することができ、配線パターニング時の良品率を８０％以上に維持することができる。つまり、半導体キャリア用フィルムの生産性を向上させることができる。

また、クロム合金のバリア層の中には、副成分として、バリア層の全重量に対して０．１〜５重量％の亜鉛が含まれていることが好ましい。つまり、バリア層が、１５〜５０重量％のクロム、０．１〜５重量％の亜鉛、および残部が他の金属、例えばニッケルであるクロム−亜鉛合金であることが好ましい。これにより、上記マイグレーションの発生を防止できるとともに、銅の防錆効果が向上する。

また、クロム合金のバリア層の中には、副成分として、バリア層の全重量に対して１〜１０重量％のモリブデンが含まれていることが好ましい。つまり、バリア層が、１５〜５０重量％のクロム、１〜１０重量％のモリブデン、および残部が他の金属、例えばニッケルであるクロム−モリブデン合金であることが好ましい。これにより、上記マイグレーションの発生を防止できるとともに、バリア層のニッケル成分の溶出を防ぐことができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

以下、本発明に係る半導体装置の実施例を示すが、本発明はこれに限定されるものではない。

〔実施例１〜１１および比較例１〜２〕
厚み３８μｍのポリイミドのベースフィルム（住友金属鉱山製、品名：エスパーフレックス）上に、下表１に示すクロム含有率および厚みを有するニッケル−クロム合金を主成分とするバリア層をスパッタ法により形成した。なお、表１には、後述する他の実施例および比較例についても合わせて記載している。

次に、該バリア層の上に銅からなる配線層を厚み８μｍになるように電解銅メッキにより形成した。次に、１００μｍの端子間ピッチ（配線幅５０μｍ、配線間距離５０μｍ）を有する配線パターンになるように、フォトレジストを用いて、銅の配線層の上に塗布して乾燥・硬化させた。次に、ガラスフォトマスクで露光を行った後、現像した。さらに、銅の配線層およびバリア層の不要部分のエッチング除去を行った。バリア層および配線層の表面には、スズメッキ０．２μｍおよび金メッキ０．２μｍを施し、該半導体キャリア用フィルムの配線パターンの上に、半導体チップをＩＬＢ方式により接合させた信頼性評価用の半導体装置を作製した。

この半導体装置を、８５℃、８５％ＲＨの環境条件に設定された恒温恒湿槽（ETAC製、品名FH13）の中に置き、隣り合う配線（端子）間に１５Ｖの直流電圧を印加させ、所定時間経過後におけるマイグレーションの発生の有無を確認した。なお、マイグレーションの発生の有無は、顕微鏡による評価である。

下表２に実施例１〜４および比較例１〜２の１００ｈ、５００ｈ経過後の評価結果を、下表３に実施例２および実施例５〜１１の１００ｈ、５００ｈ経過後の評価結果を示した。なお、図中、○印はマイグレーションの発生無、×印はマイグレーションの発生有、△印は配線パターニングにおいてエッチング処理が不十分であったため、バリア層および配線層の不要部分が残存していたことを表している。

表２より、クロム含有率が１５〜５０重量％の実施例１〜４では、１００ｈ経過後においてもマイグレーションの発生が無く、クロム含有率が７重量％および１０重量％の比較例１，２に比べて信頼性が向上していることがわかる。これは、上述したように、バリア層の表面抵抗率が比較例１に比べて１．３倍以上になったことと関係している。さらに、クロム含有率が２０〜３０重量％の実施例２および実施例３では、５００ｈ経過後においてもマイグレーションの発生が無く、より一層端子間の絶縁抵抗の劣化を抑制できることがわかる。

また、表３より、クロム含有率２０重量％の実施例２および実施例５〜１０において、バリア層の厚みに関係せず、マイグレーションの発生が見られなかった。なお、バリア層の厚みが５０ｎｍの実施例１１では、後述するように、層の厚みが厚すぎたために、配線パターニングにおいて、エッチング除去すべきバリア層および配線層が除去しきれずに残存していたためマイグレーション評価ができなかった。

また、下表４に、実施例２および比較例１における経過時間ごとのマイグレーションの発生率を示した。

このように、比較例１では、２４０ｈ経過後において、すでにマイグレーションの発生確率が２０％であるが、実施例２では、１０００ｈ経過後においても、マイグレーションの発生確率が０％であることがわかる。

〔エッチング性評価結果〕
上記実施例１〜１１と同様の方法で、クロム含有率が０〜１００重量％のニッケル−クロム合金を用いて厚み１０ｎｍのバリア層を形成し、配線パターニングを行った。ここで、バリア層および配線層の除去すべき不要部分が確実にエッチング除去されているか否かを確認するために、エッチングした部分のＡＯＩ（automatic optical inspection）による外観検査および端子間のオープン／ショートテストによる電気検査を行った。すなわち、外観検査によりエッチング除去すべき不要部分が残存しているサンプルを抽出し、該サンプルに対して電気検査を行い端子間がショートしている（端子間抵抗値１０^８Ω以下）と確認されたものを不良サンプルであるとして良品率（エッチング性）を測定した。

図５に測定結果を示した。図５において、縦軸がエッチング性を表している。図５で示されるように、クロム含有率が３０重量％以下において、エッチング性が８０％以上と高い値を示すことがわかる。エッチング性が８０％以上であれば、生産性をより向上させることができる。これにより、バリア層および銅の配線層の不要部分を除去するために、比較的簡易な方法である感光性レジストを用いたエッチング処理方法を採用するには、クロム含有率を３０重量％以下にすることが好ましいことがわかる。

また、実施例１〜１１と同様の方法で、クロム含有率が７重量％および２０重量％のニッケル−クロム合金を厚みが７〜５０ｎｍ（７０〜５００Å）になるようにバリア層を形成し、配線パターニングを行った。このときのエッチング性の評価結果は、図６のようになった。図６で示されるように、バリア層の厚みが３５ｎｍ（３５０Å）以下にすることでエッチング性が１００％となることがわかる。これにより、バリア層および銅の配線層の不要部分を除去するために、比較的簡易な方法である感光性レジストを用いたエッチング処理方法を採用するには、バリア層の厚みを３５ｎｍ以下にすることが好ましいことがわかる。

次に、本発明に係る半導体キャリア用フィルムの実施例を示すが、本発明はこれに限定されるものではない。

〔実施例１２，１３および比較例３，４〕
実施例１〜１１と同様の方法で、ベースフィルム上に、上表１に示すクロム含有率および厚みを有するニッケル−クロム合金からなるバリア層を形成した後、該バリア層の上に銅からなる配線層を形成した。次に、４０μｍの端子間ピッチ（配線幅２０μｍ、配線間距離２０μｍ）を有する櫛型配線パターンになるように、実施例２と同様の方法で、エッチング処理を施し、半導体キャリア用フィルムである実施例１２，１３および比較例３，４を作製した。なお、櫛型部にはその一部のみを露出させた状態でソルダーレジストを塗布した。

該半導体キャリアフィルムを、まず常温常湿（２０℃、２５％ＲＨ）において端子間に４０Ｖの直流電圧を印加し、端子間のリーク電流値を電流計により測定した。次に、各サンプルを８５℃の恒温槽（ETAC製、品名KEYLESS）の中に置き、かつ、隣り合う端子間に４０Ｖの電圧を印加させた状態で約１ｈ保持した後、湿度を常湿（２５％ＲＨ）から段階的に上げて、端子間に流れるリーク電流値を測定した。

測定結果を図７に示す。図７において、横軸は測定時における温度、湿度の環境条件であり、縦軸は端子間に流れるリーク電流値である。図７に示されるように、クロム含有率７重量％の比較例３および１００重量％の比較例４では、湿度６０％ＲＨを超えると、リーク電流値が上昇している。これに対し、クロム含有率が２０重量％である実施例１２，１３では、湿度が９５％ＲＨまで上昇してもリーク電流値に変化はなく、湿度上昇による端子間の絶縁抵抗の劣化はみられなかった。これは、上述したように、バリア層の表面抵抗率が比較例よりも高いためである。

〔実施例１４および比較例５，６〕
実施例１２と同様の方法で、上表１に示したクロム含有率およびバリア層の厚みを有し、櫛型電極配線パターンの端子間ピッチが３０μｍ（配線幅１５μｍ、配線間距離１５μｍ）になるように、半導体キャリア用フィルムである実施例１４および比較例５，６を各々３個づつ作製した。該半導体キャリア用フィルムを８５℃、８５％ＲＨに設定された恒温恒湿槽の中に置き、端子間に４０Ｖの直流電圧を印加させた状態で、１００ｈ、２４０ｈ、５００ｈ、１０００ｈ経過後における配線銅の腐食発生の有無を顕微鏡によりベースフィルムの裏面側より確認した。測定結果を下表５に示す。なお、表５において、分母はサンプル全数を表しており、分子は腐食の発生が確認されたサンプル数を表している。

上表５に示されるように、クロム含有率が７重量％の比較例５および１００重量％の比較例６においては、１００ｈ経過後で全サンプルに腐食が確認されたが、クロム含有率２０重量％の実施例１４では１０００ｈ経過後においても全サンプルで腐食が見られなかった。

本発明に係る半導体キャリア用フィルムの断面図である。本発明に係る半導体装置の断面図である。バリア層の表面抵抗値および体積抵抗値のクロム含有率依存性を示すグラフである。各バリア仕様におけるシアン溶液中での表面電位を示すグラフである。バリア層のクロム含有率に対するエッチング性を示すグラフである。バリア層の厚みに対するエッチング性を示すグラフである。各バリア層の仕様に対する端子間のリーク電流値の湿度依存性を示すグラフである。従来のメタライジング法により形成された半導体キャリア用フィルムの断面図である。マイグレーションの発生機構を説明する従来の半導体キャリア用フィルムの断面図である。

符号の説明

１半導体キャリア用フィルム
２バリア層
３配線層
１０ベースフィルム
２０半導体装置
２１半導体チップ（半導体素子）

Claims

絶縁性を有するベースフィルムと、
前記ベースフィルム上に形成されたクロム合金からなるバリア層と、
前記バリア層の上に形成された銅を含んだ導電物からなる配線層とを有する半導体キャリア用フィルムであって、
前記バリア層と前記配線層とを所定パターンに形成した複数の半導体素子接合用配線間における前記バリア層のマイグレーションの発生を抑制するため、
前記バリア層はニッケル−クロム合金で、クロム含有率を１５〜５０重量％とし、
前記バリア層の表面抵抗率を３０Ω／□以上とし、
前記バリア層はノンポーラス膜であることを特徴とする半導体キャリア用フィルム。
絶縁性を有するベースフィルムと、
前記ベースフィルム上に形成されたクロム合金からなるバリア層と、
前記バリア層の上に形成された銅を含んだ導電物からなる配線層とを有する半導体キャリア用フィルムであって、
前記バリア層と前記配線層とを所定パターンに形成した複数の半導体素子接合用配線間における前記バリア層のマイグレーションの発生を抑制するため、
前記バリア層はニッケル−クロム合金で、クロム含有率を１５〜５０重量％とし、
前記バリア層の体積抵抗率を０．９×１Ｅ−４Ω・ｃｍ以上とし、
前記バリア層はノンポーラス膜であることを特徴とする半導体キャリア用フィルム。
前記配線の配線間距離が５０μｍ以下となる箇所を有するものであることを特徴とする請求項１もしくは２の何れか一項に記載の半導体キャリア用フィルム。
前記配線の端子間ピッチが１００μｍ以下となる箇所を有するものであることを特徴とする請求項１から３の何れか一項に記載の半導体キャリア用フィルム。
前記バリア層のクロム含有率が１５〜３０重量％であることを特徴とする請求項１から４の何れか一項に記載の半導体キャリア用フィルム。
前記バリア層の厚みが１０〜３５ｎｍであることを特徴とする請求項１から５の何れか一項に記載の半導体キャリア用フィルム。
前記ベースフィルムの厚みが２５〜５０μｍであることを特徴とする請求項１から６の何れか一項に記載の半導体キャリア用フィルム。
請求項１から７の何れか一項に記載の半導体キャリア用フィルムが有する配線層に半導体素子が接合されたことを特徴とする半導体装置。
請求項８に記載の半導体装置を備えたことを特徴とする液晶モジュール。