JP2011044571A - 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 - Google Patents

半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 Download PDF

Info

Publication number
JP2011044571A
JP2011044571A JP2009191489A JP2009191489A JP2011044571A JP 2011044571 A JP2011044571 A JP 2011044571A JP 2009191489 A JP2009191489 A JP 2009191489A JP 2009191489 A JP2009191489 A JP 2009191489A JP 2011044571 A JP2011044571 A JP 2011044571A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
layer
semiconductor device
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009191489A
Other languages
English (en)
Inventor
Fumiyoshi Kawashiro
史義 川城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009191489A priority Critical patent/JP2011044571A/ja
Priority to US12/805,203 priority patent/US20110042802A1/en
Publication of JP2011044571A publication Critical patent/JP2011044571A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】外部接続端子と配線や電極パッドとの接続信頼性が低下することを抑制する。
【解決手段】この半導体装置は、電極パッド１２０及び外部接続端子２００を備える。外部接続端子２００は、Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有し、表面がＡｕ層２２０で被覆されている。Ａｕ層２２０の厚さは、好ましくは１０ｎｍ以上１μｍ以下である。Ａｕ層２２０の重量は、好ましくは外部接続端子２００の重量の０．６％以下である。
【選択図】図１

Description

本発明は、外部接続端子を用いて配線と電極パッドとを接続する半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法に関する。
半導体チップを配線基板上に取り付けた半導体装置を回路基板に実装する構造の一つに、ＢＧＡ（Ball Grid Array）構造がある。ＢＧＡ構造は、ハンダボールなどの外部接続端子を配線基板の電極パッドに取りつけ、この外部接続端子を回路基板の配線に接続するものである。
また、半導体チップを配線基板に取り付ける構造として、フリップチップがある。フリップチップは、ハンダバンプなどの外部接続端子を半導体チップの電極パッドに形成し、この外部接続端子を配線基板の配線に接続するものである。
このような構造において、電極パッドと配線の接続信頼性は、外部接続端子に大きく依存する。例えば特許文献１〜４には、低融点、濡れ性、及び接合強度などを確保することを目的として、外部接続端子の組成を工夫することが記載されている。
特表２００８−５１８７９１号公報 特開２００７−１７５７７６号公報 国際公開第０１／０８６１１号パンフレット 特開２００７−２６０７７９号公報
外部接続端子を配線や電極パッドに接合させるときには外部接続端子を加熱して溶融する。この加熱工程において、外部接続端子が溶融する前に外部接続端子の表面が熱酸化するため、外部接続端子の表面に酸化膜が成長する。一般的に金属の酸化膜の融点は高いため、外部接続端子のうち酸化していない部分が溶融しても、外部接続端子の表面に位置する酸化膜は溶融しないままである。このため、外部接続端子は、溶融している内側部分を表面の酸化膜が覆っている状態になり、この酸化膜が破れるまでは、溶融した部分が配線や電極パッドと接触しない。そして酸化膜が成長して厚くなると、酸化膜が破れにくくなるため、外部接続端子のうち溶融した部分が配線や電極パッドに接触しにくくなる。従って、外部接続端子と配線や電極パッドとの接続信頼性が低下することがあった。
本発明によれば、電極パッドと、
前記電極パッドに接続している外部接続端子と、
を備え、
前記外部接続端子は、Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有し、表面がＡｕ層で被覆されている半導体装置が提供される。
本発明によれば、外部接続端子の表面はＡｕ層で被覆されている。Ａｕは酸化しにくい。外部接続端子を溶融させるために加熱しても、当該温度は比較的低温（例えば１８０℃〜２８０℃程度）であるため、通常、外部接続端子の表面のＡｕ層上には熱酸化膜が形成されることはない。また、ＡｕはＳｎ及びＰｂのいずれとも低融点の合金を形成するため、外部接続端子を加熱して溶融させるとＡｕ層は容易に破れる。このため、外部接続端子の表面をＡｕ層で被覆すると、溶融した外部接続端子が配線に接触しやすくなる。従って、外部接続端子と配線の接続信頼が低下することを抑制できる。
本発明によれば、Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有し、
表面がＡｕ層で被覆されており、
半導体装置又は配線基板の電極パッドに接続される外部接続端子が提供される。
本発明によれば、外部接続端子を溶融させて配線や電極パッドに接続するときに、外部接続端子の表面の酸化膜が厚くなることを抑制できる。このため、溶融した外部接続端子が配線や電極パッドに接触しやすくなり、配線や電極パッドと外部接続端子の接続信頼性が低下することを抑制できる。
本発明によれば、Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有する外部接続端子を電極パッドに取り付ける工程と、
前記外部接続端子の表面をＡｕ層で被覆する工程と、
前記外部接続端子を基板の配線に接触させ、前記外部接続端子を溶融することにより、前記電極パッドと前記配線とを前記外部接続端子を介して接続する工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有する外部接続端子を製造する工程と、
前記外部接続端子の表面をＡｕ層で被覆する工程と、
を備える外部接続端子の製造方法が提供される。
本発明によれば、配線や電極パッドと外部接続端子の接続信頼性の低下を抑制することができる。
各図は第１の実施形態に係る半導体装置の製造方法について説明する断面図である。 各図は、図１（ｂ）に示した半導体装置を回路基板に実装する方法を説明するための断面図である。 図２（ｂ）の状態における半導体装置の全体を示す断面概略図である。 第２の実施形態に係る半導体装置の断面図である。 半導体チップを配線基板に実装する方法を説明するための断面図である。 半導体チップを配線基板に実装する方法を説明するための断面図である。 第３の実施形態に係る半導体装置の全体を示す断面図である。 第４の実施形態に係る外部接続端子及び半導体装置の製造方法を示す図である。 第４の実施形態に係る外部接続端子及び半導体装置の製造方法を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１の各図は、第１の実施形態に係る半導体装置の製造方法について説明する断面図である。本実施形態に係る半導体装置は、図１（ｂ）に示すように、電極パッド１２０及び外部接続端子２００を備える。外部接続端子２００は、Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有し、表面がＡｕ層２２０で被覆されている。Ａｕ層２２０の厚さは、好ましくは１０ｎｍ以上１μｍ以下である。Ａｕ層２２０の重量は、好ましくは外部接続端子２００の重量の０．６％以下である。なお、外部接続端子２００は、ハンダボールであっても良いし、ハンダバンプであってもよい。
本実施形態において、電極パッド１２０は、配線基板１００に設けられている。配線基板１００の一面には、図３を用いて後述する半導体チップ１０が実装されており、電極パッド１２０は、配線基板１００の他面に形成されている。そして外部接続端子２００は、Ｓｎを９０重量％以上、Ａｇを１重量％以上４重量％以下、Ｃｕを０．１重量％以上０．８重量％以下含有している。この組成にすると、配線や電極パッド１２０に対する外部接続端子２００の濡れ性を向上させることができる。
この場合において、外部接続端子２００は、さらに０．０１５重量％以上０．０８重量％以下のＮｉ、及び０．００２重量％以上０．０２重量％以下のＣｏの少なくとも一方を含有しているのが好ましい。このようにすると、配線や電極パッド１２０に外部接続端子２００を接合させたときに、接合部分の耐衝撃性、熱疲労特性を改善することができる。
また外部接続端子２００は、さらに０．０００２重量％以上０．０１重量％以下のＰ、及び０．００２重量％以上０．０１重量％以下のＧｅの少なくとも一方を含有しているのが好ましい。このようにすると、外部接続端子２００の表面に自然酸化膜が形成されることを抑制できる。
次に、上記した半導体装置の製造方法、及びこの半導体装置の使用方法について説明する。まず図１（ａ）に示すように、配線基板１００を準備する、配線基板１００において、絶縁性の基材１１０上にはソルダーレジスト層１３０及び電極パッド１２０が形成されている。電極パッド１２０は、ソルダーレジスト層１３０に設けられた開口部から露出している。
次いで電極パッド１２０に、外部接続端子２００、例えばハンダボールを取り付ける。この段階において、外部接続端子２００の表面にはＡｕ層２２０が形成されていない。
なおこの状態において、配線基板１００の一面には、図３に示す半導体チップ１０が実装されている。半導体チップ１０は、図３に示す樹脂層２０によって全面が被覆されている。
次いで図１（ｂ）に示すように、外部接続端子２００の表面に、Ａｕ層２２０を形成する。Ａｕ層２２０の形成方法としては、無電解メッキ法及び電界メッキ法がある。
無電解メッキ法を用いる場合、配線基板１００及び外部接続端子２００をメッキ液に浸漬することにより、Ａｕ層２２０を形成することができる。なお、図３に示す半導体チップ１０は、図３に示す樹脂層２０に被覆されており、また配線基板１００の他面はソルダーレジスト層１３０によって被覆されているため、不要な個所にＡｕ層２２０が形成されることが抑制される。
電界メッキ法を用いる場合、配線基板１００には、電極パッド１２０に電圧を印加するための引き出し配線が形成されている。そして、配線基板１００及び外部接続端子２００をメッキ液に浸漬し、上記した引き出し配線に電圧を印加することにより、Ａｕ層２２０を形成することができる。
図２の各図は、図１（ｂ）に示した半導体装置を回路基板３００に実装する方法を説明するための断面図である。回路基板３００には、電極パッド１２０に接続すべき配線３１０が形成されている。
まず図２（ａ）に示すように、配線３１０の表面にハンダペースト２３０を塗布する。次いで、外部接続端子２００及びＡｕ層２２０をハンダペースト２３０に接触させる。
次いで図２（ｂ）に示すように、外部接続端子２００、Ａｕ層２２０、及びハンダペースト２３０を加熱して溶融させ、その後冷却する。これにより、外部接続端子２００は配線３１０及び電極パッド１２０の双方に接合し、配線３１０は、外部接続端子２００を介して電極パッド１２０に接続する。なお、この工程においてＡｕ層２２０及びハンダペースト２３０は外部接続端子２００の中に溶け込む。
図３は、図２（ｂ）の状態における半導体装置の全体を示す断面概略図である。配線基板１００の一面には、半導体チップ１０が実装されている。半導体チップ１０と配線基板１００の接続には、ボンディングワイヤ３０が用いられている。そして配線基板１００の一面上には、樹脂層２０が形成されている。樹脂層２０は、半導体チップ１０及びボンディングワイヤ３０を被覆している。
そして配線基板１００の他面には、外部接続端子２００が設けられている。外部接続端子２００は、配線基板１００と回路基板３００とを接続している。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、外部接続端子２００を回路基板３００の配線３１０に接合する前に、外部接続端子２００の表面をＡｕ層２２０で被覆している。Ａｕは酸化しにくい。このため、外部接続端子２００を溶融させるために加熱しても、当該温度は比較的低温（例えば１８０℃〜２８０℃程度）であるため、通常、外部接続端子２００の表面のＡｕ層２２０上には熱酸化膜が形成されることはない。また、ＡｕはＳｎ及びＰｂのいずれとも合金化しやすいため、外部接続端子２００を加熱して溶融させるとＡｕ層２２０は容易に破れる。従って、溶融した外部接続端子２００が配線３１０に接触しやすくなり、配線３１０と外部接続端子２００の接続信頼性の低下が抑制される。この効果を生じさせるためには、Ａｕ層２２０が１０ｎｍ以上あればよい。
また、外部接続端子２００にＡｕ層２２０を形成する前に、外部接続端子２００の表面に自然酸化膜が形成されることがあるが、自然酸化膜はＡｕ層２２０で被覆されているため、外部接続端子２００を溶融させるために加熱しても、自然酸化膜は成長しない。このため、外部接続端子２００を加熱して自然酸化膜以外の部分を溶融させると、自然酸化膜は容易に破れる。自然酸化膜が破れると、Ｓｎ及びＰｂを含有する溶融物がＡｕ層２２０と接するため、Ａｕ層２２０は容易に破れる。従って、溶融した外部接続端子２００が配線３１０に接触しやすくなり、配線３１０と外部接続端子２００の接続信頼性の低下が抑制される。
また、外部接続端子２００の表面をＡｕ層２２０で被覆している。外部接続端子２００が加熱されて溶融するとき、溶融の起点は、外部接続端子２００とＡｕ層２２０の界面になる。このため、外部接続端子２００の全体にＡｕが添加されている場合と比較して、外部接続端子２００の溶融開始温度が低くなる。
また、外部接続端子２００が回路基板３００に接続したとき、Ａｕ層２２０は外部接続端子２００に溶け込む。Ａｕ層２２０の厚さが１μｍ以下である場合、外部接続端子２００のＡｕ濃度が高くなりすぎることを抑制できる。またＡｕ層２２０の重量が、外部接続端子２００の重量の０．６％以下である場合も、外部接続端子２００のＡｕ濃度が高くなりすぎることを抑制できる。
図４は、第２の実施形態に係る半導体装置の断面図であり、第１の実施形態における図３に相当する図である。この半導体装置は、以下の点を除いて第１の実施形態と同様である。
まず、半導体チップ１０は、配線基板１００にフリップチップ実装されており、半導体チップ１０と配線基板１００の接続にはハンダバンプ４０が用いられている。また、半導体チップ１０と配線基板１００の接続部分は、封止樹脂５０によって封止されている。
この半導体装置の製造方法は、半導体チップ１０を配線基板１００に実装した後の工程については、第１の実施形態と同様であるため、説明を省略する。
図５及び図６の各図は、半導体チップ１０を配線基板１００に実装する方法を説明するための断面図である。まず図５（ａ）に示すように、半導体チップ１０を準備する、半導体チップ１０の表面には、保護膜１２及び電極パッド１４が形成されている。電極パッド１４は、保護膜１２に設けられた開口部から露出している。
次いで電極パッド１４に、ハンダバンプ４０を形成する。ハンダバンプ４０は、Ｐｂを８５重量％以上含有している。なお、ハンダバンプ４０は、Ｓｎを５０重量％含有していても良いし、ＳｎとＰｂを合計で９０重量％以上含有していても良いし、Ｐｂを８５重量％以上含有していても良い。
次いで図５（ｂ）に示すように、ハンダバンプ４０の表面に、Ａｕ層４２を形成する。Ａｕ層４２の形成方法は、第１の実施形態においてＡｕ層２２０を形成する方法と同様である。
次いで図６（ａ）に示すように、次いで、ハンダバンプ４０及びＡｕ層４２を、配線基板１００の電極パッド１０２に接触させる。
次いで図６（ｂ）に示すように、ハンダバンプ４０及びＡｕ層４２を加熱して溶融させ、その後冷却する。これにより、ハンダバンプ４０は電極パッド１４及び電極パッド１０２の双方に接合し、電極パッド１４，１０２は、ハンダバンプ４０を介して相互に接続する。なお、この工程においてＡｕ層４２はハンダバンプ４０の中に溶け込む。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また半導体チップ１０を配線基板１００に実装するときにも、上記した効果を得ることができる。
図７は、第３の実施形態に係る半導体装置の全体を示す断面図であり、第２の実施形態における図４に相当する図である。この半導体装置は、以下の点を除いて、第２の実施形態と同様である。
まず、半導体チップ１０は、半導体チップ６０の上にフリップチップ実装されている。半導体チップ１０と半導体チップ６０の接続には、ハンダバンプ４０が用いられている。ハンダバンプ４０を用いて半導体チップ１０，６０を接続する方法は、第２の実施形態において半導体チップ１０と配線基板１００を接続する方法と同様である。半導体チップ１０と半導体チップ６０の接続部分は、封止樹脂５０によって封止されている。
半導体チップ６０は、配線基板１００上に実装されている。半導体チップ６０と配線基板１００は、ボンディングワイヤ３０によって互いに接続している。半導体チップ１０，６０、及びボンディングワイヤ３０は、樹脂層２０に覆われている。
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。なお本実施形態において、半導体チップ１０と配線基板１００をボンディングワイヤで接続しても良い。
図８及び図９は、第４の実施形態に係る外部接続端子２００及び半導体装置の製造方法を示す図である。まず図８（ａ）に示すように、外部接続端子２００、例えばハンダボールを製造する。外部接続端子２００の組成は、第１の実施形態と同様である。
次いで、図８（ｂ）に示すように、外部接続端子２００の表面をＡｕ層２２０で被覆する。本実施形態におけるＡｕ層２２０の形成方法は、無電解メッキ法、及び電界メッキ法が考えられる。無電解メッキ法を用いる場合、外部接続端子２００をメッキ液に浸漬させる。電界メッキ法を用いる場合は、例えば特開平９−１３７２９５号公報に記載の方法がある。Ａｕ層２２０の厚さ及び重量は、第１の実施形態と同様である。
次いで図８（ｃ）に示すように、配線基板１００を準備する。配線基板１００の電極パッド１２０には、メッキ層１２２が形成されている。メッキ層１２２は、Ｎｉ層及びＡｕ層をこの順に積層した層、又はＮｉ層、Ｐｄ層及びＡｕ層をこの順に積層した層である。
次いで電極パッド１２０にフラックス２０２を塗布する。次いで、電極パッド１２０に外部接続端子２００を付着させる。
次いで図９に示すように、電極パッド１２０及び外部接続端子２００を加熱する。これにより、外部接続端子２００が溶融し、電極パッド１２０に接合する。このとき、第１の実施形態において外部接続端子２００が回路基板３００の配線３１０に接合するときと、同様の作用が生じる。
従って、本実施形態によっても、電極パッド１２０に外部接続端子２００を接合するときに、第１の実施形態において外部接続端子２００を配線３１０に接合するときと同様の効果を得ることができる。
例えば、外部接続端子２００を電極パッド１２０に接合するとき、Ａｕ層２２０は外部接続端子２００に溶け込むが、Ａｕ層２２０の厚さが１μｍ以下である場合、外部接続端子２００のＡｕ濃度が高くなりすぎることを抑制できる。
具体例を挙げて説明する。外部接続端子２００が直径０．３μｍのハンダボールであり、電極パッド１２０の直径が０．２７５μｍの場合を考える。メッキ層１２２のＡｕ層の厚さが０，０２μｍであり、Ａｕ層２２０の厚さが１０ｎｍである場合、接合後の外部接続端子２００のＡｕ濃度は、０．０５重量％である。このため、外部接続端子２００のＡｕ濃度は高くなりすぎない。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ 半導体チップ
１２ 保護膜
１４ 電極パッド
２０ 樹脂層
３０ ボンディングワイヤ
４０ ハンダバンプ
４２ Ａｕ層
５０ 封止樹脂
６０ 半導体チップ
１００ 配線基板
１０２ 電極パッド
１１０ 基材
１２０ 電極パッド
１２２ メッキ層
１３０ ソルダーレジスト層
２００ 外部接続端子
２０２ フラックス
２２０ Ａｕ層
２３０ ハンダペースト
３００ 回路基板
３１０ 配線

Claims (19)

  1. 電極パッドと、
    前記電極パッドに接続している外部接続端子と、
    を備え、
    前記外部接続端子は、Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有し、表面がＡｕ層で被覆されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記Ａｕ層の厚さは、１０ｎｍ以上１μｍ以下である半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記Ａｕ層の重量は、前記外部接続端子の重量の０．６％以下である半導体装置。
  4. 請求項１〜３のいずれか一つに記載の半導体装置において、
    前記外部接続端子は、Ｓｎを９０重量％以上、Ａｇを１重量％以上４重量％以下、Ｃｕを０．１重量％以上０．８重量％以下含有する半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記外部接続端子は、さらに０．０１５重量％以上０．０８重量％以下のＮｉ、及び０．００２重量％以上０．０２重量％以下のＣｏの少なくとも一方を含有する半導体装置。
  6. 請求項４又は５に記載の半導体装置において、
    前記外部接続端子は、さらに０．０００２重量％以上０．０１重量％以下のＰ、及び０．００２重量％以上０．０１重量％以下のＧｅの少なくとも一方を含有する半導体装置。
  7. 請求項４〜６のいずれか一つに記載の半導体装置において、
    配線基板と、
    前記配線基板の一面に実装された半導体チップと、
    を有し、
    前記電極パッドは、前記配線基板の他面に形成されている半導体装置。
  8. 請求項１〜６のいずれか一つに記載の半導体装置において、
    前記外部接続端子は、Ｐｂを８５重量％以上含有し、
    半導体チップを有し、
    前記電極パッドは、前記半導体チップに形成されている半導体装置。
  9. Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有し、
    表面がＡｕ層で被覆されており、
    半導体装置又は配線基板の電極パッドに接続される外部接続端子。
  10. 請求項９に記載の外部接続端子において、
    前記Ａｕ層の厚さは、１０ｎｍ以上１μｍ以下である外部接続端子。
  11. 請求項９又は１０に記載の外部接続端子において、
    前記Ａｕ層の重量は、前記外部接続端子の０．６重量％以下である外部接続端子。
  12. 請求項９〜１１のいずれか一つに記載の外部接続端子において、
    前記外部接続端子は、Ｓｎを９０重量％以上、Ａｇを１重量％以上４重量％以下、Ｃｕを０．１重量％以上０．８重量％以下含有する外部接続端子。
  13. 請求項１２に記載の外部接続端子において、
    前記外部接続端子は、さらに０．０１５重量％以上０．０８重量％以下のＮｉ、及び０．００２重量％以上０．０２重量％以下のＣｏの少なくとも一方を含有する外部接続端子。
  14. 請求項１２又は１３に記載の外部接続端子において、
    前記外部接続端子は、さらに０．０００２重量％以上０．０１重量％以下のＰ、及び０．００２重量％以上０．０１重量％以下のＧｅの少なくとも一方を含有する外部接続端子。
  15. Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有する外部接続端子を電極パッドに取り付ける工程と、
    前記外部接続端子の表面をＡｕ層で被覆する工程と、
    を備える半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記外部接続端子の表面をＡｕ層で被覆する工程の後に、前記外部接続端子を基板の配線に接触させ、前記外部接続端子を溶融することにより、前記電極パッドと前記配線とを前記外部接続端子を介して接続する工程と、
    を備える半導体装置の製造方法。
  17. 請求項１５又は１６に記載の半導体装置の製造方法において、
    前記外部接続端子の表面をＡｕ層で被覆する工程は、メッキを用いて前記Ａｕ層を形成する工程である半導体装置の製造方法。
  18. Ｓｎを５０重量％以上、ＳｎとＰｂを合計で９０重量％以上、又はＰｂを８５重量％以上含有する外部接続端子を製造する工程と、
    前記外部接続端子の表面をＡｕ層で被覆する工程と、
    を備える外部接続端子の製造方法。
  19. 請求項１８に記載の外部接続端子の製造方法において、
    前記外部接続端子の表面をＡｕ層で被覆する工程は、メッキを用いて前記Ａｕ層を形成する工程である外部接続端子の製造方法。
JP2009191489A 2009-08-20 2009-08-20 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 Pending JP2011044571A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009191489A JP2011044571A (ja) 2009-08-20 2009-08-20 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法
US12/805,203 US20110042802A1 (en) 2009-08-20 2010-07-19 Semiconductor device, external connection terminal, method of manufacturing semiconductor device, and method of manufacturing external connection terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009191489A JP2011044571A (ja) 2009-08-20 2009-08-20 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法

Publications (1)

Publication Number Publication Date
JP2011044571A true JP2011044571A (ja) 2011-03-03

Family

ID=43604661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009191489A Pending JP2011044571A (ja) 2009-08-20 2009-08-20 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法

Country Status (2)

Country Link
US (1) US20110042802A1 (ja)
JP (1) JP2011044571A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878943A (en) * 1990-02-19 1999-03-09 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6803303B1 (en) * 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
KR20050030237A (ko) * 2004-11-13 2005-03-29 삼성전자주식회사 무연 솔더 합금

Also Published As

Publication number Publication date
US20110042802A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
KR100724030B1 (ko) 반도체 모듈
US20110108980A9 (en) Stable gold bump solder connections
JP4731495B2 (ja) 半導体装置
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
JP2009060101A (ja) 電子機器
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP2011198796A (ja) 半導体装置及びその製造方法
JP2014116367A (ja) 電子部品、電子装置の製造方法及び電子装置
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP2001060760A (ja) 回路電極およびその形成方法
JP2006344624A (ja) 電子部品の製造方法
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP6593119B2 (ja) 電極構造、接合方法及び半導体装置
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2011044571A (ja) 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2001156207A (ja) バンプ接合体及び電子部品
JP3703807B2 (ja) 半導体装置
JP2011014757A (ja) 積層型半導体装置