KR100593774B1 - 저강도/저용융점 합금의 분리로 인한 전자 소자의 결합강도 저하 없이 장착 구조물을 제조하는 방법 - Google Patents

저강도/저용융점 합금의 분리로 인한 전자 소자의 결합강도 저하 없이 장착 구조물을 제조하는 방법 Download PDF

Info

Publication number
KR100593774B1
KR100593774B1 KR1020020030515A KR20020030515A KR100593774B1 KR 100593774 B1 KR100593774 B1 KR 100593774B1 KR 1020020030515 A KR1020020030515 A KR 1020020030515A KR 20020030515 A KR20020030515 A KR 20020030515A KR 100593774 B1 KR100593774 B1 KR 100593774B1
Authority
KR
South Korea
Prior art keywords
printed board
solder paste
solder
pcb
electronic component
Prior art date
Application number
KR1020020030515A
Other languages
English (en)
Other versions
KR20020092230A (ko
Inventor
와따나베신지
사까이히로시
스즈끼모또지
이가라시마꼬또
다나까아끼히로
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20020092230A publication Critical patent/KR20020092230A/ko
Application granted granted Critical
Publication of KR100593774B1 publication Critical patent/KR100593774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/081—Blowing of gas, e.g. for cooling or for providing heat during solder reflowing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 전자 소자가 역류 공정에 의하여 인쇄 회로 기판 상에 장착될 때 납땜 페이스트를 응고시키기 위하여 1.5℃/초 이상의 냉각 속도로 인쇄 회로 기판 상의 용융된 납땜 페이스트를 강제로 냉각시키는 장착 구조물을 제조하는 방법에 관한 것이다.
전자 소자, 납땜, 납땜 페이스트, 냉각기, 가열기, 이송 메커니즘, 장착 구조물, 인쇄 기판

Description

저강도/저용융점 합금의 분리로 인한 전자 소자의 결합 강도 저하 없이 장착 구조물을 제조하는 방법{METHOD OF MANUFACTURING MOUNT STRUCTURE WITHOUT INTRODUCING DEGRADED BONDING STRENGTH OF ELECTRONIC PARTS DUE TO SEGREGATION OF LOW-STRENGTH/LOW-MELTING POINT ALLOY}
도1a는 양측면 역류 공정의 개요를 설명하는 도면.
도1b는 양측면 역류 공정의 개요를 설명하는 도면.
도1c는 양측면 역류 공정의 개요를 설명하는 도면.
도1d는 양측면 역류 공정의 개요를 설명하는 도면.
도1e는 양측면 역류 공정의 개요를 설명하는 도면.
도1f는 양측면 역류 공정의 개요를 설명하는 도면.
도2a는 역류/정류 합성 공정의 개요를 설명하는 도면.
도2b는 역류/정류 합성 공정의 개요를 설명하는 도면.
도2c는 역류/정류 합성 공정의 개요를 설명하는 도면.
도2d는 역류/정류 합성 공정의 개요를 설명하는 도면.
도2e는 역류/정류 합성 공정의 개요를 설명하는 도면.
도3은 본 발명의 제1 및 제2 실시예에서 사용된 역류 장치의 개략도.
도4는 도3에서 도시된 역류 장치 내부의 온도 변화 곡선을 도시하는 그래프.
도5는 납땜에 의하여 결합된 전자 소자의 리드의 일부의 구성을 설명하기 위한 도면.
도6은 도5에서 납땜에 의하여 결합된 전자 소자의 리드의 일부를 도시하는 확대도.
도7은 본 발명의 제2 실시예에서 사용된 정류 장치의 개략도.
도8은 역류/정류 합성 공정 내의 정류 공정 동안 PCB의 하나의 측면 상에서의 역류에 의하여 이전에 장착되었던, 납땜에 의하여 결합된 전자 소자의 일부의 온도를 조정하는 예시적인 방법을 설명하기 위한 도면.
도9a는 역류/정류 합성 공정 내의 정류 공정 동안 PCB의 하나의 측면 상에서의 역류에 의하여 이전에 장착되었던, 납땜에 의하여 결합된 전자 소자의 일부의 온도를 조정하는 다른 예시적인 방법을 설명하기 위한 도면.
도9b는 역류/정류 합성 공정 내의 정류 공정 동안 PCB의 하나의 측면 상에서의 역류에 의하여 이전에 장착되었던, 납땜에 의하여 결합된 전자 소자의 일부의 온도를 조정하는 또 다른 예시적인 방법을 설명하기 위한 도면.
본 발명은 납땜에 의하여 인쇄 회로 기판(이하 PCB라 칭함) 상에 장착된 다양한 전자 소자를 갖는 장착 구조물을 제조하는 방법 및 장착 구조물에 관한 것이고, 보다 상세하게는 역류에 의하여 PCB의 하나 이상의 측면 상에 납땜된 전자 소 자를 갖는 장착 구조물을 제조하는 방법 및 장착 구조물에 관한 것이다.
종래에는, 납땜이 PCB 상에 다양한 전자 소자를 장착하기 위하여 사용되었다. 납땜을 사용하여 전자 소자를 장착하는 방법이 도면을 참조하여 후술될 것이다.
도면 1a 내지 1f를 참조하여, 역류에 의하여 PCB의 양 측면 상에 전자 소자를 납땜하기 위한 양 측면 역류 공정의 예가 기술될 것이다.
먼저, 납땜 페이스트(81)는 표면에 상응하는 위치(도1a)에서만 개구가 제공된 인쇄 마스크(도시 생략)를 사용하는 PCB(80)의 표면(도시 생략) 상에 인쇄된다.
다음으로, 칩 소자, QFP(쿼드 플랫 패키지, Quad Flat Package), SOP(작은 외곽선 패키지, Small Outline Package) 등과 같은 표면 장착 소자(82)가 표면 상에 인쇄된 납땜 페이스트(81) 상에 설치된다(도1b).
이어서, 납땜 페이스트(81)는 PCB(80)의 구리 박막과 함께 표면 장착 소자(82)의 리드를 납땜하기 위하여 설치된 표면 장착 소자(82)를 갖는 PCB(80)를 고온의 노(furnace)로 통과시킴으로써 용융된다(도1c). 각각의 이전 단계를 통하여, 표면 장착 소자(82)는 역류에 의하여 PCB(80) 상의 하나의 측면 상에 납땜되었다.
다음으로, PCB(80)는 전복되고, 납땜 페이스트(83)가 아무런 전자 소자도 장착되지 않은 PCB(80)의 다른 측면 상에 인쇄되고(도1d), 표면 장착 소자(84)가 도1a 및 도1b에 도시된 것과 유사한 단계로써 인쇄된 납땜 페이스트 상에 설치된다(도1e). 이어서, 표면 장착 소자(84)는 도1c에 도시된 단계와 유사한 방 식으로 PCB(80)를 노로 통과시킴으로써 납땜된다(도1f).
전술된 역류 공정을 위한 노 내부의 고온을 견딜 수 없는 전자 소자는 역류 공정이 종결된 후 수동으로 납땜된다.
다음으로 도2를 참조하여, 역류에 의하여 PCB의 하나의 측면 상에 전자 소자를 납땜하고, 이어서 정류(flow)에 의하여 PCB 상의 다른 측면 상에 전자 소자를 납땜하기 위한 역류/정류 혼합 공정의 하나의 예가 기술될 것이다.
먼저, 도1a 및 도1b의 단계와 유사한 단계에서, 납땜 페이스트(81)이 인쇄되고(도2a), 표면 장착 소자(82)가 PCB(80)의 하나의 측면 상에 인쇄된 납땜 페이스트(81) 상에 설치된다(도2b). 이어서, PCB(80)는 도1c의 단계와 유사한 단계에서 표면 장착 소자(82)를 납땜하기 위하여 노를 통과한다(도2c). 각각의 이전 단계를 통하여, 표면 장착 소자(82)는 역류에 의하여 PCB(80)의 하나의 측면 상에 납땜되었다.
다음으로, 표면 장착 소자(82)가 장착된 PCB(80)의 하나의 측면으로부터, 전자 소자[85, 이하 관통구 소자(85)라 칭함]의 리드가 관통구 소자(85)를 설치하기 위하여 PCB(80)의 관통구를 통과한다(도2d).
이어서, 설치된 관통구 소자(85)를 갖는 PCB(80)가 노 내부의 납땜 배쓰(bath) 상으로 통과한다. 이어서, 용융된 납땜(86)이 PCB(80)의 구리 박막과 함께 관통구 소자(85)의 리드를 납땜하기 위하여 납땜 배쓰로부터 PCB(80)의 다른 측면 상의 관통구 소자(85)를 향하여 분사된다.
전술된 역류 공정을 위한 노 내부의 고온을 견딜 수 없는 전자 소자 및 정류 공정을 통하여 장착되는데 어려움이 있는 전자 소자는 정류 공정이 종결된 후에 수동으로 납땜된다.
상기된 전자 소자를 장착하는 종래의 방법은 통상적으로 주석-납에 기초된 납땜을 사용하였다. 그러나, 이러한 주석-납에 기초된 납땜은 장치가 사용 후에 적절히 폐기되지 않으면 지구 환경에 악영향을 미칠 수 있는 독성 중금속인 납을 포함한다. 이러한 이유에서, 최근에는, 전술된 문제를 해결하여 환경 오염을 미연에 방지하기 위하여 바람직하게는 납을 포함하지 않는 무연 납땜이 사용된다.
통상적으로, 주석-은 기초 납땜이 무연 납땜으로서 널리 알려져 있다. 주석-은 기초 납땜이 상대적으로 안정적인 특성을 나타내기 때문에, 그것은 또한 주석-납 기초 납땜을 위한 기판으로서 전자 소자를 장착하기 위하여 사용된 이전처럼 높은 안정성을 보장할 수 있다. 그러나, 주석-은 기초 납땜은 주석-납 기초 납땜의 용융점, 즉 약 183℃보다 높은 220℃보다 약간 낮은 용융점을 갖는다. 이러한 높은 용융점은 주석-납 기초 납땜과 함께 사용하기 위한 장착 장치 및 장착 방법을 그대로 사용하는 것을 어렵게 한다. 특히, 특정 전자 소자는 약 230℃의 온도를 견대는데 반해, 220℃의 용융점을 갖는 주석-은 기초 납땜이 납땜을 위하여 노 내부에서 용융되면 이러한 전자 소자는 몇몇 경우에 240℃ 이상 가열될 수도 있다. 그러므로, 다양한 전자 소자를 장착하기 위한 주석-은 기초 납땜의 사용은 전자 소자에게 보다 높은 온도를 견디도록 요구한다는 문제가 생긴다.
높은 용융점을 갖는 주석-은 기초 납땜과 다른 무연 납땜으로 주석-아연 기초 납땜이 있는데, 이것의 용융점은 200℃보다 약간 낮아서, 만일 주석-아연 기초 납땜이 전자 소자를 장착하기 위하여 사용된다면, 기존의 설비 및 전자 소자가 그대로 사용될 수 있다.
그러나, 전술된 주석-아연 기초 납땜은 종래의 주석-납 기초 납땜과 비교하면, 산화에 대한 아연의 높은 수용성 및 낮은 습윤성(wettability)의 문제점을 갖는다. 이는 만일 전자 소자가 종래의 설비 및 장착 방법을 사용하는 주석-아연 기초 납땜에 의하여 장착된다면 예전과 유사한 납땜 품질 및 신뢰성을 보장하는데 문제점을 일으킨다.
주석-아연 기초 납땜의 습윤성을 개선시키는 방법으로서, 주석-아연 기초 납땜 내에 비스무스(Bi)를 첨가하는 것이 일반적으로 알려져 있고, 이러한 주석-아연-비스무스 기초 납땜을 사용한 역류 공정을 실행하기 위한 기술이 어딘가에서 개시되었다.
그러나, 주석-아연-비스무스 기초 납땜은 현재 가장 일반적인 주석-납 도금과 함께 적용된 리드를 갖는 전자 소자를 사용하여 역류되고, 종래의 역류 공정은 주석-납 도금의 주성분인 납과 주석-아연-비스무스 기초 납땜의 성분인 주석-납-비스무스의 표면과 도금 사이의 경계 주변 구역에서의 반응으로부터 기인하여 저강도/저용융점 합금 층의 형성을 초래하는 주석-아연-납 및 주석-납-비스무스의 분리를 경험한다. 따라서, 이러한 경계 구역 내의 저강도/저용융점 합금 층은 장착 품질 및 신뢰성에 악영향을 미친다.
특히, 전술된 양측면 역류 공정의 제2 역류 공정 및 역류/정류 합성 공정의 정류 공정에서, 주석-아연-납, 주석-납-비스무스 등과 같은 저강도/저용융점 합금 의 분리는 전자 소자가 처음 장착되었던 측면 상에서 더욱 진전된다. 그러므로, 전술된 양측면 역류 공정의 제2 역류 공정 및 역류/정류 합성 공정의 정류 공정은 저강도/저용융점 합금이 납땜을 냉각시키기 위한 냉각 단계에서 표면과 납땜 사이의 경계 상에서 홀로 응고되지 않은 채 남는 현상을 경험한다. 이는 PCB가 휘거나 비틀릴 때 경계 구역 내의 전자 소자의 굽힘에 있어서 부분적인 균열 또는 완전한 파열의 가능성을 더욱 높게한다. 이러한 현상은 휘거나 비틀린 PCB에 의하여 발생되는 스트레스에 매우 민감한 QFP, SOP 등과 같은 전자 소자의 네 개의 모퉁이에 위치된 리드에서 현저하게 발견된다.
본 발명의 목적은 납땜 기초 결합 및 장착 구조물의 품질 및 신뢰성을 충분히 보장하기 위하여 표면과 납땜 사이의 경계 근처에서의 저강도/저용융점 합금 층의 형성을 방지할 수 있는 장착 구조물을 제조하는 방법을 제공하는 것이다.
상기된 목적을 달성하기 위하여, 본 발명에 따른 장착 구조물을 제조하는 방법은 1.5℃/초 이상의 냉각 속도로 인쇄 기판 상의 용융된 납땜 페이스트를 강제로 냉각시키고 응고시킨다.
이러한 방식에서, 납땜 페이스트는 저강도/저용융점 합금이 인쇄 기판 상의 표면과 납땜 사이의 경계 주위의 구역에서 분리되기 전에 균일한 구성으로 응고될 수 있다. 이는 인쇄된 가판 상의 표면과 납땜 사이의 경계 주위의 구역에서 저강도/저용융점 합금 층의 형성을 억제할 수 있고, 납땜 기초 결합의 품질 및 신뢰성을 보장할 수 있다. 예컨대, 주석-아연-비스무스 기초 합금이 납땜 페이스트로서 사용될 때, 무연 주석-아연 기초 납땜의 습윤성 상의 개선의 관점에서, 납을 포함하는 도금막이 씌워진 리드를 갖는 전자 소자를 도금하기 위하여, 주석-아연-납(177℃의 용융점) 및 주석-납-비스무스(98℃의 용융점)의 분리를 방지하는 것이 가능하다.
3% 미만의 비스무스를 포함하는 주석-아연-비스무스 기초 합금이 납땜 페이스트로서 사용될 때, 주석-납-비스무스의 분리를 추가적으로 억제하는 것이 가능하다. 덧붙여서, 주석-납-비스무스 기초 납땜의 가요성은 그것이 중량 기준 3% 미만의 비스무스를 포함할 때 증가될 수 있어서, 대기 온도와 같은 환경 변화에 대한 내구성을 향상시킬 수 있다.
또한, 두 가지 이상의 납땜 파우더가 본 발명에서의 사용을 위한 납땜 페이스트에 혼합될 때, 합성 납땜 페이스트는 보다 큰 액상과 고상 사이의 온도 차이를 나타내고, 이로써 칩 형성 결점(chip build-up defect)을 억제하는 것이 가능하다.
인쇄 기판의 하나의 측면 상의 제1 역류 단계 및 인쇄 기판 상의 다른 측면 상의 제2 역류 단계를 포함하는 양측면 역류 공정을 수행하기 위하여, 인쇄 기판의 양측면 상의 납땜은 1.5℃/초 이상의 냉각 속도로 강제로 냉각되고 용융 상태로부터 응고된다. 이러한 경우에, 주석-아연-납 및 주석-납-비스무스의 분리는 인쇄 기판이 제2 역류 단계를 거친 후에도 전자 소자가 제1 역류 단계에 의하여 전에 장착되었던 인쇄 기판의 하나의 측면 상의 표면과 납땜의 경계 주위의 구역에서 방지될 수 있고, 이로써 납땜 기초 결합의 품질 및 신뢰성을 보장하는 것을 가능케한다.
인쇄 기판의 하나의 측면 상의 역류 단계 및 인쇄 기판의 다른 측면 상의 정류 단계를 포함하는 역류/정류 합성 공정을 수행하기 위하여, 제1 공정은 인쇄 기판의 하나의 측면 상의 납땜이 170℃이하의 온도로 유지되는 정류 단계 중에 수행된다. 이러한 경우에, 역류 단계에서 매우 작은 분량으로 형성된 주석-아연-납이 전자 소자가 이전에 역류 단계에 의하여 장착되었던 인쇄 기판의 하나의 측면 상의 정류 단계 동안 다시 용융되는 것을 방지할 수 있다. 그러므로, 인쇄 기판이 정류 단계를 거친 후에도 인쇄 기판의 하나의 측면 상의 납땜 기초 결합의 품질 및 신뢰성을 보장하는 것이 가능하다.
본 발명의 상기된 그리고 다른 목적, 특징 및 장점은 본 발명의 예를 도시하는 첨부 도면을 참조하여 후술되는 설명으로부터 명백해질 것이다.
제1 실시예
제1 실시예에서, 장착 구조물은 역류에 의하여 PCB의 양측면 상의 전자 소자를 납땜하기 위한 양측면 역류 공정에 의하여 제조된다.
제1 실시예에 따른 역류 공정에서 사용하기 위한 역류 장치는 이전 단계에서 표면 상에 인쇄된 납땜 페이스트 상에 장착된 다양한 전자 소자를 갖는 PCB에 역류 공정을 적용한다. 역류 장치는 납땜 페이스트로서 비스무스를 포함하는 주석-아연 기초 합금인 주석-아연-비스 기초 합금을 채용한다. 납을 포함하는 도금막으로 씌워진 리드를 갖는 전자 소자는 PCB 상에 장착된 전자 소자 중 하나로서 사용된다.
도3에 도시된 바와 같이, 제1 실시예에 따른 역류 공정에서 사용하기 위한 역류 장치(1)는 PCB(3) 상에서 역류 공정을 수행하기 위한 노(6)를 포함한다. 노(6)에는 역류 공정에 투입되는 PCB(3)를 도입하기 위하여 일단부 측면 상에서 입구 포트(7)가 제공되고, 역류된 PCB(3)를 제거하기 위하여 다른 단부 측면 상에서 출구 포트(8)가 제공된다. 노(6)의 내부에서 기체 밀폐(airtightness)가 보장된다.
역류 장치(1)는 또한 PCB(3)를 노(6) 내부에 이송하기 위한 이송 메커니즘(11), PCB(3) 상에서 납땜 페이스트를 가열하고 용융시키기 위한 가열 유닛(12) 및 PCB(3) 상에서 가열되고 용융된 납땜 페이스트를 냉각시키고 응고시키기 위한 냉각 유닛(13)을 포함한다.
이송 메커니즘(11)은 그 위에서 PCB(3)가 운반되는 운반구(15) 및 소정의 이송 속도로 이송 경로를 따라 도3의 화살표에 의하여 지시된 방향으로 운반구(15)를 구동시키기 위한 구동 메커니즘(도시 생략)을 갖는다. 이송 경로는 운반구(15)가 노(6) 내부의 입구 포트(7)로부터 출구 포트(8)까지 이동하도록 하기 위하여 제공된다. 이러한 이송 메커니즘(11)은 PCB(3)를 예컨대, 약 0.7 m/초의 이송 속도로 이송한다.
가열 유닛(12) 및 냉각 유닛(13)은 각각 노(6) 내부의 이송 경로를 따라 배열된다. 가열 유닛(12)은 이송 경로를 중심으로 각각에 대하여 대향한 위치에서 입구 포트(7) 근처에 배열된다. 냉각 유닛(13)은 이송 경로를 중심으로 각각에 대하여 대향한 위치에서 출구 포트(8) 근처에 교대료 배열된다.
각각의 가열 유닛(12)은 납땜 페이스트를 소정의 온도로 미리 가열시키고 가 열된 납땜 페이스트를 유지하기 위한 사전 가열기(16) 및 납땜 페이스트를 용융시키기 위하여 납땜 페이스트를 용융점 이상으로 가열하기 위한 가열기(17)를 이송 메커니즘(11)의 이송 경로를 따라 이러한 순서로 갖는다.
각각의 냉각 유닛(13)은 냉각기를 PCB(3)로 보내기 위한 냉각 팬(18) 및 냉각 팬(18)으로부터 보내진 냉각기를 냉각시키기 위한 냉각 회로(도시 생략)를 갖는다. 냉각 회로는 소정의 냉매를 순환시키도록 구성된다. 이어서, 냉각 유닛(13)은 1.5℃/초 이상의 냉각 속도로 약 210℃까지 가열된 PCB(3) 상의 납땜 페이스트를 냉각시키고 응고시키도록 설정된다.
다음으로, 도3에 도시된 역류 장치(1)를 사용하는 양측면 역류 공정에 대하여 기술한다. 또한, 도4를 참조하여 역류 장치(1) 내부의 납땜 페이스트의 온도의 변화에 대하여 기술한다. 도4에서, 수직 축은 PCB(3) 상의 전자 소자의 리드 근처의 납땜 페이스트의 온도(℃)를 나타낸다. 또한, 도4에서, 실선(L1)은 제1 실시예에 따른 역류 장치(1)를 사용할 때의 납땜 페이스트 온도 변화 곡선을 지시하고, 파선(L2)은 종래의 역류 장치를 사용할 때의 납땜 페이스트 온도 변화 곡선을 지시한다.
처음으로, 납땜 페이스트가 인쇄되고 전자 소자가 하나의 측면 상에 장착된 PCB(3)가 역류 장치(1)의 노(6) 내부로 도입된다.
노(6) 내부로 도입된 PCB(3)는 이송 메커니즘(11)에 의하여 이송 경로를 따라 이송되고, PCB(3) 상의 납땜 페이스트는 가열 유닛(12)에 의하여 가열된다.
도4의 실선(L1)에 의하여 지시된 바와 같이, 용융점이 200℃보다 약간 낮은 주석-아연-비스무스 기초 납땜이 예컨대 PCB(3) 상에 인쇄된 납땜 페이스트로서 사용될 때, 이송 매커니즘(11)에 의하여 입구 포트(7)로부터 노(6) 내부로 도입된 PCB(3) 상의 납땜 페이스트는 약 150℃ 내지 170℃(온도 x1)까지, 예컨대 PCB(3)의 도입으로부터 135 내지 145 초(시간 t1) 후에 가열 유닛(12)의 사전 가열기(16)에 의하여 가열된다. 약 온도 x1까지 가열된 PCB(3) 상의 납땜 페이스트는 80 내지 100초 동안 사전 가열기(16)에 의하여 이 온도로 유지된다.
이어서, 사전 가열은 PCB(3)의 도입 후 215 내지 245초(시간 t2) 후에 완결되고, 온도 x1으로 유지된 PCB(3)은 이송 메커니즘(11)에 의하여 더 이송된다. PCB(3) 상의 납땜 페이스트는 약 210℃(온도 x3) 이상으로 가열되고, PCB(3)의 도입으로부터 265 내지 305초(시간 t3) 후에 가열 유닛(12)의 가열기(17)에 의하여 용융된다.
이어서, PCB(3)는 이송 메커니즘(11)에 의하여 더 이송되고, PCB(3) 상의 용융된 납땜 페이스트는 약 13초(냉각 시간 T) 만에 냉각 유닛(13)의 냉각 팬(18)에 의하여 약 190℃(온도 x2) 이하로 냉각된다. 이러한 경우에, 냉각 유닛(13)은 1.5℃/초 이상의 냉각 속도로 PCB(3) 상의 납땜 페이스트를 냉각 및 응고시킨다.
PCB(3) 상에서, 용융된 납땜 페이스트는 전자 소자를 장착시키기 위하여 냉각 유닛(13)에 의하여 용융점 이하로 냉각되고 응고된다. 냉각된 PCB(3)는 도입으로부터 278 내지 318초(시간 t4) 후에 출구 포트(8)로부터 제거되고, 소정의 시간 동안 대기 온도 하에 놓여진다. PCB(3)는 주석-아연-납(177℃의 용융점)과 납으로부터 제조되고 리드 상의 도금막의 성분인 주석-납-비스무스(98℃의 용융점)와 주석-아연-비스무스 기초 납땜의 성분인 주석-아연-비스무스의 분리에 의하여 표면과 납땜의 경계 상의 저강도/저용융점 합금 층이 형성되는 것으로부터 방지된다. 따라서, 전자 소자는 PCB(3) 상에 확실하게 결합된다.
반면, 도4의 파선(L2)에 의하여 지시된 바와 같이, 종래의 역류 공정은 약 0.5 내지 0.8℃/초의 냉각 속도로 냉각 유닛(13)에 의하여 PCB(3) 상의 납땜 페이스트를 냉각 및 응고시킨다. 이러한 냉각 속도로 납땜 페이스트가 냉각 및 응고되는 PCB(3) 상에서, 주석-아연-납과 주석-납-비스무스는 표면과 납땜 사이의 경계 상에서 분리되고, 이는 경계상의 저강도/저용융점 합금 층의 형성을 초래한다.
특히, 제1 실시예에 따른 역류 공정은 종래의 역류 공정에 따른 냉각 곡선(L2)의 기울기보다 가파른 냉각 속도를 나타내는 냉각 곡선(L1)의 기울기로부터 알 수 있는 바와 같이, 종래의 역류 공정보다 약 두 배 내지 세 배의 냉각 속도로 납땜 페이스트를 냉각 및 응고시킨다. 이러한 이유로, 납이 PCB(3) 상에 장착된 전자 소자의 리드 상의 도금막으로부터 확산되어, 납땜 페이스트는 주석-아연-납 및 주석-납-비스무스가 표면과 납땜 사이의 경계 상에서 분리되기 전에 균일한 구성으로 응고될 수 있다.
이는 표면과 납땜 사이의 경계 상의 주석-아연-납 및 주석-납-비스무스의 분리에 의한 저강도/저용융점 합금 층의 형성을 방지하므로, PCB(3)의 하나의 측면 상에 장착된 전자 소자는 납땜에 의하여 보장되는 충분한 강도로 결합되고, 이로써 불완전한 납땜을 방지한다.
이어서, 역류 장치(1)의 노(6)가 이전 단계의 역류에 의하여 하나의 측면 상에 장착된 전자 소자를 갖고 다른 측면 상에 인쇄된 납땜 페이스트 상에 설치된 전자 소자를 갖는 PCB(3)를 수용한다.
이후에, 역류 공정은 역류 장치(1)의 노(6)의 내부에서 PCB(3)의 하나의 측면 상에서의 전술된 역류 공정과 유사한 방식으로 PCB(3)의 다른 측면으로 적용된다. 따라서, PCB(3)의 다른 측면 상에 장착된 전자 소자도 납땜에 의하여 보장된 충분한 강도로 결합되고, 이로써 불완전 납땜을 방지한다.
이러한 경우, 이전에 PCB(3)의 하나의 측면 상에서 역류에 의하여 장착되었던 전자 소자의 리드 상의 납땜 페이스트도 1.5℃/초 이상의 냉각 속도로 냉각 유닛(13)에 의하여 빠르게 냉각된다. 그러므로, PCB(3)의 하나의 측면 상의 납땜 페이스트가 가열 유닛(12)의 가열에 의하여 다시 용융될 지라도, 납땜 페이스트는 빠르게 냉각 및 응고된다. 그러므로, 이전에 PCB(3)의 하나의 측면 상에 장착되었던 전자 소자는 납땜에 의하여 보장되는 충분한 강도로 결합되고, 이로써 PCB(3)가 다른 측면 상에서 역류 공정을 거친 후에도 불완전 납땜을 방지한다.
PCB(3)의 다른 측면 상에서의 제2 역류 공정에서, 전체 PCB(3)는 PCB(3)하나의 측면 상에서의 제1 역류 공정에서 장착된 전자 소자의 영향 때문에, 제1 역류 공정 동안의 열용량보다 큰 열용량을 가져서, 납땜 페이스트의 온도를 냉각시키기 힘들어진다는 것이 인지되어야 한다. 이러한 이유에서, 만일 냉각 유닛(13)이 단순히 제1 역류 공정과 제2 역류 공정에서 동일하게 설정된다면, 냉각 속도는 제2 역류 공정에서 보다 느릴 것이다. 그러므로, 제1 역류 공정에서보다 제2 역류 공정에서 냉각 속도가 높도록 냉각 유닛(13)을 설정하는 것이 바람직하다.
제1 실시예에 따른 역류 공정에서, 냉각 유닛(13)의 냉각 속도는 주석-아연-납(177℃의 용융점)과 주석-납-비스무스(98℃의 용융점)의 분리를 방지하기 위하여 1.5℃/초 이상으로 설정된다. 다른 것들 사이에서, 주석-납-비스무스의 분리는 주석-아연-비스무스 기초 납땜 내의 비스무스의 양을 중량 기준 3% 미만으로 줄임으로써 더욱 억제될 수 있다.
이제 도5 및 도6을 참조하여, 중량 기준 3%의 비스무스를 포함하는 주석-아연-비스무스 납땜이 납땜 페이스트로서 사용될 때 전자 소자의 리드가 납땜에 의하여 어떻게 결합되고, 주석-납 기초 합금이 전자 소자의 리드를 씌우기 위하여 도금막으로서 어떻게 사용되는지에 관하여 기술될 것이다.
먼저, 도5를 참조하면, PCB의 하나의 측면 상의 제1 역류 공정에 의하여 장착된 전자 소자의 납땜에 의하여 결합된 리드의 구성이 도시된다. 도5는 제2 역류 공정이 PCB의 다른 측면 상에서 수행되기 전의 구성을 도시한다. 주석-아연-비스무스 기초 납땜을 위한 최적의 성분을 확인하기 위하여, 여기서 사용되는 역류 장치는 0.5℃/초 내지 0.8℃/초의 냉각 속도에서 용융된 납땜 페이스트를 냉각 및 응고시키는 종래의 역류 장치이다. 또한, 도5에서, 최상부의 그림은 납땜에 의하여 결합된 전자 소자의 리드의 일부의 확대된 단면을 도시하고, "SEM"이라고 표시된 그림은 최상부 그림 내의 점선에 의하여 둘러싸인 부분(PAD)의 더욱 확대된 단면을 도시한다. "Pb"와 같은 원소의 이름으로 표시된 그림은 "SEM"이라고 표시된 그림에 의하여 도시된 구역 내에 관련된 원소가 존재하는지의 여부를 표시하고, 여기서 원소는 그림에서 백색으로 보이는 부분 내에 존재한다.
도5에 도시된 바와 같이, 주석-아연-납 뿐만 아니라 주석-납-비스무스의 분리도 비스무스가 극히 적은 양일 지라도 납땜에 의하여 결합된 전자 소자의 리드의 일부 내의 주석, 아연, 납 외에 감지된다는 사실로부터 발생한다는 것이 발견된다. PCB의 구리 박막의 성분인 구리, 전자 소자의 리드의 성분인 철, 니켈이 감지된다는 것을 도시하는 도5에서 구리, 철, 니켈도 감지된다는 것이 인지되어야 한다.
다음으로 도6을 참조하면, 제2 역류 공정이 PCB의 다른 측면 상에서 수행된 후에 납땜에 의하여 결합된 전자 소재의 리드의 일부의 확장된 현미경 사진이 도시된다.
도6에 도시된 바와 같이, PCB의 다른 측면 상에서 수행된 제2 역류 공정 후에, PCB의 하나의 측면 상에서의 제1 역류 공정에 의하여 장착되었던 전자 소자의 납땜에 의하여 결합된 리드의 일부 내에서 균일이 발생한다는 것이 발견된다.
전술된 바와 같이, 중량 기준 3%의 비스무스를 포함하는 주석-아연-비스무스 기초 납땜을 선택할 때, 주석-아연-납의 분리가 아닌 주석-납-비스무스의 분리가 발생한다. 이러한 경우, 비스무스가 단순히 극히 소량 감지된다는 사실로부터, 비스무스의 함량의 바람직한 범위는 주석-납-비스무스의 추가적인 억제를 위하여 중량 기준 3% 미만이다.
그러나, 표1에 도시된 바와 같이, 주석-아연-비스무스 기초 납땜은 비스무스 의 함량이 적어질수록 액상과 고상 사이의 더욱 작은 온도 차이를 나타낸다.
성분 액상 고상 온도 차이
주석-9아연 199 199 0
주석-8아연-1비스무스 199 192 7
주석-8아연-3비스무스 197 187 10
(표1)
예컨대, 두 개의 전극을 포함하는 전자 소자가 역류에 의하여 두 개의 전극 중 하나 상에서 납땜될 때, 처음엔 PCB 상의 온도 차이 때문에 용융이 시작된다. 이러한 경우, 전자 소자는 용융된 납땜의 표면 장력에 의하여 끌리는 다른 전극 때문에 상승되고, 이로써 소위 칩 형성 결점을 일으킨다. 그러므로, 액상과 고상 사이의 온도 차이가 커질수록, 납땜의 표면 장력을 감소시키도록 더욱 작은 양의 납땜이 초기에 용융되기 때문에 칩 형성을 억제하는데 유리하다.
이러한 점 때문에, 제1 실시예에서, 주석-아연-비스무스 기초 납땜 페이스트가 주석-아연-비스무스 내의 비스무스의 중량 기준 함량을 3% 미만으로 조정하고 액상과 고상 사이의 온도 차이를 증가시키기 위하여 생성될 때 납땜 파우더의 두 가지 이상의 종류가 페이스트 형태로 혼합된다.
특히, 2%의 비스무스를 포함하는 주석-아연-비스무스 기초 납땜 페이스트를 생성하기 위하여, 예컨대 납땜 페이스트를 생성하기 위한 다음의 중량 비율로 두 가지 종류의 납땜 파우더가 페이스트 형태로 혼합된다.
1. 주석-8아연-3비스무스: 중량 기준 67%;
2. 주석-9아연 : 중량 기준 33%
반면, 1%의 비스무스를 포함하는 주석-아연-비스무스 기초 납땜 페이스트를 생성하기 위하여, 예컨대 납땜 페이스트를 생성하기 위한 다음의 중량 비율로 두 가지 종류의 납땜 파우더가 페이스트 형태로 혼합된다.
1. 주석-8아연-3비스무스: 중량 기준 33%;
2. 주석-9아연: 중량 기준 67%
전술된 예에서 생성된 납땜 페이스트가 1% 또는 2%의 비스무스를 포함하지만, 이들은 주석-8아연-3비스무스와 액상과 고상 사이의 동일한 온도 차이를 나타내므로, 초기에 용융되는 납땜의 양을 감소시키는 것이 가능하다. 이로써 납땜의 표면 장력을 감소시킬 수 있으므로, 칩 형성 결점을 억제하는 것이 가능하다. 전술된 구성 및 중량 비율이 어떠한 의미에서도 예시적이며, 다른 구성 및 중량 비율을 가지고 유사한 효과를 내는 것들도 생성될 수 있다는 것이 이해되어야 한다.
전술된 바와 같이, 제1 실시예는 주석-아연-납(177℃의 용융점) 및 주석-납-비스무스(98℃의 용융점)가 분리되기 전에 용융된 납땜 페이스트를 급속히 냉각시키고 응고시키기 위한 역류 장치(1)의 냉각 유닛(13)을 위하여 1.5℃/초 이상의 냉각 속도를 설정한다.
그러므로, 제1 실시예는 표면과 납땜의 경계 상의 주석-납-비스무스 및 주석-아연-납의 분리에 의한 저강도/저용융점 합금 층의 형성을 억제하여, 납땜 기초 결합의 품질 및 신뢰성이 PCB(3) 상에 장착된 전자 소자를 위하여 보장된다.
중량 기준 3% 미만의 비스무스를 함유한 주석-아연-비스무스 기초 납땜이 납땜 페이스트로서 사용될 때, 주석-납-비스무스의 분리를 추가적으로 억제하는 것이 가능하다. 반면, 주석-아연-비스무스 기초 납땜이 보다 높은 함량의 비스무스를 갖기 때문에, 합성 납땜은 단단해지고 깨지기 쉬워져서 가요성을 상실하여 환경 변화에 대한 내구성이 저하된다. 그러나, 납땜의 가요성은 납땜이 중량 기준 3% 이하의 비스무스를 포함할 때 개선될 수 있어서, 대기와 같은 환경 변화에 대한 내구성을 개선하는 것도 가능하다.
두 가지 이상의 납땜 파우더가 중량 기준 3% 미만의 비스무스를 포함하는 주석-아연-비스무스 기초 납땜 페이스트에 혼합될 때, 합성 납땜 페이스트는 액상과 고상 사이의 보다 큰 온도 차이를 나타내므로, 이로써 칩 형성 결점을 억제하는 것이 가능하다.
전술된 실시예가 전자 소자를 역류에 의하여 PCB의 양측면 상에 장착하기 위한 양측면 역류 공정에 대하여 적용되었지만, 본 발명은 또한 전자 소자를 역류에 의하여 PCB의 하나의 측면 상에만 장착하기 위한 일측면 역류 공정에도 적절히 적용된다.
또한, 전술된 실시예가 주석-납과 같은 납을 포함하는 도금막으로 씌워진 리드를 갖는 전자 소자의 결합에 적용되었지만, 본 발명은 또한 납땜 페이스트가 적용되는 위치 내에 납을 포함할 수도 있는 다른 전자 소자를 결합시키기 위하여 적절히 적용될 수도 있다.
제2 실시예
제2 실시예에서, 장착 구조물은 PCB(3)의 하나의 측면 상에서 역류에 의하여 전자 소자를 납땜하고 이어서 PCB(3)의 다른 측면 상에서 정류에 의하여 전자 소자를 납땜하기 위한 역류/정류 합성 공정에 의하여 제조된다.
제2 실시예에 따른 정류 공정 내에서 사용하기 위한 정류 장치는 정류 공정을 다양한 전자 소자의 리드가 PCB 상에서 전자 소자를 설치하기 위하여 삽입되는 관통구를 갖는 PCB에 적용한다. 정류 공정 내에서 사용하기 위한 납땜으로서, 주석-아연 기초 합금 등은 무연 촉진의 관점으로부터 바람직하게 사용된다. 또한, 납을 포함하는 도금막으로 씌워진 리드를 갖는 이러한 전자 소자는 PCB 상에 장착되는 전자 소자로서 사용된다.
도7에 도시된 바와 같이, 제2 실시예에 따른 정류 공정에서 사용하기 위한 정류 장치(20)는 PCB(3) 상에서 정류 공정을 수행하기 위한 노(21)를 포함한다. 노(21)에는 PCB(3)가 정류 공정을 위하여 노(21) 내부로 도입되는 일단부 측면 상의 입구 포트(22) 및 유동된 PCB(3)가 노(21)로부터 제거되는 다른 단부 측면 상의 출구 포트(23)가 제공된다.
또한 정류 장치(20)는 노(21) 내부에서 PCB(3)를 이송하기 위한 이송 메커니즘(24), 내부에 저장된 용융된 납땜을 PCB(3)를 향하여 분사하기 위한 납땜 배쓰(25) 및 PCB(3) 상에서 용융된 납땜을 냉각시키고 응고시키기 위한 냉각 유닛(26)을 포함한다.
이송 메커니즘(24)은 그 위에서 PCB(3)가 운반되는 운반구(27) 및 소정의 이송 속도로 이송 경로를 따라 도7의 화살표(b)에 의하여 지시된 방향으로 운반구(27)를 구동시키기 위한 구동 메커니즘(도시 생략)을 포함한다. 이송 경로 는 운반구(27)가 노(21) 내부의 입구 포트(22)로부터 출구 포트(23)까지 이동하도록 하기 위하여 제공된다. 이러한 이송 메커니즘(24)은 PCB(3)를 예컨대, 약 1.0 m/초의 이송 속도로 이송한다.
납땜 배쓰(25)는 노(21) 내부의 이송 경로의 하부에 배열된다. 이러한 납땜 배쓰(25)는 노즐(28, 29)를 포함하여, 용융된 납땜이 노즐(28)로부터의 납땜의 제트 기류(제1 제트 기류)와 노즐(29)로부터의 납땜의 제트 기류(제2 제트 기류)로 만들어지는 이중 파형으로 PCB(3)를 향하여 분사된다.
냉각 유닛(26)은 노(21) 내부의 이송 경로를 따라 출구 포트(23)의 근처에 배열된다. 이러한 냉각 유닛(26)은 예컨대 냉각 팬을 사용하여 구동될 수 있지만, 그것이 냉각기를 PCB(3)로 보낼 수 있는 한 다른 구성이 채용될 수도 있다.
제2 실시예에 따른 역류 공정 내에서 사용하기 위한 역류 장치 및 납땜 페이스트는 전술된 제1 실시예에서 사용되는 것들과 유사하다.
다음으로, 도3에 도시된 역류 장치(1) 및 도4에 도시된 정류 장치(20)를 사용하는 정류/역류 합성 공정에 대하여 기술한다.
처음으로, 이전 단계에서 하나의 측면 상에 인쇄된 납땜 페이스트 상에 설치된 전자 소자를 갖는 PCB(3)가 도3에 도시된 역류 장치(1)의 노(6)의 내부로 도입된다.
노(6) 내부로 도입된 PCB(3)는 이송 경로를 따라 이송 메커니즘(11)에 의하여 이송되고, PCB(3) 상의 납땜 페이스트는 가열 유닛(12)에 의하여 용융점 이상으로 가열된다.
PCB(3)는 이송 메커니즘(11)에 의하여 더 이송되고, PCB(3)상의 용융된 납땜 페이스트는 PCB(3) 상에 전자 소자를 장착하기 위하여 1.5℃/초 이상의 냉각 속도로 냉각 유닛(13)에 의하여 급속히 냉각되고 응고된다.
이러한 방식으로, 주석-납-비스무스(98℃의 용융점)와 주석-아연-납(177℃의 용융점)의 분리가 PCB(3)의 하나의 측면 상에서 억제될 수 있다. 또한, 3% 미만의 비스무스를 포함하는 주석-아연-비스무스 기초 납땜이 납땜 페이스트로서 사용될 때, 주석-납-비스무스의 분리는 더욱 억제될 수 있다. 또한, 두 가지 이상의 납땜 파우더가 주석-아연-비스무스 기초 납땜 페이스트에 혼합될 때, 칩 형성 결점이 억제될 수 있다.
따라서, 도7에 도시된 정류 장치(20)의 노(21)는 이전 단계에서 역류에 의하여 하나의 측면 상에 장착된 전자 소자를 갖고 하나의 측면으로부터 PCB(3)의 관통구를 통하여 삽입된 리드와 함께 다른 측면 상에 설치된 다른 전자 소자를 갖는 PCB(3)를 수용한다.
노(21) 내부로 도입된 PCB(3)는 노(2) 내부의 이송 경로를 따라 납땜 배쓰(25)의 상부로 이송 메커니즘(24)에 의하여 이송된다.
이어서, 용융된 납땜은 역류에 의하여 PCB(3)의 하나의 측면 상에 장착된 전자 소자의 납땜에 의하여 결합된 부분 내에서 온도가 170℃ 이하로 유지되는 동안 납땜 배쓰(25)의 노즐(28, 29)로부터 PCB(3)를 향하여 분사된다.
전자 소자가 역류에 의하여 장착되었던 PCB(3)의 하나의 측면 상에서, 주석-아연-납(177℃의 용융점)의 분리는 전술된 역류 공정 내에서 냉각 속도롤 조정함으 로써 억제될 수 있으나, 완전히 제거되는 것은 아니므로, 주석-아연-납의 흔적이 존재한다. 이러한 이유에서, PCB(3)의 하나의 측면 상에 매우 소량 존재하는 주석-아연-납이 다시 용융되는 것을 방지하기 위하여 170℃ 이하의 온도가 정류 공정 동안 PCB(3)의 하나의 측면 상에 이전에 장착된 전자 소자의 납땜에 의하여 결합된 부분 내에서 유지된다. 이는 PCB(3)의 하나의 측면 상의 전자 소자의 납땜에 의하여 결합된 부분의 품질 및 신뢰성을 보장할 수 있다. 전술된 바와 같이, 주석-납-비스무스(98℃의 용융점)의 분리는 중량 기준 3% 미만의 비스무스를 포함하는 주석-아연-비스무스 기초 납땜을 사용함으로써 억제될 수 있다.
이어서, PCB(3)는 이송 메커니즘(24)에 의하여 더 이송되고, PCB(3) 상의 용융된 납땜은 냉각 유닛(26)에 의하여 용융점 이하로 냉각되고 응고되며, 이로써 PCB(3) 상에 전자 소자가 장착된다.
이제 도8과 도9를 참조하여, PCB(3)의 하나의 측면 상의 납땜에 의하여 결합된 부분을 역류/정류 합성 공정 내의 정류 공정 동안 전술된 온도로 조정하는 방법이 기술될 것이다.
도8에 도시된 정류 장치(30)는 냉각 유닛(31)이 상부로부터 PCB(3)를 냉각시키기 위하여 추가적으로 제공된다는 점에서 도7의 정류 장치(20)와 다르다. 이러한 냉각 유닛31)은 예컨대, 냉각 팬에 의하여 구동될 수 있지만, 그것이 냉각기를 PCB(3)에 보내는 한 다른 구성이 채용될 수도 있다. 도7의 부분과 유사한 도8의 부분은 동일한 참조 부호로서 지시되었고, 그것에 대한 기술은 생략된다.
도8에서 도시된 예에서, 정류 공정은 냉각 유닛(31)이 상부로부터 이전에 역 류에 의하여 PCB(3)의 하나의 측면 상에 장착되었던 전자 소자의 납땜에 의하여 결합된 부분으로 냉각기를 공급하는 동안 수행된다. 이는 납땜에 의하여 결합된 부분의 온도가 납땜 배쓰(25)로부터 분사되는 납땜의 열 때문에 상승하는 것을 방지한다. 역류 장치의 노와는 달리, 정류 장치의 노 내부에서는 기체 밀폐가 보장되지 않는다. 그러므로, 납땜 배쓰(25) 내부에 저장된 납땜이 냉각기에 의하여 산화되는 것을 방지하기 위하여 냉각기로서 질소 가스가 사용되는 것이 바람직하다.
도9a 및 도9b에서 도시된 예에서, 정류 공정은 다른 측면으로부터 PCB(3)의 하나의 측면 상에 전에 장착된 표면 장착부(70)를 쒸우기 위하여 PCB(3)의 다른 측면 상에 적용된 단열 재료와 함께 수행된다. 이러한 방식에서, 납땜 배쓰(25)의 노즐로부터 분사된 납땜의 열이 납땜에 의하여 결합된 부분으로 전도되는 것이 방지된다.
예컨대, 도9a에서 도시된 예에서, 마스킹 테이프(72)가 표면 장착부(70)를 씌우기 위한 단열 재료로서 PCB(3)의 다른 측면 상에 부착되고, 정류 공정은 이러한 상태에서 수행된다. 마스킹 테이프(72)로서 적절한 재료는 큰 열용량 또는 작은 열전도성을 가져야 한다. 예컨대, 종이 테이프, 알루미늄 테이프 등이 이러한 목적을 위하여 사용될 수도 있다.
도9b에서 도시된 예에서, 정류 공정은 단열 재료로서 기능하는 트레이(73) 상에 놓인 PCB(3)와 함께 수행된다. 트레이(73)로서의 사용에 적절한 재료는 큰 열용량 또는 작은 열전도성을 가져야 한다. 트레이(73)는 관통구 부분(71)의 리드가 연장되는 PCB(3)의 관통구에 상응하는 개구와 함께 형성된다. 단열 재료는 남 땜 배쓰(25)로부터 분사된 납땜으로부터의 열전도를 제한하는 한 전술된 마스킹 테이프 및 트레이 이외의 어떠한 대체물일 수도 있다.
전술된 것을 대체할 다른 방법은 이송 메커니즘(24)에 의한 PCB(3)의 이송 속도를 증가시키는 것(예컨대, 1.0m/초의 표준 이송 속도에 비하여 약 1.5m/초 까지의 증가), 또는 정류 공정에서 통상적으로 채용되는 노즐(28, 29)을 사용하는 이중 파형을 제2 제트 기류[노즐(29)로부터의 제트 기류] 만을 사용하는 단일 파형으로 변형시키는 것을 포함할 수도 있다. 전술된 방법은 개별적으로 사용될 수도 있고 혼합되어 사용될 수도 있다.
전술된 바와 같이, 제2 실시예는 PCB(3)의 하나의 측면 상의 역류 공정 동안 역류 장치(1)의 냉각 유닛(13)을 위하여 1.5℃/초 이상의 냉각 속도를 설정함으로써 주석-아연-납(177℃의 용융점)과 주석-납-비스무스(98℃의 용융점)의 분리에 의한 저강도/저용융점 금속 층의 형성을 억제한다. 이는 PCB(3)의 하나의 측면 상에 전에 장착된 전자 소자를 위한 납땜 기초 결합의 품질 및 신뢰성을 보장한다.
또한, 중량 기준 3% 미만의 비스무스를 포함하는 주석-아연-비스무스 기초 납땜이 납땜 페이스트로서 사용될 때, 주석-납-비스무스의 분리를 더욱 억제하는 것이 가능하다. 또한, 두 가지 이상의 납땜 파우더가 주석-아연-비스무스 기초 페이스트에 혼합될 때, 칩 형성 결점이 억제될 수 있다.
또한, 제2 실시예는 정류 공정 동안 PCB(3)의 하나의 측면 상에서 역류에 의하여 이전에 장착되었던 전자 소자의 납땜에 의하여 결합된 부분의 온도를 170℃이 하로 유지하고, PCB(3)의 하나의 측면 상에 매우 작은 양 존재하는 주석-아연-납이 다시 녹는 것을 방지할 수 있다. 이는 PCB(3)가 다른 측면 상에서 후속적인 정류 공정을 거친 이후에도 PCB(3)의 하나의 측면 상에 전에 장착되었던 전자 소자의 납땜 기초 결합의 품질 및 신뢰성을 보장한다.
전술된 실시예가 주석-납과 같은 납을 포함하는 도금막으로 씌워진 리드를 갖는 전자 소자의 결합에 적용되었지만, 본 발명은 또한 납땜 페이스트가 적용된 위치 내에서 납을 포함할 수도 있는 다른 전자 소자를 결합시키기 위하여 적절히 적용된다.
본 발명의 양호한 실시예가 특정 용어를 사용하여 기술되었지만, 이러한 기술은 단지 예시적인 목적을 위한 것이고, 후술되는 청구의 범위의 사상 또는 범주로부터 벗어나지 않고 수정 및 변형이 이루어질 수 있다는 것이 이해되어야 한다.

Claims (21)

  1. 인쇄 기판과, 상기 인쇄 기판에 장착되어 있고, 리드의 도금막에 Pb가 포함되어 있는 전자 부품으로 이루어지는 장착 구조물를 제조하는 방법이며,
    a) 상기 인쇄 기판에, Bi 함유량이 3% 미만인 Sn-Zn계 합금으로 이루어지는 납땜 페이스트를 부착시키고, 그 납땜 페이스트를 통해 상기 전자 부품을 상기 인쇄 기판에 탑재하는 공정과,
    b) 상기 인쇄 기판 상에 부착된 상기 납땜 페이스트를 가열하여 용융시키는 공정과,
    c) 상기 전자 부품의 리드의 도금막에 포함되는 Pb가 상기 납땜 페이스트에 녹아 들어가고, 상기 납땜 페이스트가 용융된 상태로부터, 그 납땜 페이스트를 1.5℃/초 이상 2.4℃/초 이하의 냉각 속도를 갖고 강제적으로 냉각하여 응고시키는 공정을 포함하는 제조 방법.
  2. 제1항에 있어서, 상기 b) 공정은 상기 납땜 페이스트를 210℃ 이상으로 가열하는 것을 포함하는 제조 방법.
  3. 제1항에 있어서, 상기 c) 공정은 상기 납땜 페이스트를 190℃ 이하로 냉각시키는 것을 포함하는 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 납땜 페이스트는 두 가지 이상의 납땜 분말을 조합시켜 페이스트화한 것인 제조 방법.
  8. 제1항에 있어서, 상기 공정 a), 공정 b) 및 공정 c)를 지나서 상기 인쇄 기판의 한 쪽의 면에 제1 전자 부품을 장착한 후, 상기 공정 a), 공정 b) 및 공정 c)를 지나서 상기 인쇄 기판의 다른 쪽의 면에 제2 전자 부품을 장착하고,
    상기 제2 전자 부품에 대한 상기 공정 c)는 상기 제2 전자 부품에 대한 상기 공정 b)에 의해 용융된 상기 인쇄 기판의 양쪽 면의 납땜을 상기 냉각 속도를 갖고 강제적으로 냉각하여 응고시키는 것을 포함하는 제조 방법.
  9. 제1항에 있어서, 상기 공정 a), 공정 b) 및 공정 c)를 지나서 상기 인쇄 기판의 한 쪽의 면에 제1 전자 부품을 장착한 후, 상기 인쇄 기판의 한 쪽의 면측으로부터 상기 인쇄 기판의 관통 홀에 리드를 삽입 관통하여 제2 전자 부품을 탑재하는 공정과,
    상기 제2 전자 부품을 상기 인쇄 기판의 한 쪽의 면측의 납땜의 온도를 170℃ 이하로 한 상태에서 정류에 의해 장착하는 공정을 더 포함하는 제조 방법.
  10. 제9항에 있어서, 상기 정류 공정은 상기 인쇄 기판의 한 쪽의 면측의 상기 납땜에 냉각풍을 송풍함으로써, 상기 납땜의 온도 조정을 행하는 것을 포함하는 제조 방법.
  11. 제10항에 있어서, 상기 냉각풍은 N2 가스인 제조 방법.
  12. 제9항에 있어서, 상기 정류 공정은 상기 인쇄 기판의 한 쪽의 면측에 장착된 전자 부품을 상기 인쇄 기판의 다른 쪽의 면측으로부터 덮도록 상기 다른 쪽의 면 측에 단열재를 배치함으로써, 상기 납땜의 온도 조정을 행하는 것을 포함하는 제조 방법.
  13. 제12항에 있어서, 상기 단열재는 상기 인쇄 기판에 접착되는 마스킹 테이프인 제조 방법.
  14. 제12항에 있어서, 상기 단열재는 상기 인쇄 기판이 설치되는 트레이인 제조 방법.
  15. 인쇄 기판과,
    리드의 도금막에 Pb가 포함된 전자 부품이며, Bi 함유량이 3% 미만인 Sn-Zn계 합금으로 이루어지는 납땜 페이스트에 상기 리드의 도금막에 포함되는 Pb가 녹아 들어가고 상기 납땜 페이스트가 용융된 상태로 되고 나서, 1.5℃/초 이상 2.4℃/초 이하의 냉각 속도를 갖고 냉각 및 응고된 납땜 페이스트로 상기 인쇄 기판에 접합된 전자 부품을 포함하는 장착 구조물.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제15항에 있어서, 상기 납땜 페이스트는 2 종류 이상의 납땜 분말을 조합시켜 페이스트화한 것인 장착 구조물.
  20. 제15항에 있어서, 상기 인쇄 기판의 한 쪽의 면에는, 상기 납땜 페이스트가 용융 상태로부터 상기 냉각 속도를 갖고 냉각 및 응고되어 제1 전자 부품이 접합되어 있고,
    상기 인쇄 기판의 다른 쪽의 면에는, 상기 한 쪽의 면에 상기 제1의 전자 부품이 접합된 후, 상기 납땜 페이스트가 용융 상태로부터 상기 냉각 속도를 갖고 냉각 및 응고되어 제2 전자 부품이 접합되어 있고,
    상기 인쇄 기판의 상기 다른 쪽의 면측의 상기 납땜 페이스트가 상기 냉각 속도를 갖고 냉각될 때에, 상기 한 쪽의 면측의 납땜도 상기 냉각 속도를 갖고 냉각되어 있는 장착 구조물.
  21. 제15항에 있어서, 상기 인쇄 기판의 한 쪽의 면에는, 상기 납땜 페이스트를 용융 상태로부터 상기 냉각 속도를 갖고 냉각 및 응고되어 제1 전자 부품이 접합되어 있고, 상기 인쇄 기판의 다른 쪽의 면에는, 상기 한 쪽의 면에 상기 제1의 전자 부품이 접합된 후, 상기 한 쪽의 면측으로부터 상기 인쇄 기판의 관통 홀에 리드가 삽입 관통되어 탑재된 제2 전자 부품이 상기 한 쪽의 면 측의 납땜의 온도를 170℃ 이하로 한 상태로 정류에 의해 접합되어 있는 장착 구조물.
KR1020020030515A 2001-06-01 2002-05-31 저강도/저용융점 합금의 분리로 인한 전자 소자의 결합강도 저하 없이 장착 구조물을 제조하는 방법 KR100593774B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00166970 2001-06-01
JP2001166970 2001-06-01
JP2002048026A JP2003051671A (ja) 2001-06-01 2002-02-25 実装構造体の製造方法および実装構造体
JPJP-P-2002-00048026 2002-02-25

Publications (2)

Publication Number Publication Date
KR20020092230A KR20020092230A (ko) 2002-12-11
KR100593774B1 true KR100593774B1 (ko) 2006-07-03

Family

ID=26616218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020030515A KR100593774B1 (ko) 2001-06-01 2002-05-31 저강도/저용융점 합금의 분리로 인한 전자 소자의 결합강도 저하 없이 장착 구조물을 제조하는 방법

Country Status (7)

Country Link
US (1) US6915942B2 (ko)
EP (1) EP1295665B1 (ko)
JP (1) JP2003051671A (ko)
KR (1) KR100593774B1 (ko)
CN (1) CN100340141C (ko)
DE (1) DE60213173T2 (ko)
TW (1) TW551018B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051671A (ja) * 2001-06-01 2003-02-21 Nec Corp 実装構造体の製造方法および実装構造体
FR2854761A1 (fr) * 2003-05-05 2004-11-12 Sagem Procede de fixation de cosses de connexion sur un circuit imprime
US7026582B2 (en) * 2003-05-07 2006-04-11 Visteon Global Technologies, Inc. Vector transient reflow of lead free solder for controlling substrate warpage
JP4040644B2 (ja) * 2005-07-28 2008-01-30 シャープ株式会社 半田付け実装構造の製造方法および半田付け実装方法
DE102005039829A1 (de) * 2005-08-22 2007-03-08 Endress + Hauser Gmbh + Co. Kg Verfahren zum Löten von SMD-Bauteilen, Leiterplatte und Reflow-Lötofen dazu
JP5652689B2 (ja) * 2008-09-24 2015-01-14 株式会社弘輝 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
CN102131352A (zh) * 2010-01-13 2011-07-20 鸿富锦精密工业（深圳）有限公司 一种制造印刷电路板的方法
EP3522687B1 (en) * 2016-09-30 2023-07-19 Fuji Corporation Machine for performing work on substrate, and insertion method
JP6849909B2 (ja) * 2017-02-07 2021-03-31 富士通株式会社 はんだ付け方法、はんだ付け装置、及び噴流ノズルのはんだ濡れの保持方法
CN111975313A (zh) * 2020-08-07 2020-11-24 梁华娇 一种易拉罐底部安装设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124947A (ja) * 1983-12-12 1985-07-04 Nippon Telegr & Teleph Corp <Ntt> リフロ−ボンデイング方法
US5429689A (en) * 1993-09-07 1995-07-04 Ford Motor Company Lead-free solder alloys
KR0156649B1 (ko) * 1995-05-19 1998-11-16 서상기 납이 함유되지 않은 땜질용 주석-아연-비스므스-안티몬 합금
KR20000005917A (ko) * 1998-06-04 2000-01-25 가나이 쓰토무 전자회로기판의제조방법및제조장치
KR20000062454A (ko) * 1999-02-22 2000-10-25 사토 잇사쿠 프린트 기판의 납땜방법, 프린트 기판의 납땜장치 및납땜장치용 냉각장치
JP2002141656A (ja) * 2000-10-31 2002-05-17 Matsushita Electric Ind Co Ltd フローはんだ付け方法および装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254996A (ja) * 1985-09-04 1987-03-10 アルプス電気株式会社 電子部品の実装方法
DE3720912A1 (de) * 1986-07-03 1988-01-07 Licentia Gmbh Verfahren und anordnung zum reflow-loeten und reflow-entloeten von leiterplatten
JPH0666544B2 (ja) 1988-06-11 1994-08-24 太陽誘電株式会社 回路基板の製造方法
JP2866392B2 (ja) 1989-05-24 1999-03-08 株式会社タムラ製作所 はんだ付け方法
JPH03268386A (ja) 1990-03-16 1991-11-29 Sharp Corp 両面プリント配線板への部品実装方法
JP2509373B2 (ja) 1990-07-25 1996-06-19 権士 近藤 プリント基板のリフロ―はんだ付け方法およびその装置
JPH0548376A (ja) 1991-08-20 1993-02-26 Murata Mfg Co Ltd 圧電部品
JP3225979B2 (ja) 1992-09-30 2001-11-05 ソニー株式会社 電子回路の製造方法
US5433368A (en) * 1992-11-10 1995-07-18 Spigarelli; Donald J. Soldering system
JPH0878837A (ja) 1994-09-06 1996-03-22 Matsushita Electric Ind Co Ltd 実装ハンダ付け工法及び実装ハンダ付け済みプリント基板
US5560531A (en) * 1994-12-14 1996-10-01 O.K. Industries, Inc. Reflow minioven for electrical component
JPH0929480A (ja) 1995-07-19 1997-02-04 Fujitsu Ltd はんだペースト
JP3243684B2 (ja) 1995-09-12 2002-01-07 シャープ株式会社 デバイスの実装構造
CN1087994C (zh) 1995-09-29 2002-07-24 松下电器产业株式会社 无铅钎料合金
JPH09266373A (ja) 1996-01-25 1997-10-07 Fujitsu Ltd 電子部品及びその接合方法、並びに回路基板
JPH09206983A (ja) 1996-02-02 1997-08-12 Sony Corp はんだ材料
JP3220635B2 (ja) * 1996-02-09 2001-10-22 松下電器産業株式会社 はんだ合金及びクリームはんだ
JP3643008B2 (ja) 1996-02-09 2005-04-27 松下電器産業株式会社 はんだ付け方法
DE19615338C2 (de) * 1996-04-18 1998-08-20 Helmut W Leicht Verfahren zum Abkühlen von Lötgut
JPH09326554A (ja) * 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 電子部品接合用電極のはんだ合金及びはんだ付け方法
US6231691B1 (en) * 1997-02-10 2001-05-15 Iowa State University Research Foundation, Inc. Lead-free solder
US5928404A (en) * 1997-03-28 1999-07-27 Ford Motor Company Electrical solder and method of manufacturing
JP3688429B2 (ja) * 1997-04-25 2005-08-31 株式会社東芝 電子部品実装用基板および電子部品実装基板
JPH1126924A (ja) 1997-07-01 1999-01-29 Sumitomo Wiring Syst Ltd フレキシブルプリント配線板のはんだ付け方法およびはんだ付け用治具
JPH11138292A (ja) 1997-11-10 1999-05-25 Showa Denko Kk 無鉛ソルダペースト
JPH11245079A (ja) 1998-02-27 1999-09-14 Toshiba Corp ソルダペースト用金属粉末とその製造方法
JP3414263B2 (ja) 1998-06-04 2003-06-09 株式会社日立製作所 電子回路基板の製造方法
US7771547B2 (en) * 1998-07-13 2010-08-10 Board Of Trustees Operating Michigan State University Methods for producing lead-free in-situ composite solder alloys
US6214131B1 (en) * 1998-10-29 2001-04-10 Agilent Technologies, Inc. Mixed solder pastes for low-temperature soldering process
JP2000188464A (ja) * 1998-12-21 2000-07-04 Senju Metal Ind Co Ltd 自動はんだ付け装置
FR2787737B1 (fr) * 1998-12-23 2001-01-19 Commissariat Energie Atomique Composition de brasure, procede d'assemblage de pieces en materiaux a base d'alumine par brasage refractaire avec ladite composition de brasure, assemblage et joint refractaire ainsi obtenus
US6095403A (en) * 1999-01-22 2000-08-01 International Business Machines Corporation Circuit board component retention
JP2001007507A (ja) 1999-06-25 2001-01-12 Fujitsu Ltd リフロー装置
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP4332281B2 (ja) 2000-04-26 2009-09-16 株式会社日立製作所 電子装置の製造方法およびはんだ付け装置
JP2001358456A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 鉛フリーはんだを用いて接続した電子機器
JP2002043734A (ja) * 2000-07-24 2002-02-08 Senju Metal Ind Co Ltd プリント基板のはんだ付け方法およびその装置
US6617195B1 (en) * 2000-07-24 2003-09-09 Advanced Micro Devices, Inc. Method of reflowing organic packages using no-clean flux
US6648216B2 (en) * 2000-08-21 2003-11-18 Matsushita Electric Industrial Co., Ltd. Process and apparatus for flow soldering
FR2818088B1 (fr) * 2000-12-11 2003-02-28 Air Liquide Procede de realisation d'une brasure entre des billes metalliques d'un composant electronique et des plages d'accueil d'un circuit et four de brasage pour la mise en oeuvre de ce procede
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2003051671A (ja) * 2001-06-01 2003-02-21 Nec Corp 実装構造体の製造方法および実装構造体
DE10133217A1 (de) * 2001-07-09 2003-01-23 Seho Systemtechnik Gmbh Verfahren und Vorrichtung zum Verlöten von elektrischen Bauteilen auf Kunststofffolie
JP4073183B2 (ja) * 2001-08-01 2008-04-09 株式会社日立製作所 Ｐｂフリーはんだを用いた混載実装方法及び実装品
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
US6642485B2 (en) * 2001-12-03 2003-11-04 Visteon Global Technologies, Inc. System and method for mounting electronic components onto flexible substrates
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
US6805974B2 (en) * 2002-02-15 2004-10-19 International Business Machines Corporation Lead-free tin-silver-copper alloy solder composition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124947A (ja) * 1983-12-12 1985-07-04 Nippon Telegr & Teleph Corp <Ntt> リフロ−ボンデイング方法
US5429689A (en) * 1993-09-07 1995-07-04 Ford Motor Company Lead-free solder alloys
KR0156649B1 (ko) * 1995-05-19 1998-11-16 서상기 납이 함유되지 않은 땜질용 주석-아연-비스므스-안티몬 합금
KR20000005917A (ko) * 1998-06-04 2000-01-25 가나이 쓰토무 전자회로기판의제조방법및제조장치
KR20000062454A (ko) * 1999-02-22 2000-10-25 사토 잇사쿠 프린트 기판의 납땜방법, 프린트 기판의 납땜장치 및납땜장치용 냉각장치
JP2002141656A (ja) * 2000-10-31 2002-05-17 Matsushita Electric Ind Co Ltd フローはんだ付け方法および装置

Also Published As

Publication number Publication date
KR20020092230A (ko) 2002-12-11
CN100340141C (zh) 2007-09-26
EP1295665A2 (en) 2003-03-26
TW551018B (en) 2003-09-01
CN1396802A (zh) 2003-02-12
US20030005581A1 (en) 2003-01-09
JP2003051671A (ja) 2003-02-21
DE60213173D1 (de) 2006-08-31
DE60213173T2 (de) 2007-07-12
EP1295665A3 (en) 2004-09-15
EP1295665B1 (en) 2006-07-19
US6915942B2 (en) 2005-07-12

Similar Documents

Publication Publication Date Title
US6457632B1 (en) Solder alloy and bonding method of substrate and electric or electronic parts with solder alloy
US6871775B2 (en) Process for soldering and connecting structure
KR100593774B1 (ko) 저강도/저용융점 합금의 분리로 인한 전자 소자의 결합강도 저하 없이 장착 구조물을 제조하는 방법
JPH08204322A (ja) バンプの形成方法
US7150387B2 (en) Process and apparatus for flow soldering
US5447267A (en) Method of soldering electronic part using a bond for tacking the electronic part
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
US7048173B2 (en) Wave soldering method using lead-free solder, apparatus therefor, and wave-soldered assembly
JP3648697B2 (ja) ソルダーペースト組成物、はんだパッドを有するプリント配線板の製造方法及び電子部品実装回路基板の製造方法
JPH09295184A (ja) 半田およびこの半田を用いて電子部品が実装された回路基板，ならびに半田ペースト
JP2002141658A (ja) フローはんだ付け方法および装置
JP2000176678A (ja) クリームはんだ及びそれを用いた実装製品
JP2682366B2 (ja) 電子部品の仮止め用ボンド
JP3940647B2 (ja) 鉛フリーハンダを用いたハンダ付け方法、および実装基板の製造方法
JPH05259632A (ja) プリント配線板およびその製造方法
JP2003198116A (ja) はんだ付け方法および接合構造体
JP2004158898A (ja) 実装構造体の構造方法および実装構造体
JP2003209350A (ja) 電子回路装置及びその製造方法
JP2639293B2 (ja) 電子部品の半田付け方法
JP2005057117A (ja) はんだ付け方法および接合構造体ならびに電気／電子部品
JPH06177527A (ja) 表面実装用プリント配線板
JP2001144424A (ja) フローはんだ付け方法とその装置
JPH09168887A (ja) ソルダーペースト組成物及びリフローはんだ付け方法
JPS60149192A (ja) プリント配線板のはんだ付け方法
JPH01274492A (ja) 非共晶ハンダを使用した基板装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee