TWI255677B - Method for fabricating a double-sided wiring glass substrate - Google Patents
Method for fabricating a double-sided wiring glass substrate Download PDFInfo
- Publication number
- TWI255677B TWI255677B TW093127006A TW93127006A TWI255677B TW I255677 B TWI255677 B TW I255677B TW 093127006 A TW093127006 A TW 093127006A TW 93127006 A TW93127006 A TW 93127006A TW I255677 B TWI255677 B TW I255677B
- Authority
- TW
- Taiwan
- Prior art keywords
- glass substrate
- layer
- hole
- metal
- copper
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
1255677 九、發明說明: 【發明所屬之技術領域】 技術領域 本發明係有關一種兩面配線玻璃基板之製造方法,特 5別是有關一種其表裡面具有配線而可安裝各種電子定件 者。 【先前技術】 背景技術 1〇 近年來,利用ic製造技術使晶片上構成有感測器或開 · 10 關等功能元件 2MEMS (Micro Electro Mechanical System) 的開發日新月異,已逐漸實現電子零件之突破性小型化及 高性能化。隨此,乃期望有-種配線基板,可以低成本且 鬲穩定性地高密度安裝習知各種電子零件等使用MEMS2 電子零件(以下稱「電子零件等」)。 15 習知配線基板有使用諸如陶瓷基板、玻璃環氧基板或 破璃基板等做為其核基板材料者。特別是玻璃基板,大乡 使用可以絲刻法形成孔或溝之感光性玻璃基板。就使用 · 感光性玻璃基板之配線基板的例子而言,舉例言之,有一 種多層配線基板(參考專利讀υ,係於以絲刻法形纟 20於感光性玻璃基板之貫通孔或配線用溝内,以網板印刷法 . 填充導體糊,並將以同樣方式形成複數片基板加以積層並 : 燒成後形成者。而,使用感光性玻璃基板之另一例子,舉 例言之,亦有-種組合多層配線基板(參考專利文獻2), 係以電鑛法於貫通孔内壁及配線形成導體膜,且導體膜形 5 1255677 成後之貫通孔㈣及配_形成有樹舰緣材料者。 就月;!述安裝電子零件等之配線基板而言,由於接合電 子零件等與配線基板時通常所用之無機系接合糊之燒成溫 度為4〇(rc以上,非常高溫,因此首先會要求具有高耐熱 5性。其次,為安裝小型電子零件等,特別是安裝多數使用 有MEMS之極小型者,乃要求高密度形成配線。再者,為 提咼安裝密度,則要求配線形成於基板表裡面。 【專利文獻1】日本公開公報第特開昭63一 128699號 (第4頁第2欄第6至9行) 10 【專利文獻2】日本公開公報第特開2001 — 44639號(段 落編號〔〇〇3〇〕〜〔〇〇84〕,第1至6圖) 【發明内容】 發明欲解決之課題 使用感光性玻璃基板之配線基板中,若使用耐熱性高 15者之玻璃基板做為其核基板,雖可避免配線基板之耐熱性 問題,但以網板印刷法於貫通孔填充導體糊或形成配線 牯,有可能出現貫通孔内所形成之導體部發生空隙或無法 高密度形成細微配線等問題。故,大多使用耐熱性高之玻 璃基板,同時以光蝕刻法或電鍍法形成貫通孔内之導體部 20或配線,以對應耐熱性與細微化、高密度化。唯,以例如 電鍍法於貫通孔内壁形成薄導體膜後再以樹脂填充其内部 時,即使使用高耐熱性之玻璃基板,仍會產生配線基板全 體之耐熱性降低之問題。這些問題除多層配線基板外,在 形成其基本構造之單層配線基板上也會發生。 1255677 有l於此,本發明之目的在於提供一種具高财熱性, /、、 巧在度形成有細微配線之之兩面配線玻璃基板 之製造方法。 解決課題之手段 制:、Ά述問題’本發明所提供之兩面配線玻璃基板 之衣l方法中,該玻璃基板係具有已形成於玻璃基板表裡 面配線,及連通該玻璃基板之表裡面並填充有金屬 的貝通孔,且該玻璃基板之表裡面所形成之各前述電性配 線係透過填充於前述貫通孔之金屬而電性導通,該製造方 10 法包含有: 第1步驟’係於前述玻璃基板形成前述貫通孔者;及 第2步驟,係以電鍍法於前述貫通孔内填充金屬者。 再者’本發明所提供之兩面配線玻璃基板之製造方法 中填充於别述貫通孔之金屬係由銅、鎳、金、銀、鉻或 15銘中之任1種或2種以上構成。 又’本發明所提供之兩面配線玻璃基板之製造方法 中’前述玻璃基板係使用感光性玻璃基板,而前述第1步驟 更具有以下步驟: 透過光罩對前述玻璃基板進行曝光,以使形成前述貫 20 通孔之部分形成潛像; 將前述已曝光之部分進行熱處理以使其結晶;及 將前述結晶之部分加以溶解除去而形成前述貫通孔。 又,本發明所提供之兩面配線玻璃基板之製造方法 中’前述第2步驟係以電解電鍍法於前述貫通孔内填充金屬 1255677 之步驟; 而,以電解電鍍法於前述貫通孔内填充金屬之步驟的 初期階段,係以金屬將前述玻璃基板表裡面之前述貫通孔 的開口部之其中一側加以封閉後,由已封閉側之開口部朝 5 另一開口部堆積金屬而於前述貫通孔内填充金屬。 發明之效果 藉本發明之兩面配線玻璃基板之製造方法,由於已於 貫通孔内填充金屬,因此可使兩面配線玻璃基板之表裡面 確實地導通,並提高其耐熱性。藉此,可實現一電子零件 10 等之連接可靠性高且可高密度安裝之兩面配線玻璃基板。 以下,將針對本發明之前述與其它目的、特徵及優點, 以較佳實施形態做為本發明之例,並利用附加圖式加以說 明。 圖式簡單說明 15 第1圖係兩面配線玻璃基板之其中一例之剖面圖。 第2圖係曝光步驟之剖面圖。 第3圖係曝光結晶化部除去步驟之剖面圖。 第4圖係離子防護層形成步驟之剖面圖。 第5圖係電極層形成步驟之剖面圖。 20 第6圖係開口部封閉步驟之剖面圖。 第7圖係電解電鍍步驟之第1剖面圖。 第8圖係電解電鍍步驟之第2剖面圖。 第9圖係金屬層除去步驟之剖面圖。 第10圖係密著力強化層形成步驟之剖面圖。 1255677 第11圖係配線形成步驟之剖面圖。 第12圖係將已施以開口部封閉電鍍之貫通孔開口部附 近的狀態加以模式化顯示之圖。 【實施方式】 5 發明之最佳實施形態 以下,參考圖式詳細說明本發明之實施形態。 第1圖係兩面配線玻璃基板之其中一例之剖面圖。 兩面配線玻璃基板1係使用使感光性玻璃基板結晶所 得之結晶化玻㈣基板21做為其核基板。該結晶化玻璃基板 10 21設有將其貫通之貫通孔3,而貫通孔3則填充有金屬銅 (Cu)所構成之銅膜5。結晶化玻璃基板21及銅膜5上,做 為配線之銅膜層6乃透過密著力強化層7以預定之配線圖案 形成’並藉銅膜5與其上所形成之部分密著力強化層7及銅 膜層6使兩面配線玻璃基板1之表面側與裡面側呈電性連接 15 之狀態。 在此,就做為配線基板之核基板材料而言,結晶化玻 璃基板21之别身的感光性玻璃基板在平滑性、硬質性、絕 緣性及加工性等方面皆十分優異。而,前述性質除前述結 晶化玻璃外,鹼石灰玻璃等化學強化玻璃、結晶化玻璃、 20無鹼玻埚、矽鋁酸鹽玻璃等相同,亦可將這些玻璃用於兩 面配線玻璃基板1之核基板。 密著力強化層7係由以濺射法形成之鉻(⑺層(以下 稱「滅射路層」)7a、以濺射法形成之絡與銅之混合層(以 下稱「藏射鉻鋼層」)713及崎射法形成之銅層(以下稱「賤 1255677 射銅層」)7c所構成。在此,密著力強化層7為結晶化玻璃 基板21上依序積層有錢射鉻層7a、錢射鉻鋼層几及濺射銅 層7c之3層構造。 做為配線之銅膜層6形成於濺射銅層7c上,其部分透過 5 密著力強化層7與填充於貫通孔3之銅膜5連接。 接著,就前述兩面配線玻璃基板1之更詳細構成及其製 造方法加以說明。 兩面配線玻璃基板1之製造步驟大致由貫通孔形成步 驟、玻璃基板改質步驟、貫通孔填充步驟、密著力強化層 1〇 形成步驟及配線形成步驟所構成。 首先’說明貝通孔形成步驟。第2及3圖為貫通孔形成 步驟之說明圖,第2圖為曝光步驟之剖面圖,第3圖為曝光 結晶化部除去步驟之剖面圖。 貫通孔形成步驟中,首先於感光性玻璃基板2之表裡其 15中一面側,密著配置一僅於對應欲形成貫通孔3之部分(以 下稱「貫通孔形成部分」)的領域具有開口部之光罩(未圖 不),並以該狀態對感光性玻璃基板2照射紫外線。 感光f生玻璃基板2只要是有感光性者皆可,並無特別限 制。感光性破璃基板2之感光性成分以至少含有金(Au)、 20銀(Ag)、氧化亞銅(Cu2〇)或氧化飾(Ce〇2)中的工種成 分為佳,且以含有2種以上成分尤為佳。前述感光性玻璃基 板2可使用例如含有以重量%為以〇2:55%〜85%、氧化鋁 (Al2〇3) : 2% 〜20%、氧化鋰(Li2〇) : 5% 〜15%、Si〇2 + A12〇3 + Li2〇>85% 做為基本成分,以Au:〇 〇〇1% 〜〇 〇5%、 10 1255677
Ag : 〇·〇〇1%〜0.5%、Cu20 : 0.001%〜1%做為感光性金屬 成分,並以Ce〇2 : 〇·〇〇ΐ%〜〇·2%做為光增感劑者。 又’光罩只要是可密著於感光性玻璃基板2而可將貫通 孔形成部分選擇性曝光者即可,並無特別限制。前述光罩 5 可使用例如於透明之薄板玻璃以鉻膜等實質上不會使紫外 線等曝光光通過之膜形成有遮光圖案者。 如此一來,透過光罩對貫通孔形成部分照射紫外線 後,並對該感光性玻璃基板2進行熱處理。熱處理宜在使用 之感光性玻璃基板2之轉移點與屈伏點間之溫度進行。因為 10低於轉移點之溫度無法充分獲得熱處理效果,而高於屈伏 點,則會使感光性玻璃基板2產生收縮,有曝光尺寸精確度 降低之虞。熱處理時間以30分至5小時左右為佳。 藉前述紫外線照射及熱處理,使已照射紫外線之貫通 孔形成部分結晶,如第2圖所示,於感光性玻璃基板2之貫 15通孔形成部分形成曝光結晶化部3a。接著,若對形成有該 曝光結晶化部3a之感光性玻璃基板2噴灑預定濃度之稀氫 氟酸等蝕刻液,曝光結晶化部%會選擇性溶解除去,如第3 圖所示,於感光性玻璃基板2形成貫通孔;3。 使用前述光蝕刻法之貫通孔3之形成方法,可於感光性 20破璃基板2同時形成希望數量之縱橫比1〇左右的貫通孔3。 舉例吕之,使用厚度〇.3mm〜1.5mm左右之感光性玻璃基板2 時,可於希望之位置同時複數形成3〇//〇1〜15〇//111左右之貫 通孔3。藉此,可同時謀求配線圖案之細微化及貫通孔形成 步驟之效率化。再者,由於配線之高密度化,因此當縮小 1255677 脊見,或使脊寬為〇之無脊構造時,可充分確保貫通孔3間 之空間。故,亦可於貫通孔3間形成配線,並可使配線圖案 之5又计自由度擴大或配線密度提高。又,亦可藉以狹窄間 距形成複數貫通孔3來提高配線密度。 , 5 而,使用諸如感光性玻璃基板2等不具有感光性之其它 破璃基板時,可以例如雷射照射來形成貫通孔。 接著,說明玻璃基板改質步驟。 通常,感光性玻璃基板2内含有鋰離子(Li+)、鉀離子 (K+)等鹼金屬離子。若這些鹼金屬離子漏洩至兩面配線 馨 破璃基板1之配線金屬且吸著水,則施加電壓之電路間,配 線金屬會離子化,發生再次接受電荷而還原分離之離子移 動。在最壞的情形下,該離子移動會造成因分離之金屬形 成由其中一電路向另一電路之配線,而使電路間短路。該 短路不良在配線間隔小時較為顧著,為高密度形成細微之 15配線,乃必須抑制離子移動。 舉例言之,在玻璃基板改質步驟中,對形成有貫通孔3 之感光性玻璃基板2全體以700mJ/cm2照射紫外線,接著, 馨 以約85CTC之溫度進行約2小時之熱處理,使其結晶。如此 使感光性玻璃基板2結晶,與結晶化前相比,可使感光性玻 2〇璃基板2呈其所包含之鹼金屬離子不易移動之狀態。故,可 抑制離子移動。 又,抑制離子移動之方法可採用設置離子防護層之方 法苐4圖為離子防護層形成步驟之剖面圖。 形成離子防護層4時,首先,施以將感光性玻璃基板2 12 !255677 5 10 之表裡面領域所含之驗金屬 離子加以除去之脫鹼處理。舉 例"之’於該脫鹼處理中,將感光性玻璃基板2浸潰於硫酸 、夜寺笔~液中,並對感光性玻璃基板2施加電壓,使其 表不里面領域所含有之鹼金屬離子溶出至 電解液中。 别述脫鹼處理結束後,如第4圖所示,於感光性玻璃基 板2之表裡面形成離子防護層*。該離子防護層*可使用有機 系材料或無機系材料之任一者,且以具有絕緣性,與感光 性玻螭基板2之膨脹係數差小,耐熱性、耐濕性、介電率或 ;丨电正接等電性特性優異者為佳。滿足前述要件之材料有 氧化矽、氮化矽或氧化鋁等,而由不易形成氣孔等缺陷,
且絕緣耐壓高等方面來看’以氧切或氮切尤為佳。成 膜方法有濺射法、真空蒸著法或CVD (Qlemical ν_ Deposition)法等,並未特別受限,而由可獲得良好密著性 15 20 之方面來看,以使用賤射法尤為佳。舉例言之,如第4圖所 示’首先’可於脫驗處理後之感光性玻璃基板2之表裡面分 別形成膜厚0.05/zm左右之濺射氮化矽層如,並於其上形成 膜厚0御m左右之_氧切層4b,以構絲子防護層4。而,亦可不進行脫鹼處理來形成離子防護層4,:;使 離子防護層4對應使用之材質構造成單層或3層以上之構
接著,說明貞通孔填充步驟。第5至9圖為貫通孔 步驟之說明圖,第5圖為電極層形成步驟之剖面圖,第6H 為開口部封閉步驟之剖面圖’第7圖為電解電錢步驟之第^ 剖面圖’第8圖糊電物之第2剖㈣,第9圖為金屬 13 1255677 層除去步驟之剖面圖。 貝通孔填充步驟中,首先,如第5圖所示,於進行玻璃 基板改質步驟後,即,已對感光性玻璃基板2進行結晶化處 理後之結晶化玻璃基板21之一面側,形成膜厚約〇〇5#m之 5鉻膜來形成濺射鉻層17a。接著,於該濺射鉻17a上形成膜 厚約0.05//m之鉻銅合金膜來形成濺射鉻銅層17b,並於該 濺射鉻銅層17b上形成膜厚約L5//m之銅膜來形成濺射銅 層17c。藉此,如第5圖所示,將濺射鉻層na、濺射鉻銅層 17b及濺射銅層17c所構成之3層構造電極層17形成於結晶 10化玻璃基板21之單面側。使用為於貫通孔填充金屬所進行 之後述電解電鍍法朝貫通孔3形成電鍍金屬層時,該電極層 17可作為電極作用。而,以下將形成有該電極層17之面作 為基板裡面,並將其相反側之面作為基板表面。 電極層17係將與填充於貫通孔3之金屬及結晶化玻璃 15基板21兩者之密著性佳之層以濺射法、真空蒸著法或CVD 法等形成於結晶化玻璃基板21上。舉例言之,可將電極層 17構造成3層構造,將與結晶化玻璃基板21之密著性良好之 材料所構成之第1層、與填充於貫通孔3之金屬的密著性良 好之材料所構成之第3層及包含第1層材料與第3層材料之 2〇第2層,以第1層、第2層及第3層之順序依序積層於結晶化 玻璃基板21上。若可充分獲得第丨層與第3層之密著性時, 亦可構造成省略第2層之2層構造。根據填充於貫通孔3之金 屬與結晶化玻璃基板21之材質,亦可將與兩者之密著性佳 的材料以單層形成。而,將電極層17構造成多層構造時, 1255677 為防止層間生成氧化物,將所有層於隔絕空氣之環境下連 續成膜乃十分重要。 本實施形態中,填充於貫通孔3之金屬係使用銅,此 時,電極層17可使用鉻、鈕或鈦等金屬材料。在此,電極 · 5層I7係使用鉻,具有與結晶化玻璃基板21之密著性佳的濺 射鉻層17a、與銅之密著性佳的濺射銅層17c及位於其間之 藏射鉻銅層17b之3層構造。構成電極層I?之各金屬層厚产 並無特別限制,舉例5之,濺射鉻層17&之厚度為〇 # m〜左右,中間層之濺射鉻銅層17b之厚度為〇〇4“ φ 10 右即可。又,濺射銅層17c之厚度為a5//m〜l 5 // m左右即可。 形成電極層17後,如第6圖所示,以電解電鍍法形成銅 之電解電鍍層(以下稱「電解電鍍銅層」)5b,並以該電解 電鍍銅層5 b封閉貫通孔3之基板裡面側之開口部。在此之電 15解電鑛,舉例言之,宜於加入電解液之硫酸銅水溶液的電 鍍浴中,以銅板為陽極,以基板為陰極,並於使形成有電 極層17之側與銅板相對向之狀態下通電來進行。該電解S ^ 鑛銅層5b之形成與貫通孔3之徑有關,乃以lA/dm2〜5α/&2 左右之較一般高的電流密度條件下進行。又,由於該電流 20密度與電解液濃度有關,因此乃適當設定其值。一般而古1 . 電解液濃度高時,可將電流密度設定的較濃度低時又為高5。’ * 藉以前述電流密度條件進行電解電鍍,可封閉貫通孔3之美 ' 板裡面側之開口部。以下,將本電鑛過程稱為「開口部^ 閉電鑛」。 ' 15 !255677 5 10 15 20 μ接著—將電解電錢銅層外及電極層U作為薄板層,如 、、圖及第8圖所不,以電解電鍍法再形成電解電錢銅層 :、已先$成於貝通孔3内部之電解電賴層5b-同填充 ;貝^孔3 °亥包解電錢係在〇.2A/dm2〜0.8A/dm2左右之較 低電流密度條件下進行。在此,使其電流密度耻5編2。 4電解電料,係於麵浴巾使基板表面側與陽極相 射向之狀態下通電。此時,亦可使用所謂脈衝電錢法。以 抑制貫通孔3内之_金屬的堆積速度偏差來看,脈衝電鍍 会十刀有4 X,將施加電屢設定於氯過電塵以下乃極為 重要。這是因為,貫通孔#高縱橫比時,要除去產生之氫 氣泡非常_。以下’將本魏過程稱為「膜電鑛」。 ★此以不同電流密度進行電解電鑛,藉此使貫通孔3 由邊開口 #側,即形成有電極層17之基板裡面側填充金 屬銅。而,如第8圖所示,電解電鑛銅層5b雖會突出基板表 面側,但可以研磨法除去該突出部分。 接著使用以氯化鐵為主成分之藥品,钱刻除去基板 裡面所形成之電解電鑛銅層5b、減射銅層l7c及滅射絡銅層 17b之銅後’使用以峨化鉀為域分之藥品,⑽除去錢 射路銅層1滅_鉻層17a之鉻。如第9圖所示,藉如此除 去各盘屬層’使結晶化玻璃基板21之表裡面露出,並獲得 貫通孔3填充有電解電鍍銅層5b (即,銅膜5)之狀態。藉 該填充方法,可簡便且有效地於貫通孔3填充銅膜5。 接著,說明密著力強化層形成步驟。第1〇圖係密著力 強化層形成步驟之剖面圖。
16 1255677 如第ίο圖所示,於密著力強化層形成步驟中,對貫通 孔3填充銅膜5後,於露出之結晶化玻璃基板21之表面形成 密著力強化層7。該密著力強化層7係用以確保結晶化玻璃 基板21與之後形成作為配線之銅膜層6之密著力者,其材 5質、層構造及形成方法等與前述電極層17相同。 唯’該密著力強化層7之膜厚有以下不同點。即,構成 密著力強化層7之各金屬層之厚度,宜考慮後述蝕刻之配線 圖案形成時之側蝕刻量而盡量形成的較薄。唯,必須注意 的是,若構成密著力強化層7之各金屬層厚度太薄,會因形 〇成配線時所進行之處理而於形成配線前除去密著力強化層 舉例a之,岔著力強化層7使用鉻時,濺射鉻層%之厚 度以0.04/zm〜〇.1/zm左右為佳。又,中間層之濺射鉻鋼層 7b之厚度以〇 〇4//m〜〇」从㈤左右為佳。濺射銅層九之厚度 U〇.5//m〜L5//m&右為佳。藉此,形成合計2//m以下之 15超薄密著力強化層7。 接著,說明配線形成步驟。第n圖為配線形成步驟之 剖面圖。 如第11圖所示,誠線形成步驟中,首先,以電解電 2〇錢法於密著力強化層7上形成銅膜層6。銅膜層6之厚度與密 著力強化層7相同,宜考慮側钱刻之量而盡量形成的較薄。 隹右摘膜層6太薄,則當使用環境造成兩面配線玻璃基 板1之概度反覆變化時,會因銅膜層6之熱膨脹係數與結晶 1 之熱 月取脹係數之差而使銅膜層6產生金屬疲 勞。故’為確保峨層6對前述金屬疲勞之連接可靠性,必 1255677 須預先使銅膜層6具有一定厚度。 。銅膜層6之厚度以
5 時,則配線圖案之細微化會變難。 形成銅膜層6後,以光餘刻法及姓刻法形成配線圖案。 首先,以光蝕刻法形成對應兩面配線玻璃基板丨之配線圖案 的抗蝕劑圖案。接著,以蝕刻除去未以抗蝕劑覆蓋之領域 的銅膜層6、濺射銅層7c、濺射鉻鋼層7b及濺射鉻層7a來形 10成配線圖案。藉此,可獲得第1圖所示之構成的兩面配線玻 璃基板1。在此所用之抗蝕劑可為液狀抗蝕劑、乾膜抗蝕劑 或電沉積抗蝕劑。又,抗蝕劑種類使用正型或負型皆可, 一般而言由於正型抗蝕劑之解像性較高,因此適於形成細 微之配線圖案。 15 【實施例】 接者’以具體例進'步详細說明兩面配線玻璃基板1 之製造方法。 作為兩面配線玻璃基板1之核基板所用之感光性玻璃 基板2為HOYA股份有限公司製PEG3 (商品名)。該PEG3具 20 有 Si02 : 78.0 重量 % 、Li20 : 10.0 重量 % 、Α12〇3:6·0 重量 %、Κ20 ·· 4.0重量%、Na20 : 1.0重量%、ΖηΟ ·· 1·〇重量% 、 八11:0.003重量%、八§:0.08重量%、〔6〇2:0.08重量%之 組成。 以下,依序說明兩面配線玻璃基板1之製造方法。 1255677 (貫通孔形成步驟) 使光罩密著於感光性玻璃基板2上,並透過光罩對貫通 孔形成部分照射紫外線,形成對應曝光部分之潛像。光罩 乃使用以石英玻璃作為基板,並於鉻/氧化鉻層形成有希望 5圖案者。接著,以溫度約40(TC進行熱處理使貫通孔形成部 分結晶化,形成曝光結晶化部3a (第2圖)。接著,將稀^ - 鼠酸(約10%溶液)喷灑於感光性玻璃基板2之表裡面來溶 解除去曝光結晶化部3a。獲得之貫通孔3之直徑約為5〇 χη (第3圖)。 g 10 (破璃基板改質步驟) 以約700m/ J / c m2之條件對已形成貫通孔3之感光性坡 5离基板2全體照射紫外線後,以溫度約5〇〇t進行約2小時之 熱處理。藉此,獲得結晶化玻璃基板21。 (貫通孔填充步驟) 15 首先,使用一般之DC濺射裝置,於已進行玻璃基板改 質步驟之結晶化玻璃基板21之裡面形成電極層17。電極層 17為3層構造,在不暴露於大氣之狀態下,連續成膜形成膜 魯 厚0·〇5//ιη之濺射鉻層17a、膜厚〇·05//ηι之濺射鉻鋼層 (鉻:約4% /銅:約96% ) 17b及膜厚L5/zm之濺射鋼層nc 2〇 (第 5 圖)。 , 形成電極層17後’利用開口部封閉電鑛,以電解電鑛 -- 鋼層5b將結晶化玻璃基板21形成有電極層17之表面的貫通 孔3之開口部加以封閉(第6圖)。此時,電鍍液乃使用市隹 之鋼電鍍用之電鍵液(上村工業股份有限公司製 19 1255677 REVCO30G之硫酸銅電鍍液)。又,電心巾,係於形成有 電極層17之結晶化玻璃基板21之裡面側與陽極相對向之狀 態下通電。 10 15 20 第12圖係將已施以開口部封閉電鑛之貫通孔開口部附 近的狀態加以模式化顯示之圖。如第12圖所示,電解電鐘 銅層5b乃以貫通孔2之中央部凹陷之形狀填充。第12圖中, A點為貫通孔3之側壁部的電解電錢鋼層%之位置,β點為 貫通孔3之中央部的電解電鑛銅層5b之位置。又,X點為a 點與B點之高低差。以實驗求取開口部封__^_ 度與X值(㈣)之關係後,可獲得表】所示二 果。 【表1】 如表1所示’電流密度與x值呈反比例L,彳 地,電流密度越大,X值越減少。 … 就X值不同,即電流密度不同 千城 铩件下施以開口部封閉 私鍍之試驗材料而言,由施以膜電 X〈、、、口果可知,X值合;^ ,且B點附近電鍍液易堆積。舉例言告 曰曰 η士 Ώ田, < 田電k岔度3 A/dm2 k,B點附近幾乎沒有電鍍液之堆 隹積,而電流密度lA/dm2 %电鍍液之堆聚十分明顯。根據本鈐果,产L 封閉電鍍之電流密度設為3 A/dm2。 11將開口部 :上之方法中,將貫通孔3之開σ部—側以電解電鍵銅 运5b加以封閉後,於電鍍浴中重新 ' 土板使其表面側之 貝逋孔3之開口部與陽極相對向, 孔3埴右+ 错進仃膜電鍍,使貫通 ”充%解電鍍銅層5b (第7、 8圖)。將該膜電鍍時之電 20 1255677 流岔度设為0·5A/dm2。以研磨法除去突出基板表面側之電 解電鍍銅層5b (第8圖)。 接著,使用以氯化鐵為主成分之藥品,蝕刻除去基板 裡面所形成之電解電鍍銅層5b、濺射銅層17c及濺射鉻銅層 5 nb之銅後,使用以鐵氰化鉀為主成分之藥品,蝕刻除去濺 射鉻銅層17b及濺射鉻層17a之鉻,使貫通孔3填充銅膜5(第 9圖)。 (密著力強化層步驟) 對貫通孔3填充銅膜5後,以一般之DC濺射裝置形成密 1〇著力強化層7。密著力強化層7為3層構造,在不暴露於大氣 之狀態下,連續成膜形成膜厚0.05//111之濺射鉻層7&、膜厚 0.05//m之錢射鉻鋼層(鉻:約似/銅:約) 7b及膜厚 1·5 // m之濺射銅層7C (第圖)。 (配線形成步驟) 15 形成密著力強化層7後,以電解電鍍法形成膜厚約3.5 "m之銅膜,形成作為配線之銅膜層6 (第^圖)。使用之電 鍍液為市售之硫酸銅電鍍液(美錄德公司製 COVERGLEAMST—901(商品名)),而電流密度條件則設 為 3 A/dm2 〇 20 形成銅膜層6後’以旋轉器塗佈厚度約為10//m之正型 液狀抗蝕劑(希普勵公司製MICROPosit SJR5440 (商品 名))’並依照一般之光蝕刻法流程製作由希望之配線圖案 構成之抗#劑圖案。而,對光阻劑之曝光量約為 1000mJ/cm2,且顯像則在室溫下浸潰於顯像液(希普勵公 21 1255677 司製顯像液2500 (商品名))約1分鐘,來進行。 . 、將抗餘劑罩住並喷灑約40波美度之氯化鐵溶液,並於 進行鋼膜層6、濺射銅層7c及濺射鉻銅層几之銅蝕刻後,以 $丙酉同除去抗餘劑。接著,將姓刻後之鋼膜層6作為金屬抗卩 · 層,使用以鐵氰化鉀為主成分之藥品進行_鉻銅層滅 2鉻層7a之鉻#刻,形成線寬㈣_、間隔約、^ 脊寬約120gm之配線圖案。 藉以上步驟,獲得貫通孔3填充有以電解電鍍法形成之 鋼膜5的兩面配線玻璃基板1 (第1圖)。 · 10 而,本實施形態中,開口部封閉電錢及之後的膜電鍍 雖使用相同之電鍍液,但各電鍍過程中,亦可使用更適合 之電鑛液,例如電鍍液中之電鍍金屬離子濃度不同之電鍍 液等。 又 由以上說明可知,由於本發明之兩面配線玻璃基板 15中,將用以使其表裡面確實電性連接之貫通孔以金屬加以 填充,因此可使基板表裡面確實導通。再者,由於本發明 之兩面配線玻璃基板中’貫通孔之填充材料不使用習二之 · 樹脂’因此基板全體可實現高耐熱性。又,由於對貫通孔 填充金屬時係使用電鍍法,因此可將貫通孔以金屬確實加 20以填充。藉本發明之兩面配線玻璃基板,可實現電子跫件 ... 等之連接可靠性高之高密度安裝。 而,以上說明中,兩面配線玻璃基板之貫通孔所填充 之金屬係以使用銅為例說明,但除銅以外,例如鎳(Ni)、 銀、金、鉻或紹等’具有用以接合安裝之電子零件等的溫 22 1255677 度以上之而寸熱性者皆可。又,亦可選擇使用2種以上之前述 金屬。前述金屬中,由熔點高、電阻低與價格等方面來看, 銅特別適合作為填充於貫通孔之金屬。又,根據填充於貫 通孔之金屬種類,可適當改變電極層及密著力強化層之材 5 質、層構造或形成方法。 產業上利用之可能性 本發明之以金屬填充貫通孔的兩面配線玻璃基板之製 造方法亦可運用於多層配線基板,且亦可運用於以陶瓷基 板或玻璃環氧基板為核基板之兩面配線玻璃基板或多層配 10 線基板。 前述記載僅為顯示本發明之原理者。再者,對熟習此 項技藝者而言,可進行多數變形或變更,本發明並未受限 於前述說明之正確構成及應用例,所有對應之變形例及均 等物皆應視為後記申請專利範圍及其均等物所及之本發明 15 範圍。 【圖式簡單說明】 第1圖係兩面配線玻璃基板之其中一例之剖面圖。 第2圖係曝光步驟之剖面圖。 第3圖係曝光結晶化部除去步驟之剖面圖。 20 第4圖係離子防護層形成步驟之剖面圖。 第5圖係電極層形成步驟之剖面圖。 第6圖係開口部封閉步驟之剖面圖。 第7圖係電解電鍍步驟之第1剖面圖。 第8圖係電解電鍍步驟之第2剖面圖。 23 1255677 第9圖係金屬層除去步驟之剖面圖。 第10圖係密著力強化層形成步驟之剖面圖。 第11圖係配線形成步驟之剖面圖。 第12圖係將已施以開口部封閉電鍍之貫通孔開口部附 5 近的狀態加以模式化顯示之圖。 【主要元件符號說明】 1.. .兩面配線玻璃基板 2.. .感光性玻璃基板
3.. .貫通孔 3a...曝光結晶化部 5.. .銅膜 5b...電解電鍍銅層 6.. .銅膜層
7···密著力強化層 7a,17a...濺射鉻層 7b,17b...濺射鉻銅層 7c, 17c...減;射銅層 17.. .電極層 21.. .結晶化玻璃基板 24
Claims (1)
12556//31^7006號專利申請案申請專利範圍修正本修正日期:94年12月 十、申請專利範圍: 1·一種兩面配線玻璃基板之製造方法,該玻璃基板係具有 形成於玻璃基板之表、裡面的電性配線,及連通該玻璃 基板之表、裡面並填充有金屬的貫通孔,且該玻璃基板 5 之表、裡面所形成之各前述電性配線係透過填充於前述 貫通孔之金屬而電性導通,該製造方法包含有: 第1步驟,係於前述玻璃基板形成前述貫通孔者;及 第2步驟,係以電鍍法於前述貫通孔内填充金屬者。 2·如申請專利範圍第1項之兩面配線玻璃基板之製造方 10 法,其中填充於前述貫通孔之金屬係由銅、鎳、金、銀、 鉻或鋁中之任1種或2種以上構成。 3·如申請專利範圍第1項之兩面配線玻璃基板之製造方 法’其中前述玻璃基板係使用感光性玻璃基板,而前述 第1步驟更具有以下步驟: 15 透過光罩對前述玻璃基板進行曝光,以使形成前述 貫通孔之部分形成潛像; 將前述已曝光之部分進行熱處理以使其結晶;及 將前述結晶之部分加以溶解除去而形成前述貫通 孔。 20 4·如申請專利範圍第1項之兩面配線玻璃基板之製造方 法’其中前述第2步驟係以電解電鐘法於前述貫通孔内填 充金屬之步驟; 而’以電解電鍍法於前述貫通孔内填充金屬之步驟 的初期階段,係以金屬將前述玻璃基板表、裡面之前述 25 1255677 貫通孔的開口部之其中一側加以封閉後,由已封閉側之 開口部朝另一開口部堆積金屬而於前述貫通孔内填充金 屬。 26
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003316133 | 2003-09-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200517034A TW200517034A (en) | 2005-05-16 |
TWI255677B true TWI255677B (en) | 2006-05-21 |
Family
ID=34308436
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093127006A TWI255677B (en) | 2003-09-09 | 2004-09-07 | Method for fabricating a double-sided wiring glass substrate |
TW093127005A TWI247567B (en) | 2003-09-09 | 2004-09-07 | Method for fabricating a double-sided wiring glass substrate |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093127005A TWI247567B (en) | 2003-09-09 | 2004-09-07 | Method for fabricating a double-sided wiring glass substrate |
Country Status (7)
Country | Link |
---|---|
US (2) | US8002959B2 (zh) |
EP (2) | EP1667509A4 (zh) |
JP (2) | JPWO2005027605A1 (zh) |
KR (2) | KR100826068B1 (zh) |
CN (2) | CN100512603C (zh) |
TW (2) | TWI255677B (zh) |
WO (2) | WO2005027606A1 (zh) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1667509A4 (en) * | 2003-09-09 | 2009-05-20 | Hoya Corp | METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES |
KR100648968B1 (ko) | 2005-09-14 | 2006-11-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP4920231B2 (ja) * | 2005-10-05 | 2012-04-18 | 株式会社フジクラ | 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 |
TWI335792B (en) * | 2007-02-09 | 2011-01-01 | Univ Nat Taiwan | Method of manufacturing ceramic/metal composite structure |
US9586382B2 (en) | 2008-01-24 | 2017-03-07 | National Taiwan University | Ceramic/metal composite structure |
EP2343402B1 (en) * | 2008-09-30 | 2017-08-02 | FUJIFILM Corporation | Electrolytic treatment method and electrolytic treatment device |
US8970242B2 (en) * | 2008-09-30 | 2015-03-03 | Rohm Co, Ltd. | Method for manufacturing probe card, probe card, method for manufacturing semiconductor device, and method for forming probe |
JP5246103B2 (ja) | 2008-10-16 | 2013-07-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
JP5012759B2 (ja) * | 2008-10-24 | 2012-08-29 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
KR100941691B1 (ko) | 2009-04-10 | 2010-02-12 | (주)제이스 | 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩 |
KR101009118B1 (ko) | 2009-06-19 | 2011-01-18 | 삼성전기주식회사 | 랜드리스 인쇄회로기판의 제조방법 |
US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
US8207453B2 (en) | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
DE102010055189B4 (de) | 2010-12-20 | 2023-11-09 | Volkswagen Aktiengesellschaft | Ölhobel sowie Verbrennungsmotor mit Ölhobel |
CN103583087B (zh) * | 2011-06-08 | 2017-05-24 | 京瓷株式会社 | 电路基板以及具备该电路基板的电子装置 |
CN102917530B (zh) * | 2011-08-01 | 2016-01-06 | 富士康(昆山)电脑接插件有限公司 | 具有导电线路的玻璃板及其制造方法 |
JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
JP2013077808A (ja) * | 2011-09-16 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
US20130062210A1 (en) * | 2011-09-13 | 2013-03-14 | Hoya Corporation | Manufacturing method of substrate and manufacturing method of wiring substrate |
JP2013077809A (ja) * | 2011-09-16 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
JP2013080904A (ja) * | 2011-09-22 | 2013-05-02 | Hoya Corp | 基板製造方法、配線基板の製造方法、ガラス基板および配線基板 |
US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
KR20140016150A (ko) * | 2012-07-30 | 2014-02-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
WO2014038326A1 (ja) | 2012-09-07 | 2014-03-13 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
US9340451B2 (en) | 2013-02-28 | 2016-05-17 | Corning Incorporated | Machining of fusion-drawn glass laminate structures containing a photomachinable layer |
JP5558614B1 (ja) * | 2013-08-26 | 2014-07-23 | 清川メッキ工業株式会社 | 配線用基板の製造方法 |
WO2015032062A1 (zh) * | 2013-09-06 | 2015-03-12 | Chang Yu-Chun | 液态玻璃的应用 |
US10665377B2 (en) | 2014-05-05 | 2020-05-26 | 3D Glass Solutions, Inc. | 2D and 3D inductors antenna and transformers fabricating photoactive substrates |
CN104362135A (zh) * | 2014-11-05 | 2015-02-18 | 共青城超群科技股份有限公司 | 一种高散热有机树脂覆铜板 |
KR102072425B1 (ko) * | 2015-05-31 | 2020-02-03 | 기요카와 멕키 고교 가부시키가이샤 | 배선용 기판의 제조방법 |
US9756736B2 (en) | 2015-05-31 | 2017-09-05 | Kiyokawa Plating Industry Co., Ltd | Process for producing a wiring board |
JP6657609B2 (ja) * | 2015-06-12 | 2020-03-04 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法 |
US10508357B2 (en) * | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
JP2017199854A (ja) | 2016-04-28 | 2017-11-02 | Tdk株式会社 | 貫通配線基板 |
CN106102336B (zh) * | 2016-06-27 | 2018-08-28 | 沪士电子股份有限公司 | 一种以空气保护高速传输线路信号稳定性的方法 |
WO2018066113A1 (ja) * | 2016-10-06 | 2018-04-12 | 三井金属鉱業株式会社 | 多層配線板の製造方法 |
JP6816486B2 (ja) * | 2016-12-07 | 2021-01-20 | 凸版印刷株式会社 | コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法 |
CN106686910A (zh) * | 2017-03-20 | 2017-05-17 | 广东欧珀移动通信有限公司 | 线路板制作方法、线路板及终端 |
CN107994023B (zh) * | 2017-11-16 | 2021-01-26 | 长江存储科技有限责任公司 | 超细孔结构的制成工艺 |
JP7139594B2 (ja) * | 2017-11-30 | 2022-09-21 | 凸版印刷株式会社 | ガラスコア、多層配線基板、及びガラスコアの製造方法 |
AU2018383659B2 (en) | 2017-12-15 | 2021-09-23 | 3D Glass Solutions, Inc. | Coupled transmission line resonate RF filter |
JP7226832B2 (ja) * | 2018-01-04 | 2023-02-21 | スリーディー グラス ソリューションズ,インク | 高効率rf回路のためのインピーダンス整合伝導構造 |
WO2019204207A1 (en) * | 2018-04-18 | 2019-10-24 | Corning Incorporated | Systems and methods for forming direct drive microled displays |
JP6840403B2 (ja) * | 2019-05-24 | 2021-03-10 | 株式会社Nsc | 平面ガラスアンテナおよびその製造方法 |
EP4046187A4 (en) * | 2019-10-14 | 2022-12-07 | 3D Glass Solutions, Inc. | HIGH TEMPERATURE PRINTED CIRCUIT BOARD SUBSTRATE |
US11908617B2 (en) | 2020-04-17 | 2024-02-20 | 3D Glass Solutions, Inc. | Broadband induction |
DE102020133220B3 (de) * | 2020-12-11 | 2022-02-17 | I.T.C.Intercircuit Electronic GmbH | Verfahren zum Füllen von mindestens einem in einer Leiterplatte ausgebildeten Loch, derart gefüllte Leiterplatte und Fahrzeug, welches eine solche Leiterplatte aufweist |
CN114096056B (zh) * | 2021-12-06 | 2022-10-14 | 福莱盈电子股份有限公司 | 使用玻璃板制作pcb板的方法 |
CN115857224B (zh) * | 2022-11-23 | 2024-07-09 | 安徽繁盛显示科技有限公司 | 玻璃基板以及显示面板的基板制造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3646572A (en) | 1970-02-09 | 1972-02-29 | Photocircuits Corp | Electric wiring assemblies |
JPS63128699A (ja) | 1986-11-19 | 1988-06-01 | 株式会社日立製作所 | 感光性ガラス−セラミツク多層配線基板 |
JPH03203341A (ja) * | 1989-12-29 | 1991-09-05 | Hoya Corp | 微小電極を有する基板およびその製造方法 |
DE4201612C2 (de) * | 1992-01-22 | 1996-07-18 | Alf Harnisch | Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden |
US5262041A (en) * | 1992-12-11 | 1993-11-16 | Shipley Company Inc. | Additive plating process |
JP3102192B2 (ja) * | 1993-03-18 | 2000-10-23 | 株式会社日立製作所 | 多層配線基板の製造方法 |
JP3116130B2 (ja) | 1995-12-19 | 2000-12-11 | 住友金属工業株式会社 | Bga接続構造の形成方法 |
DE19650881C2 (de) * | 1996-12-07 | 1999-04-08 | Schwerionenforsch Gmbh | Verfahren zur Herstellung von in z-Richtung elektrisch leitfähiger und in x/y-Richtung isolierender Folien aus Kunststoff |
JP4109737B2 (ja) * | 1997-12-05 | 2008-07-02 | 株式会社東芝 | 回路基板の製造方法及び回路基板の製造装置 |
US7244677B2 (en) * | 1998-02-04 | 2007-07-17 | Semitool. Inc. | Method for filling recessed micro-structures with metallization in the production of a microelectronic device |
JP2000077568A (ja) * | 1998-08-28 | 2000-03-14 | Nippon Circuit Kogyo Kk | プリント配線基板の構造及びその製造方法 |
JP2000077809A (ja) * | 1998-08-28 | 2000-03-14 | Nippon Circuit Kogyo Kk | メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法 |
JP4147642B2 (ja) * | 1998-10-26 | 2008-09-10 | イビデン株式会社 | プリント配線板の製造方法 |
JP3756041B2 (ja) * | 1999-05-27 | 2006-03-15 | Hoya株式会社 | 多層プリント配線板の製造方法 |
US6406991B2 (en) | 1999-12-27 | 2002-06-18 | Hoya Corporation | Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board |
JP4129971B2 (ja) | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP3530149B2 (ja) * | 2001-05-21 | 2004-05-24 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置 |
JP3941433B2 (ja) * | 2001-08-08 | 2007-07-04 | 株式会社豊田自動織機 | ビアホールのスミア除去方法 |
US6852627B2 (en) * | 2003-03-05 | 2005-02-08 | Micron Technology, Inc. | Conductive through wafer vias |
EP1667509A4 (en) | 2003-09-09 | 2009-05-20 | Hoya Corp | METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES |
-
2004
- 2004-09-02 EP EP04772673A patent/EP1667509A4/en not_active Withdrawn
- 2004-09-02 CN CNB2004800259256A patent/CN100512603C/zh not_active Expired - Fee Related
- 2004-09-02 CN CN2004800258785A patent/CN1849856B/zh not_active Expired - Fee Related
- 2004-09-02 JP JP2005513845A patent/JPWO2005027605A1/ja active Pending
- 2004-09-02 EP EP04772674.0A patent/EP1667510B1/en not_active Expired - Lifetime
- 2004-09-02 WO PCT/JP2004/012720 patent/WO2005027606A1/ja active Application Filing
- 2004-09-02 JP JP2005513846A patent/JP4134172B2/ja not_active Expired - Fee Related
- 2004-09-02 KR KR1020067004700A patent/KR100826068B1/ko not_active IP Right Cessation
- 2004-09-02 KR KR1020067004701A patent/KR100826067B1/ko not_active IP Right Cessation
- 2004-09-02 WO PCT/JP2004/012719 patent/WO2005027605A1/ja active Application Filing
- 2004-09-07 TW TW093127006A patent/TWI255677B/zh not_active IP Right Cessation
- 2004-09-07 TW TW093127005A patent/TWI247567B/zh not_active IP Right Cessation
-
2006
- 2006-03-07 US US11/369,002 patent/US8002959B2/en not_active Expired - Fee Related
- 2006-03-08 US US11/370,241 patent/US7993509B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPWO2005027605A1 (ja) | 2007-11-15 |
CN1849856B (zh) | 2011-06-15 |
CN1849856A (zh) | 2006-10-18 |
EP1667510A1 (en) | 2006-06-07 |
EP1667510A4 (en) | 2009-05-20 |
WO2005027606A1 (ja) | 2005-03-24 |
JP4134172B2 (ja) | 2008-08-13 |
CN100512603C (zh) | 2009-07-08 |
KR20060058128A (ko) | 2006-05-29 |
US8002959B2 (en) | 2011-08-23 |
KR20060054454A (ko) | 2006-05-22 |
US20060201818A1 (en) | 2006-09-14 |
JPWO2005027606A1 (ja) | 2007-11-15 |
TW200517034A (en) | 2005-05-16 |
KR100826067B1 (ko) | 2008-04-29 |
CN1849857A (zh) | 2006-10-18 |
US7993509B2 (en) | 2011-08-09 |
EP1667509A4 (en) | 2009-05-20 |
KR100826068B1 (ko) | 2008-04-29 |
US20060201201A1 (en) | 2006-09-14 |
WO2005027605A1 (ja) | 2005-03-24 |
EP1667509A1 (en) | 2006-06-07 |
EP1667510B1 (en) | 2013-11-06 |
TWI247567B (en) | 2006-01-11 |
TW200514488A (en) | 2005-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255677B (en) | Method for fabricating a double-sided wiring glass substrate | |
TW201330745A (zh) | 基板製造方法、配線基板之製造方法、玻璃基板及配線基板 | |
TW459295B (en) | Method for fabricating metal interconnections | |
TWI291221B (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
JP2013077807A (ja) | 基板製造方法および配線基板の製造方法 | |
JP2010021327A (ja) | 配線基板の製造方法 | |
JP2013077809A (ja) | 基板製造方法および配線基板の製造方法 | |
JP2003204152A (ja) | 両面配線板の製造方法 | |
JP2009295957A (ja) | プリント配線基板の製造方法 | |
JP2009272571A (ja) | プリント配線基板及びその製造方法 | |
TWI280827B (en) | Circuit board manufacturing method | |
JP2005086026A (ja) | 両面配線ガラス基板およびその製造方法 | |
JPH0779060A (ja) | 配線パターン形成方法及びレジスト除去装置 | |
JP4186394B2 (ja) | フィルムキャリア及びその製造方法 | |
TWI283014B (en) | Barrier enhancement process for copper interconnects | |
JP2013077808A (ja) | 基板製造方法および配線基板の製造方法 | |
JP2006049642A (ja) | 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア | |
JP4998763B2 (ja) | 配線付基板およびその製造方法並びに表示装置 | |
JP2003179329A (ja) | 配線パターン形成方法 | |
JPH11335888A (ja) | めっき液およびめっき方法 | |
JPH04294594A (ja) | プリント回路基板の配線パターン形成方法 | |
JPH05160573A (ja) | 多層回路基板及びその製造方法 | |
JPS61269396A (ja) | 多層配線基板の製造方法 | |
JP2008270411A (ja) | 両面配線テープキャリアの製造方法及び該方法により製造されたテープキャリア | |
JPS61216386A (ja) | フレキシブルプリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |