JP2013247294A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2013247294A
JP2013247294A JP2012121194A JP2012121194A JP2013247294A JP 2013247294 A JP2013247294 A JP 2013247294A JP 2012121194 A JP2012121194 A JP 2012121194A JP 2012121194 A JP2012121194 A JP 2012121194A JP 2013247294 A JP2013247294 A JP 2013247294A
Authority
JP
Japan
Prior art keywords
layer
hole
wiring
core layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012121194A
Other languages
English (en)
Other versions
JP6385635B2 (ja
Inventor
Takahiro Mutsukawa
貴博 六川
Tomoyuki Shimohira
朋幸 下平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012121194A priority Critical patent/JP6385635B2/ja
Priority to US13/902,197 priority patent/US9232641B2/en
Priority to KR1020130058835A priority patent/KR20130133134A/ko
Publication of JP2013247294A publication Critical patent/JP2013247294A/ja
Application granted granted Critical
Publication of JP6385635B2 publication Critical patent/JP6385635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】製造コストを抑制可能な配線基板及びその製造方法を提供する。
【解決手段】本配線基板は、コア層と、前記コア層を厚さ方向に貫通する貫通孔と、前記コア層の一方の面に形成された第1配線層と、前記貫通孔内に形成され、前記第1配線層と電気的に接続された貫通配線と、を有し、前記貫通孔の内側面と前記コア層の一方の面との境界部には、曲面状に面取りされた環状の第1面取り部が形成され、前記第1配線層は、前記コア層の一方の面の前記第1面取り部の外周側に環状に形成された第1金属層と、前記第1面取り部上及び前記第1金属層上に形成された第2金属層と、を含む。
【選択図】図1

Description

本発明は、配線基板及びその製造方法に関する。
従来より、絶縁層に設けた貫通孔をめっきで充填して貫通配線を形成した配線基板が知られている。このような配線基板は、例えば、以下のような方法により製造される。まず、両面に銅箔が形成された絶縁層を準備し、エッチングにより各々の銅箔に開口を形成し、絶縁層表面を露出させる。そして、各々の開口から絶縁層表面にレーザ加工を施し、テーパー形状の頂部同士を付き合わせた形状の貫通孔を形成する。次に、貫通孔をフィルドめっきにより充填する。
特開2003−46248号公報
しかしながら、エッチングにより各々の銅箔に開口を形成するためには、以下に示すような煩雑な工程が必要になる。すなわち、両面の銅箔上に各々感光性のレジスト層を形成し、各々のレジスト層を露光及び現像して各々の銅箔の開口を形成する領域のみをレジスト層から露出する。そして、各々のレジスト層から露出した銅箔をエッチングにより除去し、各々の銅箔に開口を形成する。その後、各々のレジスト層を除去する。このような煩雑な工程を経て配線基板を形成すると、配線基板の製造コストが上昇する問題が生じる。
本発明は、上記の点に鑑みてなされたものであり、製造コストを抑制可能な配線基板及びその製造方法を提供することを課題とする。
本配線基板は、コア層と、前記コア層を厚さ方向に貫通する貫通孔と、前記コア層の一方の面に形成された第1配線層と、前記貫通孔内に形成され、前記第1配線層と電気的に接続された貫通配線と、を有し、前記貫通孔の内側面と前記コア層の一方の面との境界部には、曲面状に面取りされた環状の第1面取り部が形成され、前記第1配線層は、前記コア層の一方の面の前記第1面取り部の外周側に環状に形成された第1金属層と、前記第1面取り部上及び前記第1金属層上に形成された第2金属層と、を含むことを要件とする。
本配線基板の製造方法は、コア層の一方の面に第1金属箔が形成された積層板を準備し、前記コア層及び前記第1金属箔を貫通する貫通孔を形成する工程と、前記第1金属箔の端部が前記貫通孔内に張り出したバリを除去すると共に前記貫通孔の開口部周縁に前記コア層の一方の面を環状に露出させる工程と、前記環状に露出させる工程の後、前記貫通孔の内側面に付着した樹脂残渣を除去すると共に前記貫通孔の内側面と前記コア層の一方の面との境界部を曲面状に面取りして環状の第1面取り部を形成する工程と、前記第1金属箔及び前記第1面取り部を被覆し、前記貫通孔を充填する金属層を形成する工程と、前記第1金属箔及び前記金属層をパターニングして前記コア層の一方の面に第1配線層を形成する工程と、を有することを要件とする。
開示の技術によれば、製造コストを抑制可能な配線基板及びその製造方法を提供できる。
第1の実施の形態に係る配線基板を例示する断面図である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その3)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その4)である。 比較例に係る配線基板を例示する断面図である。 第1の実施の形態の変形例に係る配線基板を例示する断面図である。 第1の実施の形態の応用例に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図である。なお、図1(b)は図1(a)のA部の拡大図である。
図1を参照するに、第1の実施の形態に係る配線基板10は、コア層11と、配線層12と、配線層13と、貫通配線14と、絶縁層15と、配線層16と、絶縁層17と、配線層18と、ソルダーレジスト層19と、絶縁層20と、配線層21と、絶縁層22と、配線層23と、ソルダーレジスト層24とを有する。
なお、配線基板10において、便宜上、ソルダーレジスト層19が形成される側を一方の側(一方の面)、ソルダーレジスト層24が形成される側を他方の側(他方の面)と称する場合がある。
配線基板10において、コア層11の一方の面には配線層12が形成され、他方の面には配線層13が形成されている。配線層12と配線層13とはコア層11を厚さ方向に貫通する貫通孔11x内に形成された貫通配線14により電気的に接続されている。配線層12及び13は、各々所定の平面形状にパターニングされている。
コア層11としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層11として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等を含浸させた基板等を用いてもよい。コア層11の厚さは、例えば、60〜400μm程度とすることができる。コア層11には、コア層11を厚さ方向に貫通する貫通孔11xが設けられている。
貫通孔11xは、コア層11の一方の面から形成された第1の孔11xと、コア層11の他方の面から形成された第2の孔11xとを有する。第1の孔11xは、コア層11の一方の面側の開口部の面積がコア層11内に形成された頂部の面積よりも大となる円錐台状の孔であり、第2の孔11xは、コア層11の他方の面側の開口部の面積がコア層11内に形成された頂部の面積よりも大となる円錐台状の孔である。第1の孔11xと第2の孔11xの各々の頂部がコア層11内(例えば、コア層11の厚さ方向の中央部近傍)で連通して貫通孔11xを形成している。なお、第1の孔11xと第2の孔11xの各々の頂部が連通した部分を、頂部連通部と称する場合がある。
換言すれば、貫通孔11xは、鼓状である。ここで、鼓状とは、貫通孔11xにおいて、コア層11の一方の面側の開口部及びコア層11の他方の面側の開口部の各々から頂部連通部にかけて、断面積(平面方向の断面積)が連続的に減少する形状を指す。貫通孔11xにおいて、頂部連通部が最も断面積の小さい部分(小径部)となる。
つまり、貫通孔11xの断面(厚さ方向の断面)は、コア層11の一方の面側の開口部から貫通孔11xの略中央部の小径部(頂部連通部)にかけての傾斜面と、コア層11の他方の面側の開口部から貫通孔11xの略中央部の小径部(頂部連通部)にかけての傾斜面とを有する。
貫通孔11xにおいて、コア層11の一方の面側の開口部の径及びコア層11の他方の面側の開口部の径は、各々例えば、60〜200μm程度とすることができる。又、頂部連通部の径は、例えば、30〜150μm程度とすることができる。
但し、第1の孔11x及び第2の孔11xは各々円錐台状の孔でなくてもよく、その場合には、貫通孔11xの一方の側の開口部、他方の側の開口部、頂部連通部の各々の断面形状(平面方向の断面形状)は、例えば、楕円形や他の形状となる。
又、頂部連通部は、コア層11の厚さ方向の中央部近傍に位置するが、中央部近傍からコア層11の一方の側又は他方の側にずれてもよい。つまり、頂部連通部は、コア層11の厚さ方向の中央部近傍から垂直方向に多少ずれても問題はない。又、第1の孔11xの軸部及び第2の孔11xの軸部が水平方向に多少ずれても問題はない。
又、貫通孔11xにおいて、一方の側の開口部から頂部連通部に至る部分の内側面の断面形状(厚さ方向の断面形状)、及び他方の側の開口部から頂部連通部に至る部分の内側面の断面形状(厚さ方向の断面形状)は、直線状であっても曲線状であってもよい。
貫通孔11x(第1の孔11x)の内側面とコア層11の一方の面との境界部には、曲面状に面取りされた環状の面取り部(第1面取り部と称する場合がある)が形成されている(図1(b)のB部)。同様に、貫通孔11x(第2の孔11x)の内側面とコア層11の他方の面との境界部には、曲面状に面取りされた環状の面取り部(第2面取り部と称する場合がある)が形成されている(貫通孔11xの図1(b)のB部の反対側の端部)。第1面取り部及び第2面取り部の各々の断面形状(厚さ方向の断面)は、例えば、凸型R形状とされている。
仮に、第1面取り部及び第2面取り部が形成されていない場合を考える。つまり、貫通孔11xの内側面とコア層11の一方の面との境界部が角部(角張っている部分)とされており、貫通孔11xの内側面とコア層11の他方の面との境界部が角部(角張っている部分)とされている場合を考える。この場合には、角部(角張っている部分)からの応力集中により、配線層12及び13、並びに貫通配線14にクラックが生じるおそれがある。更に、クラックが生じると、クラックを起点として配線層12及び13、並びに貫通配線14が断線するおそれがある。
本実施の形態のように、第1面取り部及び第2面取り部が形成されていると、第1面取り部及び第2面取り部からは応力集中が生じ難いため、配線層12及び13、並びに貫通配線14にクラックが生じるおそれを低減できる。その結果、クラックを起点として配線層12及び13、並びに貫通配線14が断線するおそれを低減できる。
配線層12は、第1金属層12aと、第2金属層12bとを有する。第1金属層12a及び第2金属層12bの材料としては、例えば、銅(Cu)等を用いることができる。同様に、配線層13は、第3金属層13aと、第4金属層13bとを有する。第3金属層13a及び第4金属層13bの材料としては、例えば、銅(Cu)等を用いることができる。なお、配線層12は、本発明に係る第1配線層の代表的な一例であり、配線層13は、本発明に係る第2配線層の代表的な一例である。
貫通配線14の材料としては、例えば、銅(Cu)等を用いることができる。なお、貫通孔11xを介して電気的に接続される部分の配線層12の第2金属層12b、配線層13の第4金属層13b、及び貫通配線14は一体的に形成されているが、ここでは、便宜上、貫通孔11x内に形成されている部分を貫通配線14として説明する。又、貫通配線14よりも絶縁層15側に形成されている部分を配線層12の第2金属層12b、貫通配線14よりも絶縁層20側に形成されている部分を配線層13の第4金属層13bとして説明する。
前述のように、配線層12は第1金属層12a及び第2金属層12bを有するが、貫通孔11xの一方の側の開口部周縁には第1金属層12aは形成されていない。同様に、配線層13は第3金属層13a及び第4金属層13bを有するが、貫通孔11xの他方の側の開口部周縁には第3金属層13aは形成されていない。
つまり、図1(a)のA部において、第1面取り部が形成されている領域には第1金属層12aが形成されていなく、コア層11の一方の面の第1面取り部の外周側に環状に第1金属層12aが形成されている。又、図1(a)のA部において、第2金属層12bは、第1面取り部上及び第1金属層12a上に形成されている。又、図1(a)のA部を除く部分において、第2金属層12bは、第1金属層12a上に形成されている。
同様に、貫通孔11xのA部の反対側の部分において、第2面取り部が形成されている領域には第3金属層13aが形成されていなく、コア層11の他方の面の第2面取り部の外周側に環状に第3金属層13aが形成されている。又、貫通孔11xのA部の反対側の部分において、第4金属層13bは、第2面取り部上及び第3金属層13a上に形成されている。又、貫通孔11xのA部の反対側を除く部分において、第4金属層13bは、第3金属層13a上に形成されている。
絶縁層15は、コア層11の一方の面に配線層12を覆うように形成されている。絶縁層15の材料としては、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層15は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層15の厚さは、例えば15〜35μm程度とすることができる。
配線層16は、絶縁層15の一方の側に形成されている。配線層16は、絶縁層15を貫通し配線層12の一方の面を露出するビアホール15x内に充填されたビア配線、及び絶縁層15の一方の面に形成された配線パターンを含んで構成されている。ビアホール15xは、絶縁層17側に開口されていると共に、配線層12の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層16の材料としては、例えば、銅(Cu)等を用いることができる。配線層16の厚さは、例えば、10〜30μm程度とすることができる。
絶縁層17は、絶縁層15の一方の面に配線層16を覆うように形成されている。絶縁層17の材料や厚さは、例えば、絶縁層15と同様とすることができる。絶縁層17は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層18は、絶縁層17の一方の側に形成されている。配線層18は、絶縁層17を貫通し配線層16の一方の面を露出するビアホール17x内に充填されたビア配線、及び絶縁層17の一方の面に形成された配線パターンを含んで構成されている。ビアホール17xは、ソルダーレジスト層19側に開口されていると共に、配線層16の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層18の材料や厚さは、例えば、配線層16と同様とすることができる。
ソルダーレジスト層19は、絶縁層17の一方の面に、配線層18を覆うように形成されている。ソルダーレジスト層19は、例えば、感光性樹脂等から形成することができる。ソルダーレジスト層19の厚さは、例えば15〜35μm程度とすることができる。
ソルダーレジスト層19は、開口部19xを有し、開口部19x内には配線層18の一部が露出している。開口部19x内に露出する配線層18は、半導体チップ等(図示せず)と電気的に接続されるパッドとして機能する。そこで、開口部19x内に露出する配線層18を第1パッド18と称する場合がある。
但し、ソルダーレジスト層19は、配線層18を完全に露出するように設けてもよい。この場合、配線層18の側面とソルダーレジスト層19の側面とが接するようにソルダーレジスト層19を設けてもよいし、配線層18の側面とソルダーレジスト層19の側面との間に隙間ができるようにソルダーレジスト層19を設けてもよい。
必要に応じ、第1パッド18の一方の面に金属層を形成したり、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。金属層の厚さは、例えば、0.03〜10μm程度とすることができる。又、第1パッド18の一方の面に、はんだボールやリードピン等の外部接続端子を形成してもよい。
なお、配線層18を構成する配線パターンを絶縁層17の一方の面に引き出して形成し、絶縁層17の一方の面に引き出された配線パターン上に開口部19xを形成してもよい。つまり、配線層18のビアホール17x上以外の部分に、開口部19xを配置してもよい。
絶縁層20は、コア層11の他方の面に配線層13を覆うように形成されている。絶縁層20の材料や厚さは、例えば、絶縁層15と同様とすることができる。絶縁層20は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層21は、絶縁層20の他方の側に形成されている。配線層21は、絶縁層20を貫通し配線層13の他方の面を露出するビアホール20x内に充填されたビア配線、及び絶縁層20の他方の面に形成された配線パターンを含んで構成されている。ビアホール20xは、絶縁層22側に開口されていると共に、配線層13の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層21の材料や厚さは、例えば、配線層16と同様とすることができる。
絶縁層22は、絶縁層20の他方の面に配線層21を覆うように形成されている。絶縁層22の材料や厚さは、例えば、絶縁層15と同様とすることができる。絶縁層22は、シリカ(SiO)等のフィラーを含有しても構わない。
配線層23は、絶縁層22の他方の側に形成されている。配線層23は、絶縁層22を貫通し配線層21の他方の面を露出するビアホール22x内に充填されたビア配線、及び絶縁層22の他方の面に形成された配線パターンを含んで構成されている。ビアホール22xは、ソルダーレジスト層24側に開口されていると共に、配線層21の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層23の材料や厚さは、例えば、配線層16と同様とすることができる。
ソルダーレジスト層24は、絶縁層22の他方の面に、配線層23を覆うように形成されている。ソルダーレジスト層24の材料や厚さは、例えば、ソルダーレジスト層19と同様とすることができる。
ソルダーレジスト層24は、開口部24xを有し、開口部24x内には配線層23の一部が露出している。開口部24x内に露出する配線層23は、半導体チップ等(図示せず)と電気的に接続されるパッドとして機能する。そこで、開口部24x内に露出する配線層23を第2パッド23と称する場合がある。
必要に応じ、第2パッド23の他方の面に金属層を形成したり、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。金属層の厚さは、例えば、0.03〜10μm程度とすることができる。又、第2パッド23の他方の面に、はんだボールやリードピン等の外部接続端子を形成してもよい。
なお、配線層23を構成する配線パターンを絶縁層22上に引き出して形成し、絶縁層22上に引き出された配線パターン上に開口部24xを形成してもよい。つまり、配線層23のビアホール22x上以外の部分に、開口部24xを配置してもよい。
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2〜図5は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
まず、図2(a)に示す工程では、コア層11の一方の面に第1金属箔12M(パターニングされていないプレーン状の金属箔)、他方の面に第2金属箔13M(パターニングされていないプレーン状の金属箔)が形成された積層板を準備する。
コア層11としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層11の厚さは、例えば、60〜400μm程度とすることができる。第1金属箔12M及び第2金属箔13Mとしては、例えば、各々銅箔等を用いることができる。第1金属箔12M及び第2金属箔13Mの各々の厚さは、例えば、12〜18μm程度とすることができる。
そして、準備した積層板において、第1金属箔12M及び第2金属箔13Mをエッチングして薄型化する。なお、薄型化後の第1金属箔12M及び第2金属箔13Mを、便宜上、各々第1金属箔12N及び第2金属箔13Nと称する。第1金属箔12N及び第2金属箔13Nの各々の厚さは、例えば、3〜8μm程度とすることができる。第1金属箔12M及び第2金属箔13Mが各々銅箔である場合には、例えば、硫酸過酸化水素系のエッチング液や過硫酸塩素系のエッチング液等を用いてエッチングして薄型化できる。
なお、第1金属箔12M及び第2金属箔13Mを薄型化して第1金属箔12N及び第2金属箔13Nを形成する目的は、後工程におけるレーザ加工を容易にするためである。又、レーザ加工時に第1金属箔12N及び第2金属箔13Nの加工部端に生じるバリを小さくするためである。第1金属箔12N及び第2金属箔13Nは、後工程でパターニングされて、各々第1金属層12a及び第3金属層13aとなる部分である。
次に、図2(b)に示す工程では、第1金属箔12Nの一方の面及び第2金属箔13Nの他方の面に各々表面処理を施し、表面処理部101及び102を形成する。表面処理の一例としては、例えば、黒化処理を挙げることができる。黒化処理とは、亜塩素酸ナトリウム等を用いて金属箔表面を酸化処理することをいう。黒化処理は、粗化処理の一種である。
黒化処理によって、第1金属箔12Nの一方の面及び第2金属箔13Nの他方の面に、1μm程度の微小な凹凸からなる酸化膜が形成される。つまり、第1金属箔12Nの一方の面及び第2金属箔13Nの他方の面に、酸化膜による粗化面が形成される。この酸化膜は(この粗化面は)、黒色系又は褐色系に視認される。この酸化膜が(この粗化面が)表面処理部101及び102であり、表面処理部101及び102は黒色系又は褐色系の外観となる。
黒色系又は褐色系の表面処理部101及び102は、後工程で照射するレーザ光の波長を吸収しやすいため、レーザ加工の加工性を高めることができる。なお、後工程で照射するレーザ光の波長を吸収しやすくできれば、黒化処理以外の処理によって表面処理部101及び102を形成してもよい。
次に、図2(c)に示す工程では、例えばCOレーザ等を用いたレーザ加工法により、コア層11、第1金属箔12N及び第2金属箔13N、及び表面処理部101及び102を貫通する貫通孔11xを形成する。COレーザの波長帯は赤外であるが、黒色系又は褐色系の表面処理部101及び102は紫外光、可視光、赤外光等を含む波長帯の光を広く吸収するため、レーザ加工の加工性を高めることができる。
貫通孔11xを形成するには、まず、表面処理部101及び第1金属箔12Nを介して、コア層11の一方の面側にレーザ光を照射し、コア層11の一方の面側に第1の孔11xを形成する。次に、表面処理部102及び第2金属箔13Nを介して、第1の孔11xに対応する位置のコア層11の他方の面側にレーザ光を照射し、コア層11の他方の面側に第2の孔11xを形成する。これにより、第1の孔11xと第2の孔11xの各々の頂部がコア層11の厚さ方向の中央部近傍で連通し、鼓状の貫通孔11xが形成される。但し、最終的に貫通孔11xが形成されれば、第1の孔11xはコア層11を貫通しなくてもよい。
第1の孔11xは、コア層11の一方の面側の開口部の面積がコア層11内に形成された頂部の面積よりも大となる円錐台状の孔であり、第2の孔11xは、コア層11の他方の面側の開口部の面積がコア層11内に形成された頂部の面積よりも大となる円錐台状の孔である。換言すれば、貫通孔11xは、鼓状である。
なお、第1の孔11x及び第2の孔11xは各々円錐台状の孔でなくてもよく、その場合には、貫通孔11xの一方の側の開口部、他方の側の開口部、頂部連通部の各々の断面形状(平面方向の断面形状)は、例えば、楕円形や他の形状となる。又、頂部連通部は、コア層11の厚さ方向の中央部近傍に位置するが、中央部近傍からコア層11の一方の側又は他方の側にずれてもよい。
又、貫通孔11xにおいて、一方の側の開口部から頂部連通部に至る部分の内側面の断面形状(厚さ方向の断面形状)、及び他方の側の開口部から頂部連通部に至る部分の内側面の断面形状(厚さ方向の断面形状)は、直線状であっても曲線状であってもよい。
レーザ加工法により貫通孔11xを形成すると、貫通孔11xの一方の側の開口端において、表面処理部101及び第1金属箔12Nの各々の端部が貫通孔11x内にひさし状に張り出したバリが生じる(図2(c)のC部)。同様に、貫通孔11xの他方の側の開口端において、表面処理部102及び第2金属箔13Nの各々の端部が貫通孔11x内にひさし状に張り出したバリが生じる(図2(c)のD部)。なお、バリの端部がめくれ上がったり、バリの端部にレーザにより溶融した第1金属箔12N又は13Nの材料が付着したりする場合もある。
次に、図3(a)に示す工程では、図2(c)のC部及びD部に示したバリを除去する。図2(c)のC部及びD部に示したバリは、例えば、硫酸過酸化水素系エッチング液や過硫酸塩素系エッチング液等を用いたエッチングにより除去できる。又、エッチングに代えて、バフ研磨やブラスト処理、高圧スプレー洗浄等によりバリを除去することもできる。なお、第1金属箔12N及び第2金属箔13Nは図2(a)に示す工程で薄型化されているため、容易にバリを除去できる。
バリ除去後の図3(a)に示す構造体は、コア層11の一方の面の貫通孔11xの開口部周縁の第1金属箔12Nがバリと共に環状に除去されてコア層11の一方の面が環状に露出する(図3(a)のE部。以降、この部分を一方の面の環状露出部と称する)。同様に、コア層11の他方の面の貫通孔11xの開口部周縁の第2金属箔13Nがバリと共に環状に除去されてコア層11の他方の面が環状に露出する(以降、この部分を他方の面の環状露出部と称する)。
コア層11の一方の面の環状露出部の幅Wは、例えば、10μm程度とすることができる。同様に、コア層11の他方の面の環状露出部の幅Wは、例えば、10μm程度とすることができる。なお、バリの除去は、図2(c)に示す構造体の両面にマスキング等を施さないで実施できる。そのため、バリが除去されると共に表面処理部101及び102も除去される。
次に、図3(b)に示す工程では、デスミア処理を行い、貫通孔11xの内側面に付着したコア層11に含まれる樹脂の残渣を除去する。この際、貫通孔11xの内側面とコア層11の一方の面との境界部(コア層11の一方の面の環状露出部の内周端部)が溶解される。これにより、貫通孔11xの内側面とコア層11の一方の面との境界部は曲面状に面取りされ、環状の第1面取り部(図3(b)のF部)が形成される。第1面取り部の断面形状(厚さ方向の断面)は、例えば、凸型R形状となる。
同様に、貫通孔11xの内側面とコア層11の他方の面との境界部(コア層11の他方の面の環状露出部の内周端部)が溶解される。これにより、貫通孔11xの内側面とコア層11の他方の面との境界部は曲面状に面取りされ、環状の第2面取り部が形成される。第2面取り部の断面形状(厚さ方向の断面)は、例えば、凸型R形状となる。
次に、図4(a)及び図4(b)に示す工程では、配線層12及び13を形成する。すなわち、まず、図4(a)に示すように、第1金属箔12N、第1面取り部、第2金属箔13N、及び第2面取り部を被覆し、貫通孔11xを充填する金属層12pを形成する。金属層12pは、エッチングされて、第2金属層12b及び第4金属層13b、並びに貫通配線14となる層である。
金属層12pを形成するには、例えば無電解めっき法やスパッタ法等により、第1金属箔12N、第1面取り部、第2金属箔13N、第2面取り部、及び貫通孔11xの内側面を被覆するシード層(図示せず)を形成する。そして、シード層(図示せず)を給電層に利用した電解めっき法により、シード層(図示せず)上にめっき層を形成する。これにより、シード層(図示せず)とめっき層とが順次積層された構造の金属層12pが形成される。シード層(図示せず)及びめっき層の材料としては、例えば、銅(Cu)等を用いることができる。
次に、第1金属箔12N、第2金属箔13N、及び金属層12pをパターニングしてコア層11の一方の面に配線層12を形成し、かつ、コア層11の他方の面に配線層13を形成する。具体的には、金属層12pの一方の面に配線層12となる部分を覆うように第1のレジスト層(図示せず)を形成する。又、金属層12pの他方の面に配線層13となる部分を覆うように第2のレジスト層(図示せず)を形成する。そして、第1のレジスト層(図示せず)から露出する金属層12p及び第1金属箔12N、並びに、第2のレジスト層(図示せず)から露出する金属層12p及び第2金属箔13Nをエッチングによって除去する。
その後、第1のレジスト層(図示せず)及び第2のレジスト層(図示せず)を除去する。これにより、図4(b)に示すように、第1金属層12aと第2金属層12bが積層された配線層12、第3金属層13aと第4金属層13bが積層された配線層13、及び貫通孔11xを充填し配線層12と配線層13とを電気的に接続する貫通配線14が形成される。
より詳しくは、配線層12は、コア層11の一方の面の第1面取り部の外周側に第1金属箔12Nをパターニングして環状に形成された第1金属層12aと、第1面取り部上及び第1金属層12a上に金属層12pをパターニングして形成された第2金属層12bとを含むように形成される。
又、配線層13は、コア層11の他方の面の第2面取り部の外周側に第2金属箔13Nをパターニングして環状に形成された第3金属層13aと、第2面取り部上及び第3金属層13a上に金属層12pをパターニングして形成された第4金属層13bとを含むように形成される。
次に、図4(c)に示す工程では、コア層11の一方の面に配線層12を覆うようにフィルム状のエポキシ系樹脂等をラミネートし、絶縁層15を形成する。又、コア層11の他方の面に配線層13を覆うようにフィルム状のエポキシ系樹脂等をラミネートし、絶縁層20を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布後、硬化させて絶縁層15及び20を形成してもよい。絶縁層15及び20の各々の厚さは、例えば、15〜35μm程度とすることができる。絶縁層15及び20の各々は、シリカ(SiO)等のフィラーを含有しても構わない。
次に、図5(a)に示す工程では、絶縁層15に、絶縁層15を貫通し配線層12の一方の面を露出させるビアホール15xを形成する。又、絶縁層20に、絶縁層20を貫通し配線層13の他方の面を露出させるビアホール20xを形成する。ビアホール15x及び20xは、例えば、COレーザ等を用いたレーザ加工法により形成できる。ビアホール15x及び20xを形成後、デスミア処理を行い、ビアホール15x及び20xの底部に各々露出する配線層12及び配線層13の表面に付着した樹脂残渣を除去することが好ましい。
次に、図5(b)に示す工程では、絶縁層15の一方の側に配線層16を形成する。配線層16は、ビアホール15x内に充填されたビア配線、及び絶縁層15の一方の面に形成された配線パターンを含んで構成される。配線層16は、ビアホール15xの底部に露出した配線層12と電気的に接続される。
同様に、絶縁層20の他方の側に配線層21を形成する。配線層21は、ビアホール20x内に充填されたビア配線、及び絶縁層20の他方の面に形成された配線パターンを含んで構成される。配線層21は、ビアホール20xの底部に露出した配線層13と電気的に接続される。
配線層16及び21の各々の材料としては、例えば、銅(Cu)等を用いることができる。配線層16及び21の各々の厚さは、例えば、10〜30μm程度とすることができる。配線層16及び21の各々は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、図5(c)に示す工程では、図4(c)〜図5(b)に示す工程を繰り返すことにより、配線層16に、絶縁層17、配線層18、及びソルダーレジスト層19を順次積層する。又、配線層21に、絶縁層22、配線層23、及びソルダーレジスト層24を順次積層する。但し、配線層と絶縁層は任意の積層数とすることができる。
すなわち、絶縁層15の一方の面に配線層16を覆うように絶縁層17を形成する。同様に、絶縁層20の他方の面に配線層21を覆うように絶縁層22を形成する。そして、絶縁層17を貫通し配線層16の一方の面を露出するビアホール17xを形成する。同様に、絶縁層22を貫通し配線層21の他方の面を露出するビアホール22xを形成する。絶縁層17及び22の各々の材料や厚さは、例えば、絶縁層15と同様とすることができる。絶縁層17及び22の各々は、シリカ(SiO)等のフィラーを含有しても構わない。
更に、絶縁層17の一方の側に配線層18を形成する。配線層18は、ビアホール17x内に充填されたビア配線、及び絶縁層17の一方の面に形成された配線パターンを含んで構成される。配線層18は、ビアホール17x内に露出した配線層16と電気的に接続される。同様に、絶縁層22の他方の側に配線層23を形成する。配線層23は、ビアホール22x内に充填されたビア配線、及び絶縁層22の他方の面に形成された配線パターンを含んで構成される。配線層23は、ビアホール22x内に露出した配線層21と電気的に接続される。配線層18及び23の各々材料や厚さは、例えば、配線層16と同様とすることができる。
更に、絶縁層17の一方の面に配線層18を被覆するソルダーレジスト層19を形成する(但し、前述のように、ソルダーレジスト層19は、配線層18を完全に露出するように形成してもよい)。ソルダーレジスト層19は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層18を被覆するように絶縁層17の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層18を被覆するように絶縁層17の一方の面にラミネートすることにより形成してもよい。同様にして、絶縁層22の他方の面に配線層23を被覆するソルダーレジスト層24を形成する。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層19に開口部19xを形成する(フォトリソグラフィ法)。又、ソルダーレジスト層24に開口部24xを形成する(フォトリソグラフィ法)。なお、開口部19x及び24xは、レーザ加工法やブラスト処理により形成してもよい。開口部19x及び24xの各々の平面形状は、例えば、円形状とすることができる。開口部19x及び24xの各々の直径は、ダイやマザーボードの端子ピッチ等に合わせて任意に設計できる。
必要に応じ、開口部19x及び24xの各々の底部に露出する配線層18の一方の面及び配線層23の他方の面に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、金属層の形成に代えて、開口部19x及び24xの各々の底部に露出する配線層18の一方の面及び配線層23の他方の面に、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施してもよい。
更に、開口部19x及び24xの各々の底部に露出する配線層18の一方の面及び配線層23の他方の面に、はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、半導体チップ(図示せず)やマザーボード等の実装基板(図示せず)と電気的に接続するための端子となる。但し、開口部19x及び24xの各々の底部に露出する配線層18の一方の面及び配線層23の他方の面自体を、外部接続端子としても良い。
なお、本実施の形態において、コア層11の両面に各々金属箔が形成された積層板を用いる理由は、コア層11の両面と両面に各々形成される配線パターンとの密着性を向上し配線パターンの断線等を防止するためである。すなわち、コア層11として所謂ガラスエポキシ基板等を用いると、コア層11の両面に各々ガラスクロスのために凹凸が生じる。そのため、コア層11の両面に各々めっき層のみを設けて配線パターンを形成しようとすると、めっき層が凹凸に追従できず、コア層11の両面と両面に各々形成される配線パターンとの密着性が低下し配線パターンの断線等が生じる場合がある。そこで、コア層11の両面に各々金属箔が形成された積層板を用い、各々の金属箔上にめっき層を設けて配線パターンを形成している。金属箔上にはガラスクロスのための凹凸はなく、配線パターンは金属箔上に密着性の高い状態で形成できるため、断線等のない信頼性の高い配線パターンを形成可能となる。
ここで、比較例を示しながら、本実施の形態の効果について説明する。図6は、比較例に係る配線基板を例示する断面図である。図6を参照するに、比較例に係る配線基板100は、貫通孔11xの一方の側の開口端において、第1金属層12aの端部が貫通孔11x内にひさし状に張り出したバリが生じている点が配線基板10(図1参照)と相違する。又、貫通孔11xの他方の側の開口端において、第3金属層13aの端部が貫通孔11x内にひさし状に張り出したバリが生じている点が配線基板10(図1参照)と相違する。つまり、配線基板100において、図3(a)に示す工程は実行されていない。
このように、図3(a)に示す工程を実行せずに(バリの除去を行わずに)、図4(a)及び図4(b)に示す工程を実行すると(めっきを行うと)、図6に示すように貫通配線14内にボイド110が生じる。ボイド110が生じる理由は、バリの除去を行わずにめっきを行うと、めっきが先にバリの部分に析出し、貫通孔11x内にめっき液が十分に供給されないためである。
ボイド110には、めっき液が残留している。これにより、配線層12及び13、貫通配線14が断線等したり、配線層12と配線層16を構成するビア配線の接続界面や配線層13と配線層21を構成するビア配線の接続界面が断線等し、配線基板100の信頼性が低下する。
第1の実施の形態に係る配線基板10では、図3(a)に示す工程でバリの除去を行った後に図4(a)及び図4(b)に示す工程でめっきを行うため、貫通孔11x内にもめっき液が十分に供給され、上記のような問題が生じない。
このように、第1の実施の形態では、従来の配線基板の製造方法とは異なり、コア層11に貫通孔11xを形成する前にコア層11の両面に形成された第1金属箔12M及び第2金属箔13Mに開口を形成する工程を有さない。つまり、第1金属箔12M及び第2金属箔13M上に各々感光性のレジスト層を形成して各々のレジスト層を露光及び現像等する煩雑な工程が不要となるため、配線基板10の製造コストを抑制可能となる。
又、第1金属箔12M及び第2金属箔13Mに開口を形成せずに第1金属箔12M及び第2金属箔13Mを介してレーザ光を照射して貫通孔11xを形成するため、貫通孔11xの一方の側の開口端及びの他方の側の開口端において、貫通孔11x内にひさし状に張り出したバリが生じる。しかしながら、バリの除去を行った後に貫通孔11xを充填するめっきを行うため、貫通孔11x内にもめっき液が十分に供給され、貫通孔11x内にボイドが生じることを防止できる。その結果、配線基板10の信頼性を向上できる。なお、バリの除去を行う工程が追加になるが、バリの除去を行う工程では、レジスト層等によるマスクを形成せずにエッチングでバリを除去するため、従来の配線基板の製造方法のような煩雑な製造工程は不要であり、配線基板10の製造コストへの影響は小さい。
又、貫通孔11xを形成する工程で、バリの端部がめくれ上がったり、バリの端部にレーザにより溶融した第1金属箔12N又は13Nの材料が付着したりする場合もある。しかしながら、バリの除去を行う工程により、めくれ上がったり付着したりしたバリも除去できるため、めっき層表面に凹凸が形成されることを防止可能となり、層間絶縁性の向上及び安定した配線層形成を実現できる。
又、本実施の形態に係る配線基板の製造方法では、第1金属箔12M及び第2金属箔13Mを薄型化して第1金属箔12N及び第2金属箔13Nを形成する工程を有する。薄型化されていない第1金属箔12M及び第2金属箔13Mから微細な配線パターンを作製することは困難であるが、薄型化された第1金属箔12N及び第2金属箔13Nを用いることにより、微細な配線パターンを作製することが容易となる。更に、微細な配線パターンを作製することにより、配線基板10を小型化できる。又、配線基板10に半導体チップを実装して半導体パッケージを作製した際に、半導体パッケージを小型化できる。
又、貫通孔11xの内側面とコア層11の一方の面との境界部には曲面状に面取りされた環状の第1面取り部が形成され、第1面取り部の外周側には第1金属層12aが環状に形成されている。第1面取り部では、コア層11の一方の面と第2金属層12bとが直接接している。同様に、貫通孔11xの内側面とコア層11の他方の面との境界部には曲面状に面取りされた環状の第2面取り部が形成され、第2面取り部の外周側には第3金属層13aが環状に形成されている。第2面取り部では、コア層11の他方の面と第4金属層13bとが直接接している。
前述のように、コア層11の両面には各々ガラスクロスのために凹凸が生じる。そのため、コア層11の一方の面と第2金属層12b、コア層11の他方の面と第4金属層13bが直接接する領域は接続信頼性(密着性)が高くない。しかしながら、本実施の形態では、コア層11の一方の面と第2金属層12bが直接接する領域、コア層11の他方の面と第4金属層13bが直接接する領域の外側に各々第1金属層12a及び第3金属層13aが環状に形成されている。
つまり、環状に形成された第1金属層12a及び第3金属層13aを介して、第2金属層12b及び第4金属層13bがコア層11に接する領域が存在するため、貫通孔11x近傍でも配線層とコア層との接続信頼性(密着性)を確保できる。
又、第1面取り部及び第2面取り部が形成されていると、第1面取り部及び第2面取り部からは応力集中が生じ難いため、配線層12及び13、並びに貫通配線14にクラックが生じるおそれを低減できる。その結果、クラックを起点として配線層12及び13、並びに貫通配線14が断線するおそれを低減できる。
〈第1の実施の形態の変形例〉
第1の実施の形態の変形例では、貫通配線が形成される貫通孔の形状が異なる配線基板の例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部品についての説明は省略する。図7は、第1の実施の形態の変形例に係る配線基板を例示する断面図である。なお、図7(b)は図7(a)のG部の拡大図である。
図7を参照するに、第1の実施の形態の変形例に係る配線基板10Aは、貫通孔11xが貫通孔11yに置換された点が第1の実施の形態に係る配線基板10(図1参照)と相違する。貫通孔11yは、コア層11を厚さ方向に貫通する平面形状が円形状の孔である。つまり、貫通孔11yの断面積(平面方向の断面積)は、コア層11の厚さ方向の位置に依らず、略一定である。但し、コア層11の厚さ方向の位置に依らず断面積(平面方向の断面積)が略一定であれば、貫通孔11yの平面形状は、例えば、楕円形や他の形状であってもよい。
配線基板10Aを製造するには、まず、第1の実施の形態の図2(a)及び図2(b)に示す工程を実行する。そして、表面処理部101及び第1金属箔12Nを介して、コア層11の一方の面側にレーザ光を照射し、貫通孔11yを形成する。或いは、表面処理部102及び第2金属箔13Nを介して、コア層11の他方の面側にレーザ光を照射し、貫通孔11yを形成する。
つまり、コア層11の何れか一方の面側からレーザ光を照射し、貫通孔11yを形成する。レーザ光を照射する際、コリメートレンズ等によりレーザ光を平行光に近い状態にしておくことで、コア層11の厚さ方向の位置に依らず断面積(平面方向の断面積)が略一定である貫通孔11yが形成できる。
なお、第1の実施の形態の図2(c)に示す工程と同様に、貫通孔11yの一方の側の開口端において、表面処理部101及び第1金属箔12Nの各々の端部が貫通孔11y内にひさし状に張り出したバリが生じる。又、貫通孔11yの他方の側の開口端において、表面処理部102及び第2金属箔13Nの各々の端部が貫通孔11y内にひさし状に張り出したバリが生じる。次に、第1の実施の形態の図3〜図5に示す工程を実行することにより、図7に示す配線基板10Aが完成する。
このように、コア層11の何れか一方の面側からレーザ光を照射し、コア層11の厚さ方向の位置に依らず断面積(平面方向の断面積)が略一定である貫通孔11yを形成する場合にも、第1の実施の形態と同様にバリが生じる。しかし、図3(a)に示す工程と同様にバリの除去を行った後に図4(a)に示す工程と同様にめっきを行うことにより、貫通孔11y内にもめっき液が十分に供給され、第1の実施の形態と同様の効果を奏する。
なお、コア層11の何れか一方の面側からレーザ光を照射する工程に代えて、機械的に(例えば、ドリル等を用いて)貫通孔11yを形成してもよい。この場合にも、コア層11の厚さ方向の位置に依らず断面積(平面方向の断面積)が略一定である貫通孔11yが形成され、第1の実施の形態と同様にバリが生じる。しかし、図3(a)に示す工程と同様にバリの除去を行った後に図4(a)に示す工程と同様にめっきを行うことにより、貫通孔11y内にもめっき液が十分に供給され、第1の実施の形態と同様の効果を奏する。
〈第1の実施の形態の応用例〉
第1の実施の形態の応用例では、第1の実施の形態に係る配線基板に半導体チップを搭載した半導体パッケージの例を示す。なお、第1の実施の形態の応用例において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図8は、第1の実施の形態の応用例に係る半導体パッケージを例示する断面図である。図8を参照するに、半導体パッケージ50は、図1に示す配線基板10と、半導体チップ60と、バンプ70と、アンダーフィル樹脂80とを有する。
半導体チップ60は、例えば、シリコン等からなる薄板化された半導体基板(図示せず)上に半導体集積回路(図示せず)等が形成されたものである。半導体基板(図示せず)には、半導体集積回路(図示せず)と電気的に接続された電極パッド(図示せず)が形成されている。
バンプ70は、半導体チップ60の電極パッド(図示せず)と、配線基板10の第1パッド18とを電気的に接続している。バンプ70は、例えば、はんだバンプである。はんだバンプの材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。アンダーフィル樹脂80は、半導体チップ60と配線基板10の一方の面との間に充填されている。
このように、第1の実施の形態に係る配線基板に半導体チップを搭載することにより、半導体パッケージを実現できる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
10、10A 配線基板
11 コア層
11x、11y 貫通孔
11x 第1の孔
11x 第2の孔
12、13、16、18、21、23 配線層
12a 第1金属層
12b 第2金属層
12p 金属層
12M、12N 第1金属箔
13a 第3金属層
13b 第4金属層
13M、13N 第2金属箔
14 貫通配線
15、17、20、22 絶縁層
15x、17x、20x、22x ビアホール
19、24 ソルダーレジスト層
19x、24x 開口部
50 半導体パッケージ
60 半導体チップ
70 バンプ
80 アンダーフィル樹脂
110 ボイド

Claims (10)

  1. コア層と、
    前記コア層を厚さ方向に貫通する貫通孔と、
    前記コア層の一方の面に形成された第1配線層と、
    前記貫通孔内に形成され、前記第1配線層と電気的に接続された貫通配線と、を有し、
    前記貫通孔の内側面と前記コア層の一方の面との境界部には、曲面状に面取りされた環状の第1面取り部が形成され、
    前記第1配線層は、前記コア層の一方の面の前記第1面取り部の外周側に環状に形成された第1金属層と、前記第1面取り部上及び前記第1金属層上に形成された第2金属層と、を含む配線基板。
  2. 前記コア層の他方の面に形成され、前記貫通配線を介して前記第1配線層と電気的に接続された第2配線層を有し、
    前記貫通孔の内側面と前記コア層の他方の面との境界部には、曲面状に面取りされた環状の第2面取り部が形成され、
    前記第2配線層は、前記コア層の他方の面の前記第2面取り部の外周側に環状に形成された第3金属層と、前記第2面取り部上及び前記第3金属層上に形成された第4金属層と、を含む請求項1記載の配線基板。
  3. 前記貫通孔の形状は、前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第1の孔と、前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第2の孔とが、各々の頂部が前記コア層内で連通した形状である請求項1又は2記載の配線基板。
  4. コア層の一方の面に第1金属箔が形成された積層板を準備し、前記コア層及び前記第1金属箔を貫通する貫通孔を形成する工程と、
    前記第1金属箔の端部が前記貫通孔内に張り出したバリを除去すると共に前記貫通孔の開口部周縁に前記コア層の一方の面を環状に露出させる工程と、
    前記環状に露出させる工程の後、前記貫通孔の内側面に付着した樹脂残渣を除去すると共に前記貫通孔の内側面と前記コア層の一方の面との境界部を曲面状に面取りして環状の第1面取り部を形成する工程と、
    前記第1金属箔及び前記第1面取り部を被覆し、前記貫通孔を充填する金属層を形成する工程と、
    前記第1金属箔及び前記金属層をパターニングして前記コア層の一方の面に第1配線層を形成する工程と、を有する配線基板の製造方法。
  5. 前記第1配線層は、前記コア層の一方の面の前記第1面取り部の外周側に前記第1金属箔をパターニングして環状に形成された第1金属層と、前記第1面取り部上及び前記第1金属層上に前記金属層をパターニングして形成された第2金属層と、を含むように形成される請求項4記載の配線基板の製造方法。
  6. 前記貫通孔を形成する工程では、コア層の一方の面に第1金属箔、他方の面に第2金属箔が形成された積層板を準備し、前記コア層、前記第1金属箔、及び前記第2金属箔を貫通する貫通孔を形成し、
    前記第2金属箔の端部が前記貫通孔内に張り出したバリを除去すると共に前記貫通孔の開口部周縁に前記コア層の他方の面を環状に露出させる工程と、前記貫通孔の内側面と前記コア層の他方の面との境界部を曲面状に面取りして環状の第2面取り部を形成する工程と、を有し、
    前記金属層を形成する工程では、前記第1金属箔、前記第1面取り部、前記第2金属箔、及び前記第2面取り部を被覆し、前記貫通孔を充填する金属層を形成し、
    前記コア層の他方の面に第2配線層を形成する工程を有する請求項4又は5記載の配線基板の製造方法。
  7. 前記第2配線層は、前記コア層の他方の面の前記第2面取り部の外周側に前記第2金属箔をパターニングして環状に形成された第3金属層と、前記第2面取り部上及び前記第3金属層上に前記金属層をパターニングして形成された第4金属層と、を含むように形成される請求項6記載の配線基板の製造方法。
  8. 前記貫通孔を形成する工程では、前記第1金属箔を薄型化した後に前記貫通孔を形成する請求項4乃至7の何れか一項記載の配線基板の製造方法。
  9. 前記貫通孔を形成する工程では、前記第1金属箔を薄型化した後に、薄型化した前記第1金属箔の表面に黒色系又は褐色系の表面処理部を形成し、その後に、前記表面処理部を介して前記第1金属箔にレーザ光を照射して前記貫通孔を形成する請求項8記載の配線基板の製造方法。
  10. 前記貫通孔を形成する工程では、前記貫通孔の形状は、前記コア層の一方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第1の孔と、前記コア層の他方の面側の開口部の面積が前記コア層内に形成された頂部の面積よりも大となる円錐台状の第2の孔とが、各々の頂部が前記コア層内で連通した形状に形成される請求項9記載の配線基板の製造方法。
JP2012121194A 2012-05-28 2012-05-28 配線基板の製造方法 Active JP6385635B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012121194A JP6385635B2 (ja) 2012-05-28 2012-05-28 配線基板の製造方法
US13/902,197 US9232641B2 (en) 2012-05-28 2013-05-24 Wiring board and method of manufacturing the same
KR1020130058835A KR20130133134A (ko) 2012-05-28 2013-05-24 배선 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012121194A JP6385635B2 (ja) 2012-05-28 2012-05-28 配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016090890A Division JP2016167621A (ja) 2016-04-28 2016-04-28 配線基板

Publications (2)

Publication Number Publication Date
JP2013247294A true JP2013247294A (ja) 2013-12-09
JP6385635B2 JP6385635B2 (ja) 2018-09-05

Family

ID=49620708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012121194A Active JP6385635B2 (ja) 2012-05-28 2012-05-28 配線基板の製造方法

Country Status (3)

Country Link
US (1) US9232641B2 (ja)
JP (1) JP6385635B2 (ja)
KR (1) KR20130133134A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10992055B2 (en) 2016-04-28 2021-04-27 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna arrangement, electronic apparatus, radio communication method
US11264708B2 (en) 2015-01-27 2022-03-01 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna structure

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
KR102149797B1 (ko) * 2014-01-10 2020-08-31 삼성전기주식회사 기판 및 그 제조 방법
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI651022B (zh) * 2017-10-13 2019-02-11 欣興電子股份有限公司 多層線路結構及其製作方法
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US11406018B1 (en) * 2021-02-22 2022-08-02 Aplus Semiconductor Technologies Co., Ltd. Double-sided and multilayer flexible printed circuit (FPC) substrate and method of processing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126025A (ja) * 1996-10-15 1998-05-15 Oki Electric Ind Co Ltd プリント配線板のスルーホール構造
JP2005191115A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 配線基板およびその製造方法
JP2009164491A (ja) * 2008-01-09 2009-07-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303715A (en) * 1977-04-07 1981-12-01 Western Electric Company, Incorporated Printed wiring board
JP2631544B2 (ja) * 1989-01-27 1997-07-16 日本シイエムケイ株式会社 プリント配線板
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
JP2002324958A (ja) * 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
JP4256603B2 (ja) 2001-08-02 2009-04-22 イビデン株式会社 積層配線板の製造方法
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126025A (ja) * 1996-10-15 1998-05-15 Oki Electric Ind Co Ltd プリント配線板のスルーホール構造
JP2005191115A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 配線基板およびその製造方法
JP2009164491A (ja) * 2008-01-09 2009-07-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264708B2 (en) 2015-01-27 2022-03-01 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna structure
US10992055B2 (en) 2016-04-28 2021-04-27 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna arrangement, electronic apparatus, radio communication method

Also Published As

Publication number Publication date
KR20130133134A (ko) 2013-12-06
US20130313010A1 (en) 2013-11-28
US9232641B2 (en) 2016-01-05
JP6385635B2 (ja) 2018-09-05

Similar Documents

Publication Publication Date Title
JP6385635B2 (ja) 配線基板の製造方法
JP6114527B2 (ja) 配線基板及びその製造方法
JP5693977B2 (ja) 配線基板及びその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6029342B2 (ja) 配線基板及びその製造方法
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
TWI473543B (zh) 配線基板
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2009194321A (ja) 配線基板及びその製造方法、半導体パッケージ
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2015159197A (ja) 配線基板及びその製造方法
JP2015050343A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2015185773A (ja) 配線基板及びその製造方法
US11257749B2 (en) Wiring substrate
JP2024012601A (ja) 配線基板
JP2016167621A (ja) 配線基板
JP6220799B2 (ja) 配線基板及びその製造方法
JP4279090B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
JP2022115401A (ja) 配線基板及び配線基板の製造方法
JP2023167333A (ja) 配線基板の製造方法
JP4398550B2 (ja) バンプ付き多層基板の製造方法
JP2012151509A (ja) 配線基板及びその製造方法、半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170608

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6385635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150