TW201618613A - 可埋入高接腳數元件的電路板製作方法及可埋入高接腳數元件的電路板結構 - Google Patents
可埋入高接腳數元件的電路板製作方法及可埋入高接腳數元件的電路板結構 Download PDFInfo
- Publication number
- TW201618613A TW201618613A TW103138375A TW103138375A TW201618613A TW 201618613 A TW201618613 A TW 201618613A TW 103138375 A TW103138375 A TW 103138375A TW 103138375 A TW103138375 A TW 103138375A TW 201618613 A TW201618613 A TW 201618613A
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- layer
- micro
- circuit board
- embedding
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000010949 copper Substances 0.000 claims abstract description 86
- 229910052802 copper Inorganic materials 0.000 claims abstract description 85
- 238000005553 drilling Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 121
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000012790 adhesive layer Substances 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 5
- 238000009713 electroplating Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種可埋入高接腳數元件的電路板製作方法及可埋入高接腳數元件的電路板結構，其中利用圖案化電鍍乾膜形成的第一線路中的微銅窗能輕鬆控制在50μm以下，因此經雷射鑽孔處理後，所形成的微通孔的孔徑可大幅縮小在50μm以下，藉以大幅縮小微導通孔孔徑，因此可以大幅提高微導通孔的佈置密度，藉以有效對應可埋入具高密度接腳的元件的需求，此外本發明利用雷射開設微通孔且使用與跟微通孔同一層的靶點，藉由光學對位的方式去固定元件及作雷射鑽孔，因此可有效提高打件的精度。
Description
一種內埋元件式電路板製作方法及內埋元件式電路板結構，尤其是一種適合埋入高接腳數元件的電路板製作方法及可埋入高接腳數元件的電路板結構。
所謂“埋入式被動元件”(Embedded Passives)，係指將被動元件埋入於多層板之中的製程，比如利用蝕刻或印刷方式，將電容器或電阻器等被動元件直接製作於多層板之內層板上，再經壓合成多層板後，藉以取代焊接於板面上的零散(Discrete)被動元件，以增加板面面積與板面上的空間，而供主、被動元件佈設及線路佈線者。
現在埋入元件式電路板除了埋入被動元件，利用類似的技術也能埋入主動元件等電子元件，以提高整體的封裝密度，但是目前如手機與各式電子裝置的功能越來越強大，因此晶片I/O數不斷的持續增加，載板製程更要求高腳數，腳距也需更細密，由於晶片的I/O數是透過電路的微導通孔(Micorvia)結構而與電路板的金屬線路構成電氣連接，因此如何大幅縮小微導通孔的尺寸與微導通孔之間的間隔，及金屬線路的尺寸與金屬線路之間的間隔攸關於能否把高接腳數內埋於電路板的一大重要課題。
目前微導通孔(Micorvia)的加工以雷射成孔為主，其中雷射鑽孔加工包含開銅窗加工(conformal mask Drill)、加大銅窗加工(Enlarge Window Drill)及直接銅面加工(Copper Direct Drill)等方法。參閱第一圖，第一圖為習知技術之開銅窗法的示意圖，如第一圖所示，第一層板1a上依序形成絕緣層3a、第二線路11a及第一線路7a，開銅窗法的加工方式是在
第二線路11a的一部份藉由蝕刻來設置開口(銅窗9a)，再於開口以雷射16a進行加工而在絕緣層上形成導通孔14a。
然而以開銅窗加工所成型的導通孔的孔徑除了會受限於光
罩的光束徑，尤其更是受易到光阻顯影與蝕刻製程本身的限制，導致導通孔的開孔孔徑無法變得更小，因此電路板的線路密度也無法更密集，而無法連接於高接腳數的主動元件。
具體而言，由於銅箔層(第二線路11a)較難吸收雷射的波
長，因此必須以光阻顯影搭配蝕刻的方式在第二線路11a先成型出開口，但以目前的製程能力而言，圖案化後的光阻層所形成的窗部(光阻層對應開口)的最小尺寸已經在50μm以上，因此經蝕刻第二線路11a而成型的開口的孔徑必然在50μm之上。
此外，經雷射鑽孔加工後，需再經去膠渣(Desmear)流程，嚴
重造成開孔孔徑擴大問題，成品的間距約只能達到140微米。
此外，現有技術常以機械鑽孔做為打件標記，機鑽成孔的通
孔孔徑約0.5~3mm，而對位公差與IT轉印公差約15μm，因此機械鑽孔在打件所產生的誤差至少在30μm以上，況且因本身線路蝕刻上的限制造成金屬線路(銅墊)的線路寬度與線路間距無法更細及更密集。
由此可知，習知技術的缺點在於，由於透過開銅窗加工所形
成的開孔的孔徑的極限在50μm以上，金屬線路的跨距大於150μm，金屬線路之間的間隔大於30μm，導致只能與接腳數較少的晶片相連接，考量前述的對位公差與IT轉印公差因素的限制，造成微導通孔的尺寸，微導通孔之間的間距與金屬線路的尺寸無法更微小化，因此習知技術的作法及結構已不適用於埋入高接腳數的主動元件，因此必須提供一種可埋入高密度接腳元件的電路板製作方法。
本發明的主要目的在於提供一種可埋入高接腳數元件的電
路板製作方法，其中包含一載板上鍍上一金屬層；該金屬層的一面系形成一第一線路，該第一線路包含複數個銅墊；覆蓋一光阻層於該金屬層與該第一線路上；圖案化該光阻層，以使該第一線路僅受圖案化後的該光阻層
覆蓋；蝕刻未受圖案化後之該光阻層覆蓋的該金屬層，並去除該光阻層；於該等銅墊之部份銅墊上形成一粘著層，接著將一元件固定於該粘著層上，該元件具有複數個I/O接腳，其中對應該元件之該等銅墊的任兩銅墊之間皆具有一微銅窗，每一微銅窗對應於每一I/O接腳，而未對應於該元件的該等銅墊之間皆具有一銅窗，將其中的一銅窗設為一靶點；在該第一線路及該元件上依序形成一絕緣層及一第二金屬層，並去除該載板及對該金屬層做蝕刻處理直至該粘著層對應於該微銅窗的部份與該絕緣層之對應於該銅窗的部份露出；對該靶點做光學對位，並藉一鑽孔方法貫穿在該I/O接腳及該微銅窗之間的該粘著層以形成一微通孔於該I/O接腳上，以及貫穿該絕緣層與該第二金屬層之對應於該銅窗的部份以形成一通孔；在該微通孔及內該通孔鍍上一導通層；透過蝕刻方式去除部份的該金屬層直至該第一線路露出，以形成複數個微導通孔與複數個通孔。
其中，該等微導通孔的內端與該等I/O接腳構成電氣連接，該等微導通孔的外端則供外部電路使用。此外，該第二金屬層更圖案化成一第二線路，並藉由該等通孔與該第一線路構成電氣連接。
本發明的一主要特點在於，利用圖案化乾膜電鍍的方式以形成第一線路及微銅窗並定義靶點，並在去除載板後第一線路及微銅窗則形成內埋式線路，藉此，使粘著層得以露出並剛好介於任兩銅墊之間的微銅窗中，再利用雷射光束波長難以被銅吸收的特性，因此當雷射光束照射在兩銅墊及粘著層時，只有粘著層會被穿透而形成微通孔，因此微通孔的孔徑與第一線路中的微銅窗相同，而不被光罩光束徑的限制。
此外，本發明的第一線路為內埋式線路，因此粘著層之將形成微導通孔的微通孔不受金屬層覆蓋，因此雷射可以直接穿透粘著層而形成微通孔；但是習知技術的絕緣層整面被金屬層覆蓋，由於雷射難以穿透金屬層，因此必須透過影像轉移方式先在金屬層開出銅窗後，再利用雷射對絕緣層做鑽孔處理，但經雷射鑽孔加工後，由於需再經去膠渣(Desmear)流程，仍會造成開孔孔徑擴大問題，成品的間距約只能達到140μm。
其中，第一線路與微銅窗係對金屬層以圖案化乾膜電鍍的方式形成，利用圖案化電鍍乾膜而成型出第一線路，以現有製程能力而言，
第一線路的線寬及其間距可輕易控制在50μm以下。此外，第一線路與銅窗的製作過程中，只對同是金屬材質的金屬層及載板做製程處理，製程參數容易控制也容易加工，因此第一線路的線寬及第一線路的間距得以被精準控制。
由於以圖案化電鍍乾膜成形的第一線路中的微銅窗能輕鬆
控制在50μm以下，因此經雷射鑽孔處理後，所形成的微通孔的孔徑可大幅縮小在50μm以下，藉以大幅縮小微導通孔孔徑，因此可以大幅提高微導通孔的佈置密度，藉以有效對應可埋入具高密度接腳的元件的需求，此外本發明利用雷射開設微通孔且使用與跟微通孔同一層的靶點，藉由光學對位的方式去固定元件及作雷射鑽孔，因此可有效提高打件的精度，透過本發明提供可埋入高密度接腳元件的電路板的製作方法與結構，所形成的微導通孔的孔徑與銅墊的直徑可縮小至10μm以下，而埋入的元件的接腳數目高達2萬個。
本發明的另一目的在於提供一種可埋入高接腳數元件的電
路板結構，至少包含一絕緣層、一第一線路及一第二線路，該第一線路內埋於該絕緣層之內，該第二線路形成於絕緣層之外，該絕緣層更內埋有一粘著層及一元件，該元件固定於該粘著層之上，其中該粘著層內具有與該元件之複數個I/O接腳1構成電氣連接的複數個微導通孔，該絕緣層則具有使該第一線路及該第二線路構成電氣連接的複數個通孔。
〔習知〕
1a‧‧‧第一層板
3a‧‧‧第二層板
7a‧‧‧第一線路
9a‧‧‧銅窗圖案
11a‧‧‧第二線路
14a‧‧‧導通孔
16a‧‧‧雷射
〔本發明〕
S10~S28‧‧‧步驟
10‧‧‧載板
12‧‧‧金屬層
14‧‧‧第一線路
141‧‧‧銅墊
16‧‧‧光阻層
20‧‧‧粘著層
100‧‧‧元件
101‧‧‧I/O接腳
143‧‧‧微銅窗
145‧‧‧銅窗
21‧‧‧絕緣層
22‧‧‧第二金屬層
201‧‧‧微通孔
211‧‧‧通孔
221‧‧‧第二線路
30‧‧‧導通層
301‧‧‧微導通孔
303‧‧‧通孔
A‧‧‧靶點
第一圖為習知技術之開銅窗法的示意圖。
第二圖為本發明可埋入高接腳數元件的電路板製作方法的操作流程圖。
第三A至第三J圖為本發明可埋入高接腳數元件的電路板製作方法的示意圖。
第四圖為本發明可埋入高接腳數元件的電路板的一較佳實施例示意圖。
以下配合圖式及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。
參閱第二圖，本發明可埋入高接腳數元件的電路板製作方法的操作流程圖，參閱第三A至第三J圖，本發明可埋入高接腳數元件的電路板製作方法的示意圖。如第二圖所示，本發明電路板微導通孔之製作方法包括以下依序進行的步驟S10、S12、S14、S16、S18、S20、S22、S24、S26及S28。首先，配合第三A圖，主要是從步驟S10開始，在一載板10上鍍上一金屬層12，其中該金屬層12可以是單一金屬層或複數層金屬層，該金屬層為銅層(Cu)或其他適當材質的金屬層，該載板10亦可為金屬材質。
接著，在步驟S12中，圖案化該金屬層12的一面以形成一第一線路14，該第一線路14包含複數個銅墊141，如第三B圖所示。其中，該第一線路14透過圖案化乾膜電鍍的方式或其他適當方式形成。
之後，進行步驟S14，覆蓋一光阻層16於該金屬層12與該第一線路14上，如第三C圖所示。
在步驟S16中，圖案化該光阻層16，以使該第一線路14只受圖案化後的該光阻層16覆蓋，如第三D圖所示。其中該光阻層16可為乾膜光阻或溼膜光阻。
接著進行步驟S18，蝕刻未受該光阻層16覆蓋之該金屬層12至一預定深度，比如可以參考第三E圖的實施例，在第三E圖中系將該金屬層12之對應預設元件的區域皆蝕刻去除，而未對應預設元件的區域僅蝕刻其金屬層的一部分待蝕刻完該金屬層12後，去除該光阻層16，如第三E圖所示。
然而，步驟S18中的該金屬層12的蝕刻方式視實際情況而定，上述的蝕刻方式在此僅是說明用的實例而已，並非用以限制本發明的範圍，亦即該金屬層12之對應預設元件的區域亦可僅去除一部份，未被去除的部份可以再透過後續的蝕刻步驟去除。
接著進行步驟S20，於該等銅墊141之部份銅墊上形成一粘著層20，比如該粘著層20設於該等銅墊141的預設元件區域部份，接著將
一元件100固定於該粘著層20上，該元件100具有複數個I/O接腳101，其中對應該元件100之該等銅墊141的任兩銅墊141之間皆具有一微銅窗143，每一微銅窗143對應於每一I/O接腳101，而未對應於該元件100的該等銅墊141之間則皆具有一銅窗145，將其中的一銅窗145設為一靶點A，如第三F圖所示。其中，該元件100的設置可利用該靶點A作對位，使對位公差最小化。
其中，該元件可以是主動元件、被動元件或其他適當元件；
其中該粘著層20透過點膠技術、網版印刷技術(Screen print)或整片貼合於而形成之。
接著進行步驟S22，在該第一線路14及該元件100上依序
形成一絕緣層21及一第二金屬層22，該絕緣層21覆蓋該第一線路14及該元件100，並去除該載板10及對該金屬層12做蝕刻處理直至該粘著層20之對應於該微銅窗143的部份與該絕緣層21對應於該銅窗145的部份露出，如第三G圖所示。
接著進行步驟S24，對該靶點A做光學對位，並藉一鑽孔方
法貫穿在該I/O接腳101及該微銅窗143之間的該粘著層20以形成一微通孔201於該I/O接腳101上，以及貫穿該絕緣層21與該第二金屬層22之對應於該銅窗145的部份以形成一通孔211，如第三H圖所示。
其中，該鑽孔方法為一雷射鑽孔，該微通孔201的孔徑則以
該微銅窗143的大小而定。
接著進行步驟S26，在該微通孔201及該通孔211內鍍上一
導通層30，如第三I圖所示。其中該導通層30為一金屬層。
接著進行步驟S28，透過蝕刻方式去除部份的該金屬層12
直至該第一線路14露出，以形成複數個微導通孔301與複數個通孔303，該等微導通孔301的內端與該等I/O接腳101構成電氣連接，該等微導通孔303的外端則供外部電路使用。此外，該第二金屬層22更圖案化成一第二線路221，並藉由該等通孔303與該第一線路14構成電氣連接，如第三J圖所示。
藉由上述流程，而製作出可埋入高接腳數元件的電路板製作
方法，請參第三J圖，本發明可埋入高接腳數元件的電路板結構至少包含一絕緣層21，該第一線路14內埋於該絕緣層21之內，該第二線路221形成於絕緣層221之外，該絕緣層21更內埋有一粘著層20及一元件100，該元件100固定於該粘著層20之上，其中該粘著層20內具有與該元件100之複數個I/O接腳101構成電氣連接的複數個微導通孔301，該絕緣層21則具有使該第一線路14及該第二線路221構成電氣連接的複數個通孔303。
參閱第四圖，本發明可埋入高接腳數元件的電路板的一較佳
實施例示意圖。如第四圖所示，該粘著層20系整片貼合於該第一線路14上，如此更方便加工製作，也就是上述的步驟S20中，用片狀或捲狀的黏著層20直接貼設於該第一線路14上，該粘著層20對應於該銅窗145的部份亦被貫穿而形成該通孔211，後續的操作則參照前述的步驟，最後即形成如第四圖的結構。
本發明的一主要特點在於，在步驟S10~S20，利用圖案化乾
膜電鍍的方式以形成第一線路及微銅窗並定義靶點A，並在步驟S22去除載板後第一線路及微銅窗則形成內埋式線路，藉此，使粘著層得以露出並剛好介於任兩銅墊之間的微銅窗中，再利用雷射光束波長難以被銅吸收的特性，因此當雷射光束照射在兩銅墊及粘著層時，只有粘著層會被穿透而形成微通孔，因此微通孔的孔徑與第一線路中的微銅窗相同，而不被光罩光束徑的限制。
此外，本發明的第一線路為內埋式線路，因此粘著層之將形
成微導通孔的微通孔不受金屬層覆蓋，因此雷射可以直接穿透粘著層而形成微通孔；但是習知技術的絕緣層整面被金屬層覆蓋，由於雷射難以穿透金屬層，因此必須透過影像轉移方式先在金屬層開出銅窗後，再利用雷射對絕緣層做鑽孔處理，但經雷射鑽孔加工後，由於需再經去膠渣(Desmear)流程，仍會造成開孔孔徑擴大問題，成品的間距約只能達到140μm。
而本發明之第一線路與微銅窗係對金屬層以圖案化乾膜電
鍍的方式形成，利用圖案化電鍍乾膜而成型出第一線路，以現有製程能力而言，第一線路的線寬及其間距可輕易控制在50μm以下。此外，第一線路與銅窗的製作過程中，只對同是金屬材質的金屬層及載板做製程處理，
製程參數容易控制也容易加工，因此第一線路的線寬及第一線路的間距得以被精準控制。
由於以圖案化電鍍乾膜成形的第一線路中的微銅窗能輕鬆
控制在50μm以下，因此經雷射鑽孔處理後，所形成的微通孔的孔徑可大幅縮小在50μm以下，藉以大幅縮小微導通孔孔徑，因此可以大幅提高微導通孔的佈置密度，藉以有效對應可埋入具高密度接腳的元件的需求，此外本發明利用雷射開設微通孔且使用與跟微通孔同一層的靶點，藉由光學對位的方式去固定元件及作雷射鑽孔，因此可有效提高打件的精度，透過本發明提供可埋入高密度接腳元件的電路板的製作方法與結構，所形成的微導通孔的孔徑與銅墊的直徑可縮小至10μm以下，而埋入的元件的接腳數目高達2萬個。
於本發明的技術內並未見於已公開的刊物、期刊、雜誌、
媒體、展覽場，因而具有新穎性，且能突破目前的技術瓶頸而具體實施，確實具有進步性。此外，本發明能解決習用技術的問題，改善整體使用效率，而能達到具產業利用性的價值。
以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據
以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
S10~S28‧‧‧步驟
Claims (10)
- 一種可埋入高接腳數元件的電路板製作方法，包含：一載板上鍍上一金屬層；該金屬層的一面系形成一第一線路，該第一線路包含複數個銅墊；覆蓋一光阻層於該金屬層與該第一線路上；圖案化該光阻層，以使該第一線路僅受圖案化後的該光阻層覆蓋；蝕刻未受圖案化後之該光阻層覆蓋的該金屬層，並去除該光阻層；於該等銅墊之部份銅墊上形成一粘著層，接著將一元件固定於該粘著層上，該元件具有複數個I/O接腳，其中對應該元件之該等銅墊的任兩銅墊之間皆具有一微銅窗，每一微銅窗對應於每一I/O接腳，而未對應於該元件的該等銅墊之間皆具有一銅窗，將其中的一銅窗設為一靶點；在該第一線路及該元件上依序形成一絕緣層及一第二金屬層，並去除該載板及對該金屬層做蝕刻處理直至該粘著層對應於該微銅窗的部份與該絕緣層之對應於該銅窗的部份露出；對該靶點做光學對位，並藉一鑽孔方法貫穿在該I/O接腳及該微銅窗之間的該粘著層以形成一微通孔於該I/O接腳上，以及貫穿該絕緣層與該第二金屬層之對應於該銅窗的部份以形成一通孔；在該微通孔及內該通孔鍍上一導通層；以及透過蝕刻方式去除部份的該金屬層直至該第一線路露出，以形成複數個微導通孔與複數個通孔。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，其中該載板為金屬材質。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，該第一線路以圖案化乾膜電鍍的方法而形成。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，其中該光阻層可為乾膜光阻或溼膜光阻。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，其中該元件的設置利用該靶點A作對位。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，其中該元件為主動元件或被動元件。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，其中該粘著層系透過點膠技術、網版印刷技術或貼合方式而形成之，其中貼合方式以片狀或捲狀的該粘著層貼合於該第一線路上，該粘著層對應於該銅窗的部份亦被貫穿而形成該通孔。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，其中該鑽孔方法為一雷射鑽孔。
- 依據申請專利範圍第1項所述之可埋入高接腳數元件的電路板製作方法，其中該微通孔為盲孔或埋孔。
- 一種可埋入高接腳數元件的電路板結構，至少包含一絕緣層、一第一線路及一第二線路，該第一線路內埋於該絕緣層之內，該第二線路形成於絕緣層之外，該絕緣層更內埋有一粘著層及一元件，該元件固定於該粘著層之上，其中該粘著層內具有與該元件之複數個I/O接腳1構成電氣連接的複數個微導通孔，該絕緣層則具有使該第一線路及該第二線路構成電氣連接的複數個通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103138375A TWI578865B (zh) | 2014-11-05 | 2014-11-05 | A circuit board manufacturing method that can embed high pin count components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103138375A TWI578865B (zh) | 2014-11-05 | 2014-11-05 | A circuit board manufacturing method that can embed high pin count components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201618613A true TW201618613A (zh) | 2016-05-16 |
| TWI578865B TWI578865B (zh) | 2017-04-11 |
Family
ID=56509135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103138375A TWI578865B (zh) | 2014-11-05 | 2014-11-05 | A circuit board manufacturing method that can embed high pin count components |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI578865B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI381500B (zh) * | 2009-01-16 | 2013-01-01 | 嵌埋半導體晶片之封裝基板及其製法 | |
| TWI446841B (zh) * | 2012-07-27 | 2014-07-21 | Tripod Technology Corp | 埋入式元件電路板與其製作方法 |
-
2014
- 2014-11-05 TW TW103138375A patent/TWI578865B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI578865B (zh) | 2017-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
| JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
| TWI617225B (zh) | 印刷電路板及其製造方法 | |
| JPWO2010013366A1 (ja) | フレックスリジッド配線板及びその製造方法 | |
| JP2014229907A (ja) | リジッドフレキシブル印刷回路基板及びその製造方法 | |
| KR20140079203A (ko) | 임베디드 패키지 및 제조 방법 | |
| KR20140044034A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| TWI549579B (zh) | 印刷電路板 | |
| TW201446103A (zh) | 電路板及其製作方法 | |
| KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
| JP2008311612A (ja) | 多層プリント基板およびその製造方法 | |
| TWI531291B (zh) | 承載板及其製作方法 | |
| KR20110064216A (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
| TWI577250B (zh) | 印刷電路板及其製造方法與模組 | |
| TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
| KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
| TWI578865B (zh) | A circuit board manufacturing method that can embed high pin count components | |
| KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
| KR20170028710A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
| KR100688865B1 (ko) | 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법 | |
| US20120043121A1 (en) | Printed circuit board and method of manufacturing the same | |
| KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| TWI513392B (zh) | 內埋電子元件的線路結構的製作方法 | |
| CN111629513B (zh) | 同时具有贯孔及盲孔的多层电路板结构及其制法 | |
| KR101436827B1 (ko) | 인쇄회로기판 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |