TW201946513A - 中介層以及具有該中介層的印刷電路板 - Google Patents

Abstract

根據本發明的態樣的一種中介層包括：第一絕緣層；第二絕緣層，以使所述第二絕緣層的上表面的一部分被暴露出的方式疊置於所述第一絕緣層下方；第一接墊，形成於所述第一絕緣層的上表面上；第二接墊，形成於所述第二絕緣層的被暴露的所述上表面上；以及第一連接圖案，沿所述第一絕緣層的側表面形成，以將所述第一接墊與所述第二接墊彼此連接。

Description

中介層以及具有該中介層的印刷電路板

本發明是有關於一種中介層以及具有該中介層的印刷電路板。

數位技術及半導體技術的進步以及對各種電子裝置的使用的急劇攀升已使得精密且複雜的電子裝置得到更廣範圍的應用。隨著電子裝置內各部件的積體程度日益增加，印刷電路板需要更大的面積來對個別部件（例如，主動裝置（active device）、被動裝置（passive device））進行互連。同時，電池的尺寸變得愈越來越大，因此印刷電路板需要更有效地放置及裝設於電子裝置的有限空間內。

韓國專利公開案第10-1324595號中闡述了相關技術（登記日期：2013年10月28日）。

本發明的一個態樣提供一種中介層，所述中介層包括：第一絕緣層；第二絕緣層，以使所述第二絕緣層的上表面的一部分被暴露出的方式疊置於所述第一絕緣層下方；第一接墊，形成於所述第一絕緣層的上表面上；第二接墊，形成於所述第二絕緣層的被暴露出的所述上表面上；以及第一連接圖案，沿所述第一絕緣層的側表面形成，以將所述第一接墊與所述第二接墊彼此連接。

本發明的另一個態樣提供一種印刷電路板，所述印刷電路板包括：第一基板，具有安裝於所述第一基板的一個表面上的多個第一電子組件；第二基板，具有安裝於所述第二基板的與所述第一基板面對的一個表面上的多個第二電子組件；以及中介層，將所述第一基板與所述第二基板彼此連接。此處，所述中介層包括：第一絕緣層；第二絕緣層，以使所述第二絕緣層的上表面的一部分被暴露出的方式疊置於所述第一絕緣層下方；第一接墊，形成於所述第一絕緣層的上表面上；第二接墊，形成於所述第二絕緣層的被暴露出的所述上表面上；以及第一連接圖案，沿所述第一絕緣層的側表面形成，以將所述第一接墊與所述第二接墊彼此連接。

提供以下詳細說明是為了幫助讀者獲得對本文中所述方法、設備及/或系統的全面理解。然而，對於此項技術中具有通常知識者而言，本文中所述方法、設備及/或系統的各種改變、潤飾及等效形式將顯而易見。本文中所述操作順序僅為實例，且並非僅限於本文中所提及的該些操作順序，而是如對於所屬技術領域中具有通常知識者而言將顯而易見，除必定以特定次序出現的操作以外，均可有所改變。此外，為提高清晰性及明確性，可省略對對於所屬技術領域中具有通常知識者而言眾所習知的功能及構造的說明。

本文中所述特徵可被實施為不同形式，且不應被解釋為僅限於本文中所述實例。確切而言，提供本文中所述實例是為了使此揭露內容將透徹及完整，並將向所屬技術領域中具有通常知識者傳達本揭露的全部範圍。

除非另有定義，否則本文中所使用的全部用語（包括技術用語及科學用語）的含義均與其被本揭露所屬技術領域中具有通常知識者所通常理解的含義相同。在常用字典中所定義的任何用語應被解釋為具有與在相關技術的上下文中的含義相同的含義，且除非另有明確定義，否則不應將其解釋為具有理想化或過於正式的含義。

無論圖號如何，將對相同的或對應的元件給定相同的參考編號，且將不再對相同的或對應的元件予以贅述。在本揭露的說明通篇中，當闡述特定相關傳統技術確定與本揭露的觀點無關時，將省略有關詳細說明。在闡述各種元件時可使用例如「第一（first）」及「第二（second）」等用語，但以上元件不應僅限於以上用語。以上用語僅用於區分各個元件。在附圖中，可誇大、省略或簡要示出一些元件，且元件的大小未必反映該些元件的實際大小。

在下文中，將參照附圖來詳細闡述本揭露的特定實施例。

印刷電路板裝設於各種電子裝置（包括，智慧型手機）中。在印刷電路板上安裝有電子裝置所需要的部件，且該些部件藉由印刷電路板彼此電性連接，進而可使得電子裝置能夠執行其功能。印刷電路板可為主板（main board）。

圖1示出其中裝設有根據本發明實施例的印刷電路板的電子裝置。如圖1所示，電子裝置1在電子裝置殼體中裝設有印刷電路板10（其為主板）、電池20等。隨著電子裝置1的規格因例如顯示器的尺寸增大以及相機的解析度增大而增大，功耗亦相應地增大，且可由印刷電路板10佔據的面積相對減小。另一方面，若可減小由印刷電路板10佔據的面積，則指定用於電池20的面積可增大，此使得可實施較大的電池。

根據本發明實施例的印刷電路板10具有由二或更多個基板構成的多層式、堆疊式或夾層式結構，因此在電子裝置中佔據最小的面積且可為電池20提供較大的面積。

圖2至圖10示出根據本發明實施例的中介層，且圖11至圖16示出根據本發明實施例的印刷電路板。

參照圖11至圖16，根據本發明實施例的印刷電路板包括第一基板100、第二基板200及中介層300。第一基板100及第二基板200上裝設有電子組件且實際上施行作為印刷電路板的功能，且中介層300負責第一基板100與第二基板200之間的電性連接，同時支撐第一基板100及第二基板200。

在下文中，將首先闡述中介層300。

參照圖2至圖10，中介層300包括第一絕緣層310、第二絕緣層320及連接圖案330。

第一絕緣層310及第二絕緣層320分別為由如環氧樹脂、聚醯亞胺樹脂或雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）樹脂等的絕緣材料製成的層，且具體而言可由預浸體（PrePreg，PPG）或構成膜（例如，味之素構成膜（Ajinomoto Build up Film））製成。第一絕緣層310及第二絕緣層320中可分別含有加強材料（例如，玻璃纖維）或無機填料（例如，二氧化矽）。

第一絕緣層310與第二絕緣層320彼此上下疊置且可藉由黏著劑A貼合至彼此。黏著劑A可為晶粒貼附膜（die attach film，DAF）或膠帶。

同時，在本說明中假定第二絕緣層320疊置於第一絕緣層310下方，並且將第一基板100闡述為位於中介層300上方且將第二基板200闡述為位於中介層300下方。然而應注意，「上方」及「下方」是為闡述印刷電路板的各元件之間的位置關係而任意設定的用語。

第一絕緣層310的厚度可大於第二絕緣層320的厚度。此處，用語「厚度」是指在連接第一基板100與第二基板200的方向上的厚度。第一絕緣層310的厚度可基於第一基板100與第二基板200之間的距離來確定（或者端視第一電子組件E1的厚度及第二電子組件E2的厚度而定），且第二絕緣層320可被形成為較第一絕緣層310薄，以使得能夠容易地形成貫通孔（through via）340，貫通孔340將在之後加以闡述。

第一絕緣層310具有上表面及下表面。參照圖10，第一絕緣層310的側面橫截面面積（lateral cross-sectional area）可自頂表面至底表面增大。第一絕緣層310的側表面相對於第一絕緣層310的下表面的坡度（slope）可大於或等於45度且小於90度。儘管第一絕緣層310的彼此面對的兩個側表面相對於第一絕緣層310的下表面的坡度均可大於或等於45度且小於90度，但是第一絕緣層310僅有一個側表面（尤其是上面形成有第一連接圖案331的側表面，第一連接圖案331將在之後加以闡述）可相對於第一絕緣層310的下表面具有大於或等於45度且小於90度的坡度。在其中第一絕緣層310的側表面是傾斜的情形中，可容易地形成第一連接圖案331。同時，第一絕緣層310的側表面的坡度可垂直於第一絕緣層310的下表面（即，相對於第一絕緣層310的下表面呈90度）。最後，第一絕緣層310的側表面相對於第一絕緣層310的下表面的坡度可大於或等於45度且小於90度。

第二絕緣層320亦具有上表面及下表面。由於第二絕緣層320疊置於第一絕緣層310下方，因此第一絕緣層310的下表面與第二絕緣層320的上表面接合。

此處，第二絕緣層320的上表面的某一部分被暴露而未被第一絕緣層310覆蓋。如圖2及圖3所示，第二絕緣層320的側面橫截面面積可大於第一絕緣層310的側面橫截面面積。此外，第一絕緣層310的一個側表面可與第二絕緣層320的一個側表面共面，且第二絕緣層320的另一個側表面可在第一絕緣層310的另一個側表面之上突出。同時，第二絕緣層320的上表面的被暴露出的部分的面積可小於第一絕緣層310的上表面的面積。

第一絕緣層310的上表面上形成有第一接墊311。第一接墊311與第一基板100接合。

第二絕緣層320的上表面上形成有第二接墊321。然而，第二接墊321形成於第二絕緣層320的上表面的被暴露出的部分中。儘管對第一接墊311及第二接墊321的尺寸沒有限制，然而，第一接墊311及第二接墊321的尺寸可基於第一絕緣層310的上表面的面積及第二絕緣層320的被暴露出的上表面的面積來確定。在其中第一絕緣層310的上表面的面積大於第二絕緣層320的被暴露的上表面的面積的情形中，第一接墊311的尺寸可大於第二接墊321的尺寸。

第二絕緣層320的下表面上可形成有第三接墊322。第三接墊322與第二接墊321電性連接。第三接墊3222可與第二基板200接合。在此種情形中，在第三接墊322與第二基板200之間可夾置有低熔點金屬構件（未示出）。

同時，第三接墊322的尺寸可接近相同於第二接墊321的尺寸。

參照圖2及圖3，第二絕緣層320中可形成有貫通孔340，且第二接墊321與第三接墊322可藉由通孔340互連。亦即，貫通孔340自第二絕緣層320的被暴露的上表面至第二絕緣層320的下表面第二絕緣層320，且第二接墊321及第三接墊322可形成於貫通孔340的兩端中的任一端處。如圖3所示，貫通孔340的縱向截面（longitudinal cross section）可為自第二絕緣層320的上表面至第二絕緣層320的下表面變寬的梯形形狀。因此，貫通孔340在第二絕緣層320的上表面處的面積小於貫通孔340在第二絕緣層320的下表面處的面積。相反，貫通孔340的縱向截面可為矩形形狀。換言之，第二絕緣層320的側向橫截面面積可自第二絕緣層320的上表面至第二絕緣層320的下表面為恆定的。

如圖2及圖3所示，第二絕緣層320的下表面上可形成有第四接墊323及導電圖案324。第四接墊323藉由導電圖案324與第三接墊322連接。

第四接墊323可對應於第一接墊311的位置定位。具體而言，假設第四接墊323投影至第二絕緣層320的上表面，則所投影的第四接墊323與第一絕緣層310的下表面重疊，且更假設第一接墊311及第四接墊323投影至第二絕緣層320的上表面，則所投影的第一接墊311與第四接墊323可彼此重疊。

第四接墊323的尺寸可大於第二接墊321的尺寸及第三接墊322的尺寸。此外，第四接墊323的尺寸可幾乎相同於第一接墊311的尺寸。

第四接墊323可與第二基板200接合。在此種情形中，在第四接墊323與第二基板200之間可夾置有低熔點金屬構件S。亦即，如圖4及圖5所示，低熔點金屬構件S可形成於第四接墊323下方。

換言之，在其中存在第三接墊322而不存在第四接墊323的情形中，第三接墊322可與第二基板200接合（即，低熔點金屬構件S形成於第三接墊322下方），且在其中同時存在第三接墊322及第四接墊323二者的情形中，第四接墊323可與第二基板200接合（即，低熔點金屬構件S形成於第四接墊323下方）。

圖20是第二絕緣層320的上表面320a及下表面320c以及夾置於上表面320a與下表面320c之間的側表面320b的模擬例示圖。在此模擬例示圖中，第二絕緣層320的上表面320a、側表面320b及下表面320c仿佛它們被展開般示出。

在圖20中，標記有（a）的側示出其中第二接墊321藉由貫通孔340與第三接墊322連接而不存在第四接墊323的情形。標記有（b）的側示出其中第二接墊321藉由貫通孔340與第三接墊322連接，且第四接墊323藉由導電圖案324與第三接墊322連接的情形。在情形（a）中，低熔點金屬構件可耦合至第三接墊322，且在情形（b）中，低熔點金屬構件可耦合至第四接墊323。

導電圖案324是由導體製成的，其用於傳輸電性訊號的路徑且將第三接墊322與第四接墊323電性連接。只要第三接墊322與第四接墊323被形成為彼此分隔開，便需要導電圖案324。

連接圖案330是用於傳輸電性訊號的路徑，其沿第一絕緣層310的表面及/或第二絕緣層320的表面形成以對第一接墊311與第二接墊321進行互連。

連接圖案330可包括第一連接圖案331。第一連接圖案331是形成於第一絕緣層310的側表面上的圖案。在其中第一接墊311與第二接墊321非常靠近第一絕緣層310的側表面形成的情形中，連接圖案330包括第一連接圖案331，且第一接墊311及第二接墊321可直接連接至第一連接圖案331的兩端中的任一端。

由於第一連接圖案331在對第一基板100與第二基板200進行互連的方向上延伸，因此第一連接圖案331可垂直於第一基板100及第二基板200形成，但第一連接圖案331未必必須為垂直的，且第一連接圖案331可歪斜地形成。

同時，除了第一連接圖案331之外，連接圖案330可更包括第二連接圖案332及/或第三連接圖案333。第二連接圖案332形成於第一絕緣層310的上表面上，且第三連接圖案333形成於第二絕緣層320的被暴露出的上表面上。在其中連接圖案330包括第一連接圖案331、第二連接圖案332及第三連接圖案333中的所有連接圖案的情形中，電性訊號可經由例如（舉例而言）以下路徑傳輸：第一接墊311—第二連接圖案332—第一連接圖案331—第三連接圖案333—第二接墊321。此路徑是連續形成的，在所述路徑中的任何位置皆不存在中斷。

在圖2及圖4中，連接圖案330包括第一連接圖案331、第二連接圖案332及第三連接圖案333中的所有連接圖案。儘管如此，如上所述，連接圖案330可僅包括第一連接圖案331或除了包括第一連接圖案331之外亦包括第二連接圖案332或第三連接圖案333中的任一者。在圖6至圖9中，連接圖案330僅包括第一連接圖案331及第二連接圖案332。

同時，參照圖21，示出了各種類型的連接圖案330。圖21中示出了第一絕緣層310的上表面310a及側表面310b以及第二絕緣層320的上表面320a。（a）中示出了其中連接圖案330僅包括第一連接圖案331的情形，（b）是其中連接圖案330包括第一連接圖案331及第二連接圖案332的情形，（c）是其中連接圖案330包括第一連接圖案331及第三連接圖案333的情形，且（d）是其中連接圖案330包括第一連接圖案331、第二連接圖案332及第三連接圖案333中的所有連接圖案的情形。

第一接墊311及第二接墊321可分別形成有多個。連接圖案330亦可形成有多個。在此種情形中，第一接墊311的數目可與第二接墊321的數目相同，且連接圖案330中的每一者可一對一地連接第一接墊311與第二接墊321。同時，所述多個連接圖案330可排列成彼此平行。

如圖6及圖7所示，中介層300可由多個區塊構成，所述多個區塊可設置於第一基板100與第二基板200之間的邊界處。在此種情形中，所述多個區塊提供內部空間。

如圖6所示，第二絕緣層320的被暴露出的上表面可位於內部空間中，在此種情形中，在第一絕緣層310的內表面上亦形成有連接圖案330。

另一方面，如圖7所示，第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的外側，在此種情形中，連接圖案330形成於第一絕緣層310的外表面上。儘管如此，圖6與圖7可加以組合，在此種情形中，所述多個區塊中的一些區塊的第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的內側，且所述多個區塊中其餘區塊的第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的外側。

參照圖8及圖9，第一絕緣層310可包括第一空腔（cavity）C1，且第二絕緣層320可包括第二空腔C2。第一空腔C1可形成於第一絕緣層310的內側，且第二空腔C2可形成於第二絕緣層320的內側，並且第一空腔C1與第二空腔C2可彼此能夠連通地連接。第一空腔C1的大小可大於或等於第二空腔C2的大小。

在包括第一空腔C1及第二空腔C2的中介層300中，第一絕緣層310及第二絕緣層320可設置於第一基板100與第二基板200之間的邊界處。

如圖8所示，第二絕緣層320的被暴露出的上表面可經由第一空腔C1被暴露出。亦即，當第二絕緣層320朝第一絕緣層310的內側突出時，第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的內側。

作為另外一種選擇，如圖9所示，第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的外側。在此種情形中，第二絕緣層320朝第一絕緣層310的外側突出。

在下文中，將闡述包括上述中介層的印刷電路板。

參照圖11至圖16，根據本發明實施例的印刷電路板包括第一基板100、第二基板200及中介層300。

第一基板100與第二基板200被設置成彼此上下分隔開，以形成多層式、堆疊式或夾層式結構。具體而言，第一基板100與第二基板200被定位成彼此分隔開，以使得第一基板100的一個表面與第二基板200的一個表面彼此面對。

第一基板100及第二基板200可分別被配置為板形狀，且可分別為由多個絕緣材料層以及多個電路層（其利用例如8個電路層或10個電路層配置而成）構成的多層式基板。

第一基板100的絕緣材料層及第二基板200的絕緣材料層由如環氧樹脂、聚醯亞胺樹脂、BT樹脂、液晶聚合物（liquid crystal polymer，LCP）等的絕緣材料製成。電路層是由例如金屬（舉例而言，銅（Cu））等導電材料製成，且被設計成具有特定圖案。電路層形成於絕緣材料層的一個表面或兩個表面上，且位於不同層上的電路層可經由穿透絕緣材料層的通孔導體（via conductor）彼此電性連接。

第一基板100的一個表面上裝設有多個第一電子組件E1。此處，第一電子組件E1可包括但不限於主動裝置、被動裝置、積體電路等。此外，第一基板100的另一個表面上可裝設有多個第三電子組件E3。

第一基板100的一個表面上設置有第一端子110。第一端子110可電性連接至第一電子組件E1及/或第三電子組件E3以及電路層。具體而言，第一端子110與第三電子組件E3不僅是藉由電路層進行連接，而且亦藉由穿透第一基板100而形成的通孔導體進行連接。

第一端子110可為電路層的在第一基板100的所述一個表面側上位於最外層上的一部分。具體而言，第一端子110（其為被阻焊劑覆蓋的電路層的一部分）可形成於第一基板100的最外部絕緣材料層上，並經由阻焊劑的開口被暴露出。

第一端子110可經由低熔點金屬構件S而與第一接墊311進行耦合。因此，第一端子110的位置可對應於第一接墊311的位置，且第一端子110的數目可與第一接墊311的數目相同。

第二基板200的一個表面上裝設有多個第二電子組件E2。此處，第二電子組件E2可包括但不限於主動裝置、被動裝置、積體電路等。

此外，第二基板200的一個表面上設置有第二端子210。第二端子210可電性連接至第二電子組件E2及電路層。

第二端子210可為電路層的在第二基板200的所述一個表面側上位於最外層上的一部分。具體而言，第二端子210（其為被阻焊劑覆蓋的電路層的一部分）可形成於第二基板200的最外部的絕緣材料層上並藉由阻焊劑的開口被暴露出。

第二端子210可經由低熔點金屬構件S而與第三接墊322或第四接墊323進行耦合。因此，第二端子210的位置可對應於第三接墊322（或第四接墊323）的位置，且第二端子210的數目可與第三接墊322（或第四接墊323）的數目相同。

第一基板100的所述一個表面與第二基板200的所述一個表面彼此面對，且第一端子110與第二端子210彼此面對。此處，第一端子110的位置對應於第二端子210的位置；具體而言，將第一端子110連接至第二端子210（或將第二端子210連接至第一端子110）的線（例如，自第一端子110的中心連接至第二端子210的中心的線）可垂直於第一基板100及第二基板200。同時，第一端子110的位置與第二端子210的位置可不確切地匹配，且可在彼此互連的範圍內不彼此對齊。換言之，將第一端子110連接至第二端子210（或將第二端子210連接至第一端子110）的線（例如，自第一端子110的中心連接至第二端子210的中心的線）可相對於第一基板100及第二基板200為斜線。

第一端子110及第二端子210可分別形成為多個，且所述多個第一端子110與所述多個第二端子210可分別對應於彼此。此外，第一接墊311至第四接墊323的數目可基於第一端子110的數目及第二端子210的數目來確定。

中介層300夾置於第一基板100與第二基板200之間。亦即，中介層300耦接於第一基板100的所述一個表面及第二基板200的所述一個表面，且第一基板100與第二基板200的分隔可由中介層300來維持。

參照圖11，中介層300可由多個區塊配置而成，所述多個區塊可排列於第一基板100與第二基板200之間的邊界處。在此種情形中，所述多個區塊提供內部空間。如圖13所示，第一電子組件E1及第二電子組件E2可插入至此空間中。

如圖11所示，中介層300的第二絕緣層320的被暴露出的上表面可朝內部空間定向，在此種情形中，在第一絕緣層310的內側表面上亦形成有連接圖案330。

參照圖12，在中介層300中，第一絕緣層310可包括第一空腔C1，且第二絕緣層320可包括第二空腔C2。第一空腔C1可形成於第一絕緣層310的內側，且第二空腔C2可形成於第二絕緣層320的內側，其中第一空腔C1與第二空腔C2彼此能夠連通地連接。第一空腔C1的尺寸可大於第二空腔C2的尺寸。

在包括第一空腔C1及第二空腔C2的中介層300中，第一絕緣層310及第二絕緣層320可設置於第一基板100與第二基板200之間的邊界處。在此種情形中，第一電子組件E1及第二電子組件E2可插入至第一空腔C1及第二空腔C2中（參見圖13）。

如圖12所示，第二絕緣層320的被暴露出的上表面可經由第一空腔C1被暴露出。亦即，當第二絕緣層320朝第一絕緣層310的內側突出時，第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的內側。

參照圖14，中介層300可由多個區塊構成，所述多個區塊可排列於第一基板100與第二基板200之間的邊界處。在此種情形中，所述多個區塊提供內部空間。如圖16所示，第一電子組件E1及第二電子組件E2可插入至此空間中。

如圖14所示，中介層300的第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的外側，在此種情形中，在第一絕緣層310的外側側表面上亦可形成有連接圖案330。

參照圖15，在中介層300中，第一絕緣層310可包括第一空腔C1，且第二絕緣層320可包括第二空腔C2。第一空腔C1可形成於第一絕緣層310的內側，且第二空腔C2可形成於第二絕緣層320的內側，其中第一空腔C1與第二空腔C2彼此能夠連通地連接。第一空腔C1的尺寸可相同於第二空腔C2的尺寸。

在包括第一空腔C1及第二空腔C2的中介層300中，第一絕緣層310及第二絕緣層320可設置於第一基板100與第二基板200之間的邊界處。在此種情形中，第一電子組件E1及第二電子組件E2可插入至第一空腔C1及第二空腔C2中（參見圖16）。

如圖15所示，第二絕緣層320的被暴露出的上表面可位於第一絕緣層310的外側。在此種情形中，第二絕緣層320朝第一絕緣層310的外側突出。

在下文中，將闡述形成中介層的方法。

圖17至圖19示出根據本發明各種實施例的製造中介層的方法。

圖17中的步驟（a）及步驟（b）示出在對第一絕緣層310的形狀進行處理之後，將第一絕緣層310貼合至第二絕緣層320。第一絕緣層310與第二絕緣層320可使用黏著構件A（例如（舉例而言）DAF）貼合至彼此。

在圖17所示步驟（c）中，將感光膜（例如，乾膜）貼合至第一絕緣層310的表面及第二絕緣膜320的表面。

在圖17所示步驟（d）中，將所貼合的感光膜暴露出，此後可施行顯影製程。同時，當感光膜被暴露出時，在感光膜上覆蓋遮罩，以僅使感光膜的必要部分被暴露出。舉例而言，在感光膜是正型的情形中，藉由顯影將被暴露出的部分移除，且在感光膜是負型的情形中，藉由顯影將未被暴露出的部分移除。經由該些曝光製程及顯影製程，在感光膜中形成開口。

在圖17所示步驟（e）中，在形成於感光膜中的開口中形成鍍覆層以形成第一接墊311、連接圖案330及第二接墊321。

在圖17所示步驟（f）中，在第二絕緣層320中形成通孔孔洞（via hole）VH。通孔孔洞VH可接觸第二接墊321。通孔孔洞VH可使用雷射製程、微影製程及/或鑽錐（bit drill）形成。同時，如圖17的步驟（f）中所示，在將第一絕緣層310及第二絕緣層320反轉之後，藉由自第二絕緣層320的下表面加工出通孔孔洞VH，當第一絕緣層310及第二絕緣層320反轉回初始位置時，通孔孔洞VH的側面橫截面面積可自第二絕緣層320的上表面至第二絕緣層320的下表面增大。

在圖17所示步驟（g）中，在通孔孔洞VH中形成鍍覆層，且接著形成第三接墊322、第四接墊323及導電圖案324。當形成第三接墊322、第四接墊323及導電圖案324時，可採用相同的方式使用上述感光膜。

在圖17所示步驟（h）中，對第二絕緣層320進行處理。可根據所需要的尺寸來切割第二絕緣層320。

經由上述製程製造的中介層示出於圖2中。

圖18所示步驟（a）及步驟（b）示出在對第一絕緣層310的形狀進行處理之後，將第一絕緣層310貼合至第二絕緣層320。第一絕緣層310與第二絕緣層320可使用黏著構件A（例如（舉例而言）DAF）貼合至彼此。同時，可在第一絕緣層310的內側形成第一空腔C1，且接著將其中設置有第一空腔C1的第一絕緣層310貼合至第二絕緣層320。

在圖18所示步驟（c）中，將感光膜（例如，乾膜）貼合至第一絕緣層310的表面及第二絕緣膜320的表面。

在圖18所示步驟（d）中，將所貼合的感光膜暴露出，此後可施行顯影製程。同時，當感光膜被暴露出時，在感光膜上覆蓋遮罩以僅使感光膜的必要部分被暴露出。舉例而言，在感光膜是正型的情形中，藉由顯影將被暴露出的部分移除，且在感光膜是負型的情形中，藉由顯影將未被暴露出的部分移除。經由該些曝光製程及顯影製程，在感光膜中形成開口。

在圖18所示步驟（e）中，在形成於感光膜中的開口中形成鍍覆層以形成第一接墊311、連接圖案330及第二接墊321。此處，連接圖案330形成於第一絕緣層310的內側側表面上，而非形成於第一絕緣層310的外側側表面上。

在圖18所示步驟（f）中，在第二絕緣層320中形成通孔孔洞VH。通孔孔洞VH可接觸第二接墊321。通孔孔洞VH可使用雷射製程、微影製程及/或鑽錐形成。同時，如圖18的步驟（f）中所示，在將第一絕緣層310及第二絕緣層320反轉之後，自第二絕緣層320的下表面加工出通孔孔洞VH，當第一絕緣層310及第二絕緣層320反轉回初始位置時，通孔孔洞VH的側面橫截面面積可自第二絕緣層320的上表面至下表面增大。

在圖18所示步驟（g）中，在通孔孔洞VH中形成鍍覆層，且接著形成第三接墊322、第四接墊323及導電圖案324。當形成第三接墊322、第四接墊323及導電圖案324時，可採用相同的方式使用上述感光膜。

在圖18所示步驟（h）中，對第二絕緣層320進行處理。在第二絕緣層320的內側形成第二空腔C2。此外，可視需要對第二絕緣層320的外周邊進行切割。

經由上述製程製造的中介層示出於圖8中。

圖19所示步驟（a）及步驟（b）示出在對第一絕緣層310的形狀進行處理之後，將第一絕緣層310貼合至第二絕緣層320。第一絕緣層310與第二絕緣層320可使用黏著構件A（例如（舉例而言）DAF）貼合至彼此。同時，可在第一絕緣層310內側形成第一空腔C1，且接著將其中設置有第一空腔C1的第一絕緣層310貼合至第二絕緣層320。

在圖19中示出的步驟（c）中，將感光膜（例如，乾膜）貼合至第一絕緣層310的表面及第二絕緣膜320的表面。

在圖19所示步驟（d）中，將所貼合的感光膜暴露出，此後可施行顯影製程。同時，當感光膜被暴露出時，在感光膜上覆蓋遮罩以僅使感光膜的必要部分被暴露出。舉例而言，在感光膜是正型的情形中，藉由顯影將被暴露出的部分移除，且在感光膜是負型的情形中，藉由顯影將未被暴露出的部分移除。藉由該些曝光製程及顯影製程，在感光膜中形成開口。

在圖19所示步驟（e）中，在形成於感光膜中的開口中形成鍍覆層以形成第一接墊311、連接圖案330及第二接墊321。此處，連接圖案330形成於第一絕緣層310的外側側表面上，而非形成於第一絕緣層310的內側側表面上。

在圖19所示步驟（f）中，在第二絕緣層320中形成通孔孔洞VH。通孔孔洞VH可接觸第二接墊321。通孔孔洞VH可使用雷射製程、微影製程及/或鑽錐形成。同時，如圖19的步驟（f）中所示，在將第一絕緣層310及第二絕緣層320反轉之後，藉由自第二絕緣層320的下表面加工通孔孔洞VH，當第一絕緣層310及第二絕緣層320反轉回初始位置時，通孔孔洞VH的側面橫截面面積可自第二絕緣層320的上表面至下表面增大。

在圖19所示步驟（g）中，在通孔孔洞VH中形成鍍覆層，且接著形成第三接墊322、第四接墊323及導電圖案324。當形成第三接墊322、第四接墊323及導電圖案324時，可採用相同的方式使用上述感光膜。

在圖19所示步驟（h）中，對第二絕緣層320進行處理。在第二絕緣層320的內側形成第二空腔C2。

經由上述製程製造的中介層示出在圖9中。

儘管本揭露包括特定實例，然而對於所屬技術中具有通常知識者而言將顯而易見，在不背離申請專利範圍及其等效範圍的精神及範圍的條件下，可在該些實例中作出各種形式及細節上的改變。本文中所述實例應僅被解釋為說明意義，而非用於限制。對每一實例中的特徵或態樣的說明應被視作適用於其他實例中的相似特徵或態樣。若以不同的次序執行所述技術及/或若以不同的方式對所述系統、架構、裝置或電路中的組件加以組合及/或以其他組件或其等效組件進行替換或補充，則可達成適合的結果。因此，本揭露的範圍並非由詳細說明界定，而是由申請專利範圍及其等效範圍界定，且處於申請專利範圍及其等效範圍的範圍內的所有變型皆應被視作包含於本揭露中。

100‧‧‧第一基板

110‧‧‧第一端子

200‧‧‧第二基板

210‧‧‧第二端子

300‧‧‧中介層

310‧‧‧第一絕緣層

311‧‧‧第一接墊

320‧‧‧第二絕緣層

321‧‧‧第二接墊

322‧‧‧第三接墊

323‧‧‧第四接墊

324‧‧‧導電圖案

330‧‧‧連接圖案

331‧‧‧第一導電圖案

332‧‧‧第二導電圖案

333‧‧‧第三導電圖案

340‧‧‧貫通孔

A‧‧‧黏著構件/黏著劑

E1‧‧‧第一電子組件

E2‧‧‧第二電子組件

E3‧‧‧第三電子組件

S‧‧‧低熔點金屬構件

VH‧‧‧通孔孔洞

C1‧‧‧第一空腔

C2‧‧‧第二空腔

（a）、（b）、（c）、（d）、（e）、（f）、（g）、（h）‧‧‧步驟

圖1示出其中裝設有根據本發明實施例的印刷電路板的電子裝置。 圖2至圖10示出根據本發明實施例的中介層。 圖11至圖16示出根據本發明實施例的印刷電路板。 圖17至圖19示出根據本發明各個實施例的製造中介層的方法。 圖20及圖21是分別示出根據本發明實施例的中介層的模擬圖。

Claims (31)

1. 一種中介層，包括： 第一絕緣層； 第二絕緣層，以使所述第二絕緣層的上表面的一部分被暴露出的方式疊置於所述第一絕緣層下方； 第一接墊，形成於所述第一絕緣層的上表面上； 第二接墊，形成於所述第二絕緣層的被暴露出的所述上表面上；以及 第一連接圖案，沿所述第一絕緣層的側表面形成，以將所述第一接墊與所述第二接墊彼此連接。
2. 如申請專利範圍第1項所述的中介層，更包括： 第三接墊，形成於所述第二絕緣層的下表面上，以與所述第二接墊電性連接。
3. 如申請專利範圍第2項所述的中介層，更包括： 貫通孔，穿透所述第二絕緣層，以將所述第二接墊與所述第三接墊彼此電性連接。
4. 如申請專利範圍第3項所述的中介層，更包括： 第四接墊，形成於所述第二絕緣層的所述下表面上；以及 導電圖案，將所述第三接墊與所述第四接墊彼此連接。
5. 如申請專利範圍第4項所述的中介層，更包括： 低熔點金屬構件，形成於所述第一接墊上方及所述第四接墊下方。
6. 如申請專利範圍第1項所述的中介層，更包括： 第二連接圖案，形成於所述第一絕緣層的所述上表面上，以將所述第一接墊與所述第一連接圖案彼此連接。
7. 如申請專利範圍第1項所述的中介層，更包括： 第三連接圖案，形成於所述第二絕緣層的所述上表面上，以將所述第二接墊與所述第一連接圖案彼此連接。
8. 如申請專利範圍第1項所述的中介層，其中所述第一接墊及所述第二接墊分別形成為多個，且 其中所述第一連接圖案形成為多個，以在多個所述第一接墊與多個所述第二接墊之間形成一對一連接。
9. 如申請專利範圍第1項所述的中介層，其中所述第一絕緣層與所述第二絕緣層藉由黏著構件貼合至彼此。
10. 如申請專利範圍第1項所述的中介層，其中所述第一絕緣層的所述側表面相對於所述第一絕緣層的下表面的坡度大於或等於45度且小於或等於90度。
11. 如申請專利範圍第1項所述的中介層，其中所述第一絕緣層的厚度大於所述第二絕緣層的厚度。
12. 如申請專利範圍第1項所述的中介層，其中所述第一絕緣層在所述第一絕緣層的內側包括第一空腔， 其中所述第二絕緣層在所述第二絕緣層的內側包括第二空腔，且 其中所述第一空腔與所述第二空腔彼此能夠連通地連接。
13. 如申請專利範圍第12項所述的中介層，其中所述第二絕緣層的被暴露出的所述上表面經由所述第一空腔被暴露出。
14. 如申請專利範圍第12項所述的中介層，其中所述第二絕緣層的被暴露出的所述上表面位於所述第一絕緣層的外側。
15. 一種印刷電路板，包括： 第一基板，具有安裝於所述第一基板的一個表面上的多個第一電子組件； 第二基板，具有安裝於所述第二基板的與所述第一基板面對的一個表面上的多個第二電子組件；以及 中介層，將所述第一基板與所述第二基板彼此連接， 其中所述中介層包括： 第一絕緣層； 第二絕緣層，以使所述第二絕緣層的上表面的一部分被暴露出的方式疊置於所述第一絕緣層下方； 第一接墊，形成於所述第一絕緣層的上表面上； 第二接墊，形成於所述第二絕緣層的被暴露出的所述上表面上；以及 第一連接圖案，沿所述第一絕緣層的側表面形成，以將所述第一接墊與所述第二接墊彼此連接。
16. 如申請專利範圍第15項所述的印刷電路板，更包括： 第三接墊，形成於所述第二絕緣層的下表面上，以與所述第二接墊電性連接。
17. 如申請專利範圍第16項所述的印刷電路板，更包括： 貫通孔，所述貫通孔穿透所述第二絕緣層，以將所述第二接墊與所述第三接墊彼此電性連接。
18. 如申請專利範圍第17項所述的印刷電路板，更包括： 第四接墊，形成於所述第二絕緣層的所述下表面上；以及 導電圖案，將所述第三接墊與所述第四接墊彼此連接。
19. 如申請專利範圍第4項所述的印刷電路板，更包括： 低熔點金屬構件，形成於所述第一接墊上方及所述第四接墊下方。
20. 如申請專利範圍第15項所述的印刷電路板，更包括： 第二連接圖案，形成於所述第一絕緣層的所述上表面上，以將所述第一接墊與所述第一連接圖案彼此連接。
21. 如申請專利範圍第15項所述的印刷電路板，更包括： 第三連接圖案，形成於所述第二絕緣層的所述上表面上，以將所述第二接墊與所述第一連接圖案彼此連接。
22. 如申請專利範圍第15項所述的印刷電路板，其中所述第一接墊及所述第二接墊分別形成為多個，且 其中所述第一連接圖案形成為多個，以在多個所述第一接墊與多個所述第二接墊之間形成一對一連接。
23. 如申請專利範圍第15項所述的印刷電路板，其中所述第一絕緣層與所述第二絕緣層藉由黏著構件貼合至彼此。
24. 如申請專利範圍第15項所述的印刷電路板，其中所述第一絕緣層的所述側表面相對於所述第一絕緣層的下表面的坡度大於或等於45度且小於或等於90度。
25. 如申請專利範圍第15項所述的印刷電路板，其中所述第一絕緣層的厚度大於所述第二絕緣層的厚度。
26. 如申請專利範圍第15項所述的印刷電路板，其中所述第一絕緣層在所述第一絕緣層的內側包括第一空腔， 其中所述第二絕緣層在所述第二絕緣層的內側包括第二空腔， 其中所述第一空腔與所述第二空腔彼此能夠連通地連接，且 其中所述第一電子組件與所述第二電子組件位於所述第一空腔與所述第二空腔中。
27. 如申請專利範圍第26項所述的印刷電路板，其中所述第二絕緣層的被暴露出的所述上表面經由所述第一空腔被暴露出。
28. 如申請專利範圍第26項所述的印刷電路板，其中所述第二絕緣層的被暴露出的所述上表面位於所述第一絕緣層的外側。
29. 如申請專利範圍第15項所述的印刷電路板，其中所述中介層設置於所述第一基板與所述第二基板之間的邊界處。
30. 如申請專利範圍第29項所述的印刷電路板，其中所述中介層由多個區塊構成，且 其中所述多個區塊設置於所述第一基板與所述第二基板之間的所述邊界處。
31. 如申請專利範圍第15項所述的印刷電路板，更包括： 第三電子組件，安裝於所述第一基板的另一表面上。