KR100765503B1 - 회로기판 및 그 제조방법 - Google Patents

회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100765503B1
KR100765503B1 KR1020050088958A KR20050088958A KR100765503B1 KR 100765503 B1 KR100765503 B1 KR 100765503B1 KR 1020050088958 A KR1020050088958 A KR 1020050088958A KR 20050088958 A KR20050088958 A KR 20050088958A KR 100765503 B1 KR100765503 B1 KR 100765503B1
Authority
KR
South Korea
Prior art keywords
thermoplastic resin
land
resin film
film
colored
Prior art date
Application number
KR1020050088958A
Other languages
English (en)
Other versions
KR20060051617A (ko
Inventor
고지 곤도
료헤이 가타오카
도모히로 요코치
마코토 나카고시
다다시 무라이
아키모리 하야시
가츠노부 스즈키
Original Assignee
가부시키가이샤 덴소
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소, 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 가부시키가이샤 덴소
Publication of KR20060051617A publication Critical patent/KR20060051617A/ko
Application granted granted Critical
Publication of KR100765503B1 publication Critical patent/KR100765503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 전극으로서 제공되는 랜드를 구비한 회로기판(100)에서, 착색된 열가소성 수지필름(30)은 상기 랜드(21)와 열가소성 수지부재(10)의 사이의 광 반사성의 차이보다 상기 랜드(21)와 착색된 열가소성 수지필름(30) 사이의 광 반사성의 차이가 더 크게 설정되도록 하기 위해서 열가소성 수지부재(10)의 랜드 형성면 상에 배치된다. 개구부(31)는 랜드(21)의 적어도 일부분이 개구부(31)로부터 노출되도록 착색된 열가소성 수지필름(30)에 제공된다. 착색된 열가소성 수지필름(30)은 상기 개구부(31)의 주연부 상에 위치되기 때문에, 상기 랜드의 주연부와 관련된 랜드의 광 반사성의 차이는 효과적으로 증가될 수 있다. 그 결과, 랜드의 인식율은 효과적으로 향상될 수 있다.
랜드, 회로기판, 열가소성 수지필름, 개구부, 랜드 형성면.

Description

회로기판 및 그 제조방법{PRINTED BOARD AND MANUFACTURING METHOD THEREOF}
도1은 본 발명의 제1실시예에 따른 회로기판의 개략 단면도.
도2는 착색필름에 포함된 카본블랙 함유율에 대한 착색필름의 비유전율의 변화와 랜드의 영상인식률의 변화를 나타낸 그래프.
도3a 내지 도3d는 제1실시예에 따른 회로기판의 제조방법의 일 예를 나타낸 개략 단면도로서, 도3a는 랜드성형단계를 나타낸 단면도, 도3b는 적층단계를 나타낸 단면도, 도3c는 가압 및 가열단계를 나타낸 단면도, 도3d는 개구부 형성단계를 나타낸 단면도.
도4a 내지 도4d는 제1실시예에 따른 회로기판의 제조방법의 다른 예를 나타낸 개략 단면도로서, 도4a는 랜드성형단계를 나타낸 단면도, 도4b는 개구부 형성단계를 나타낸 단면도, 도4c는 적층단계를 나타낸 단면도, 도4d는 가압 및 가열단계를 나타낸 단면도.
도5는 본 발명의 제2실시예에 따른 회로기판을 나타낸 개략 단면도.
도6은 제2실시예의 회로기판의 제조방법에 따른 준비단계에서 각각의 필름들을 나타낸 개략 단면도.
도7a 내지 도7c는 제2실시예에 따른 회로기판의 제조방법을 나타낸 개략 단 면도로서, 도7a는 적층단계를 나타낸 단면도, 도7b는 가압 및 가열단계를 나타낸 단면도, 도7c는 개구부 형성단계를 나타낸 단면도.
도8은 본 발명의 제2실시예의 변형예에 따른 회로기판을 나타낸 개략 단면도.
* 도면의 주요부분에 대한 부호의 설명*
10 : 열가소성 수지부재 20 : 전도체 패턴
21 : 랜드 30 : 열가소성 수지필름
31 : 개구부 40 : 적층체
50 : 광투과필름 100 : 회로기판
본 발명은 회로기판 및 그 제조방법에 관한 것으로, 특히 열가소성 수지부재의 표면 상에 전극으로서의 랜드(land)를 구비하는 회로기판 및 그 제조방법에 관한 것이다.
열가소성 수지부재의 표면 상에서 전자부품에 접속되는 전극(electrode)으로서의 랜드(land)를 구비하는 회로기판은 일본공개특허공보 제2003-60348호에 개시되어 있다.
상기의 회로기판에서, 다수개의 일면(one-face) 전도체 패턴필름들은 적층된 다. 각각의 일면 전도체 패턴필름들은 열가소성 수지로부터 형성된 수지필름의 일면 상에 전도체 패턴을 구비한다. 상기 수지필름들은 상기와 같이 적층된 몸체를 핫 프레스 머신(hot press machine)을 사용하여 상방으로부터 하방으로 가압하는 동안 상기 적층된 몸체를 가열함으로써 서로 접착된다. 다만 상기 랜드(전극부)들은 기판 표면 상에 전도체 패턴으로서 배치된다. 상기 전자부품은 상기 랜드를 제외한 기판 표면 상에 솔더 레지스트(solder resist)를 형성하지 않고 솔더(solder)를 통해 상기 랜드에 실장될 수 있다.
상기 전자부품의 실장에서, 각각의 랜드는 회로기판 표면상의 랜드와 상기 랜드의 주연부(원주부)내의 수지 사이에서 반사된 빛의 세기 차이에 기초하여 광학적으로 인식되고, 상기 전자부품은 실장된다. 이에 따라 상기 랜드와 랜드의 주연부(원주부) 사이에서 광 반사성의 차이가 클 필요가 있다.
그러나, 상기와 같은 구성의 회로기판에서는 상기 랜드와 랜드의 주연부(원주부) 내의 수지 사이에서 반사된 빛의 세기 차이가 작고(휘도의 차가 작고), 랜드의 인식률이 낮은 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 제안된 본 발명의 목적은, 열가소성 수지부재로 이루어진 회로기판에서 랜드의 인식률을 향상시킬 수 있는 회로기판을 제공하는 것이다.
본 발명의 다른 목적은 열가소성 수지부재를 구비한 회로기판을 제조하는 방 법을 제공하기 위한 것이다.
상기의 목적들을 달성하기 위한 본 발명에 따른 회로기판은, 열가소성(thermoplastic) 수지부재; 상기 열가소성 수지부재의 랜드(land) 성형 표면 상에 전극(electrode)으로서 제공되는 랜드; 및 상기 랜드와 열가소성 수지부재 사이의 광 반사성(light reflectivity) 보다 상기 랜드와 열가소성 수지필름 사이의 광 반사성의 차이가 더 크도록 설정하기 위해서 착색되는 열가소성 수지필름을 포함한다. 또한, 상기 열가소성 수지필름은 상기 열가소성 수지부재의 랜드 형성면 상에 배치되고, 상기 랜드의 적어도 일부분이 노출되는 개구부를 구비한다.
이에 따라, 상기 회로기판이 상기 랜드 형성면으로부터 관찰될 때, 착색된 열가소성 수지필름은 상기 랜드의 주연부(원주부)(circumferential portion)내에 배치될 수 있다. 상기 랜드와 상기 랜드의 주연부(원주부) 사이에서 반사된 빛의 세기 차이가 더 커지게 되기 때문에 상기 랜드의 인식률(recognition ratio)은 열가소성 수지로 이루어진 회로기판에서 향상될 수 있다.
개구부는 착색된 열가소성 수지필름 내에 제공되고 회로부(circuit portion)는 상기 랜드 형성면 상에 배치되지 않는다. 이에 따라, 그 구성은 단순해질 수 있다. 또한, 상기 열가소성 수지필름의 비유전률(relative dielectric constant)의 감소와 용융점(melting point)의 감소가 착색에 의해 변하더라도, 회로부가 직접적으로 배치되지 않기 때문에 회로부에 미치는 영향을 최소화할 수 있다.
전도체 패턴은 상기 열가소성 수지부재내에 배치될 수 있고, 상기 랜드에 전기적으로 접속될 수 있다. 또한, 상기 열가소성 수지필름은 상기 열가소성 수지부 재와 동일한 재료인 열가소성 수지의 착색된 필름으로 이루어질 수 있다.
아울러, 본 발명에 따른 회로기판은 다수개로 적층된 열가소성 수지필름으로부터 형성되는 열가소성 수지부재; 다층으로 된 열가소성 수지부재에 배치되는 다수개의 전도체 패턴; 및 적층된 열가소성 수지필름들 중 하나의 열가소성 수지필름의 랜드 형성면 상에 전극으로서 제공되는 랜드를 포함한다. 또한, 상기 하나의 열가소성 수지필름은 상기 랜드와 상기 하나의 열가소성 수지필름을 제외한 다른 열가소성 수지필름들 사이의 광 반사성(light reflectivity) 보다 상기 랜드와 상기 하나의 열가소성 수지필름 사이의 광 반사성의 차이가 더 크도록 설정하기 위해서 착색된다. 따라서, 상기 랜드의 인식률(recognition ratio)은 상기 열가소성 수지로 이루어진 회로기판에서 향상될 수 있다.
예를 들면, 상기 하나의 열가소성 수지필름의 랜드 형성면은 상기 적층된 열가소성 수지필름들의 표면층으로서 배치되고, 상기 랜드는 상기 하나의 열가소성 수지필름의 표면(surface)으로부터 노출될 수 있다.
또한, 상기 열가소성 수지필름들의 광 투과도(light transmittance)보다 더 높은 광 투과도를 가지고 열가소성 수지로 이루어지는 광투과필름(light transmitting film)은 상기 하나의 열가소성 수지필름의 랜드 형성면과 접촉하도록 배치될 수 있으며, 이때 상기 광투과필름은 상기 랜드의 적어도 일부분이 노출되는 개구부를 구비한다.
상기 하나의 열가소성 수지필름은 상기 하나의 열가소성 수지필름을 제외한 나머지 열가소성 수지필름들과 동일한 재료로 이루어지는 열가소성 수지필름을 착 색함으로써 형성되는 착색된 필름이다. 더욱 특별하게는, 상기 착색된 열가소성 수지필름은 열가소성 수지에 착색된 무기색소(inorganic pigment)를 첨가함으로써 이루어진다. 상기 무기색소(inorganic pigment)는 카본블랙(carbon black)과 같은 검은색(black)이다.
또한, 상기 착색된 열가소성 수지필름에 포함되는 카본블랙의 양은 0.01 중량 퍼센트(weight %) 이상이고 1.0 중량 퍼센트 이하이다.
아울러, 본 발명에 따른 회로기판 제조방법은, 열가소성 수지 재료로 이루어지는 제1수지필름의 랜드 형성면 상에 전극으로서 제공되는 랜드를 성형하는 단계; 착색된 무기색소가 첨가되는 착색된 열가소성 수지 재료로 이루어지는 제2수지필름을 준비하는 단계; 적층된 부재를 성형하기 위해 소정의 위치에 상기 제1수지필름의 랜드 형성면 상에 상기 제2수지필름을 적층하는 단계; 상기 제1수지필름과 상기 제2수지필름을 서로 접착하기 위해서 핫 프레스 머신(hot press machine)을 사용하여 상기 제1수지필름과 제2수지필름의 적층된 부재를 가압 및 가열하는 단계; 및 개구부로부터 상기 랜드의 적어도 일부분이 노출되도록 상기 랜드의 일지점에서 상기 제2수지필름에 개구부를 성형하는 단계를 포함한다. 이때, 상기 개구부의 성형단계는 가압 및 가열단계 후에 실행될 수도 있고, 상기 개구부의 성형단계는 상기 제2수지필름 준비단계 동안 실행될 수도 있다.
아울러, 본 발명에 따른 회로기판 제조방법은, 열가소성 수지 재료로 이루어지는 제1수지필름 성형단계; 제1수지필름과 관련된 랜드의 광 투과성의 차이보다 제2수지필름과 관련된 랜드의 광 투과성의 차이가 더 크도록 설정하기 위해서 착색 된 무기색소가 첨가되는 열가소성 수지 재료로 이루어지는 제2수지필름의 랜드 형성면 상에 전극으로서 제공되는 랜드 성형단계; 적층된 부재를 형성하도록 상기 제1수지필름은 랜드 형성면과 마주 대하는 상기 제2수지필름의 표면과 접촉하고, 상기 제1수지필름과 제2수지필름을 포함하며 열가소성 수지로 이루어지는 다수개의 수지필름들을 적층하는 단계; 및 상기 적층된 수지필름들이 서로 접착되도록 핫 프레스 머신(hot press machine)을 사용하여 상기 적층된 부재를 가압 및 가열하는 단계를 포함한다.
이때, 상기 적층단계는 상기 랜드가 상기 적층된 부재의 표면으로부터 노출되도록 상기 제2수지필름이 상기 적층된 부재의 표면 상에 위치될 때 실행될 수 있고, 상기 적층단계에서, 상기 제2수지필름의 광 투과도보다 더 우수한 광 투과도를 가지는 하나의 수지필름은 상기 제2수지필름의 랜드 형성면과 접촉하도록 적층될 수 있다. 이때, 개구부는 상기 개구부로부터 상기 랜드의 일부분이 노출되도록 상기 하나의 수지필름에 성형될 수 있다.
게다가, 상기 개구부의 성형단계는 상기 적층된 부재의 가압 및 가열이 실행된 후에 실행될 수도 있고, 상기 적층이 실행되기 전에 실행될 수도 있다.
본 발명의 추가적인 목적들, 특징들 및 장점들은 첨부한 도면들에 의거하여 전술한 실시예들에 대한 다음의 상세한 설명으로부터 보다 분명해질 것이다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면들에 의거하여 설명하면 다 음과 같다.
(제1실시예)
도1에 나타낸 바와 같이, 본 실시예에서의 회로기판(100)은 열가소성 수지부재(10), 전도체 패턴(conductor patterns)(20), 및 본 실시예에서의 특징부인 착색 열가소성 수지로부터 형성된 착색필름(coloring films)(30)로 이루어진다. 본 실시예에서는, 전도체 패턴들에서 개별부품과 IC 등과 같은 전자부품을 실장하기 위한 기판 표면층의 전극부(electrode portion)는 랜드(21)로 나타내고, 상기 전도체 패턴들에서 상기 전극부를 제외한 부분은 전도체 패턴(20)으로 나타낸다. 또한, 각각의 착색필름(30)은 예를 들면, 착색된 열가소성 수지필름이다.
상기 열가소성 수지부재(10)의 재료는 열가소성 수지 재료라면 특별하게 제한되지 않는다. 예를 들면, 본 실시예에서 상기 열가소성 수지부재(10)는 대략 50㎛ 두께의 액정 폴리머(liquid crystal polymer;LCP)로 이루어진 다수개의 수지필름들(본 실시예에서는 4개)을 적층하고, 이 수지필름들을 서로 접착(용융)함으로써 형성될 수 있다.
상기 전도체 패턴들(20)은 다층으로 상기 열가소성 수지부재(10)에 배치되어 적층된다. 전자부품들을 실장하기 위한 전극으로서의 랜드(21)는 상기 열가소성 수지부재(10)의 표면상에 형성될 수 있다. 상기 각 층의 전도체 패턴(20)과 랜드(21)는 비아홀(22) 내에 채워진 층간접속재료(23)에 의해 서로 전기적으로 접속된다. 본 실시예에서 회로기판(100)은 상기 열가소성 수지부재(10)의 양면 상에 랜드(21)를 구비하는 구조를 가지고, 상기 열가소성 수지부재(10)의 양면 상의 양쪽 랜드 (21)는 서로 전기적으로 접속된다.
미설명된 전도체 패턴은 상기 랜드(21)를 제외한 상기 열가소성 수지부재(10)의 표면 상에 형성될 수 있다. 상기 전도체 패턴들(20)과 상기 랜드(21)의 재료는 저항(resistance)이 낮은 금속 재료라면 특별하게 제한되지 않는다. 본 실시예에서, 상기 전도체 패턴(20)과 랜드(21)는 구리 막(Cu foil)을 처리함으로써 형성될 수 있다.
여기서, 영상 처리를 사용하는 2치화(二値化, binarization)는 상기 전자부품이 상기 랜드(21)에 실장될 때 사용되는 광학수단으로서 일반적인 것이다. 본 실시예에서, 상기 랜드(21)와 상기 랜드의 주연부(원주부)(circumferential portion)는 영상 처리에 의해 256 그러데이션(gradation)으로, 2치화처리되며, 상기 랜드(21)는 인식된다. 그러나, 영상 처리에서와 같은 광학 인식 방법의 경우에는, 상기 회로기판(100)이 일반적으로 알려진 열가소성 수지로 이루어질 때 상기 랜드(21)와 상기 랜드(21)의 주연부(원주부)(circumferential portion)의 열가소성 수지 사이에서 반사된 빛의 세기 차이(광 반사성의 차이)가 작다. 따라서, 상기 랜드(21)와 주연부(원주부)의 콘트라스트(contrast)는 불분명하게 된다. 이에 따라, 상기 랜드(21)는 정밀하게 인식될 수 없다.
본 실시예에 따르면, 착색 열가소성 수지로부터 형성된 착색필름(30)은 상기 열가소성 수지부재(10)와 랜드(21) 사이의 광 반사성의 차이보다 상기 랜드(21)와 관련된 광 반사성의 차이가 더 크게 되도록 하기 위해서 상기 열가소성 수지부재(10)의 랜드 형성면 상에 배치되어 적층된다.
상기 착색필름(30)은 열가소성 수지에 착색된 무기색소(inorganic pigment)를 첨가함으로써 형성된다. 상기 무기색소가 사용될 경우, 상기 무기색소는 상기 회로기판(100)의 성형 시에 가열 온도보다 더 높은 용융점(nelting point)을 가지고(열저항특성이 우수함), 열적으로 저하되지 않기 때문에 열가소성 수지필름을 착색하는데 적당하다. 상기 무기색소는 열적으로 저하되지 않기 때문에 색상을 유지할 수 있다. 최고의 광흡수율을 가지는 검은색 무기색소(즉, 랜드(21)와 관련된 광 반사성의 차이가 크게 되도록 설정될 수 있다.)가, 특히 더 바람직하다. 본 실시예에서, 상기 열가소성 수지부재(10)와 유사한, 예를 들면 착색필름(30)은 대략 50㎛ 두께의 액정 폴리머(liquid crystal polymer;LCP)로 검은색 무기색소로서 카본블랙(carbon black)을 첨가함으로써 형성될 수 있다. 그러나, 착색된 무기색소는 검은색에 제한되지 않고, 높은 광흡수율(예를 들면 짙은 색)의 색을 가지는 착색된 무기색소가 적용될 수 있다. 상기 착색필름(30)은 열가소성 수지를 착색함으로써 형성되지만, 도1에서 상기 열가소성 수지부재(10)의 해칭(hatching)은 상기 착색필름(30)과 열가소성 수지부재(10)를 구별하기 위해서 다른 해칭으로 나타내었다.
상기 착색필름(30)은 상기 열가소성 수지부재(10)의 랜드 형성면 상에 적층 배치되고, 상기 열가소성 수지부재(10)에 상호 접착(용융)된다. 개구부(31)는 상기 랜드(21)의 적어도 일부분을 노출하기 위해서 상기 랜드(21)에 대응되게 배치된다. 이에 따라, 각 랜드(21)가 상기 랜드 형성면 상부로부터 보일 때 각 랜드(21)는 상기 착색필름(30)에 의해 둘러 싸이게 되고, 상기 랜드(21)와 상기 랜드의 주연부(원주부)(circumferential portion)(즉, 착색필름(30)) 사이의 광 반사성 차이는 상 기 랜드(21)와 열가소성 수지부재(10) 사이의 광 반사성의 차이보다 더 크다. 상술한 바와 같이, 착색필름(30)의 재료가 열가소성 수지부재(10)의 재료와 동일할 경우, 상기 착색필름(30)과 열가소성 수지부재(10) 사이의 접속 신뢰성(connection reliability)은 향상될 수 있다.
도2에 나타낸 바와 같이, 착색필름(30)에 포함된 카본블랙의 함유율은 0.01 중량 퍼센트(weight %) 이상이고 1.0 중량 퍼센트 이하의 범위로 설정하는 것이 바람직하다. 도2는 착색필름(30)에 포함된 카본블랙의 함유율에 대한 착색필름(30)의 비유전율의 변화와 랜드(21)의 영상인식 불량률의 변화를 나타낸 그래프이다.
예를 들면, 착색필름(30)에 포함된 카본블랙의 함유율이 0.01 중량 퍼센트 미만으로 설정될 때, 카본블랙의 첨가량은 적고 착색필름(30)의 광 흡수율은 낮다. 따라서, 랜드(21)의 영상인식 불량률은 높은 상태를 유지하게 된다(랜드(21)의 인식률은 낮음). 이와 반대로, 착색필름(30)에 포함된 카본블랙의 함유율이 0.01 중량 퍼센트 이상으로 설정될 경우, 착색필름(30)의 광 흡수율은 높다. 즉, 랜드(21)의 영상인식 불량율이 5 퍼센트 이하가 되도록 랜드(21)와 관련된 광 반사성의 차이는 증가하게 된다(첨가 전 영상 인식 불량율의 절반 비율).
함유율이 1.0 중량 퍼센트 보다 더 크도록 설정될 경우, 착색필름(30)의 비유전율의 증가는 10 퍼센트를 초과한다. 이와 같은 경우에, 유전체(dielectric) 손실(loss)은 증가하게 되고, 회로기판(100)의 고주파수특성은 감소된다. 이와 반대로, 함유율이 1.0 중량 퍼센트 이하로 설정될 경우, 착색필름(30)의 비유전율의 증가는 10 퍼센트 미만이 되도록 하기 위해 억제될 수 있다.
이에 따라, 착색필름(30)에 포함된 카본블랙의 함유율이 0.01 중량 퍼센트 이상 1.0 중량 퍼센트 이하의 범위로 설정될 경우, 상기 랜드(21)의 인식률은 향상될 수 있고, 우수한 고주파수 특성을 가지는 회로기판(100)이 형성될 수 있다.
따라서 본 실시예의 회로기판(100)의 구성에 따르면, 회로기판(100)이 랜드 형성면의 상부로부터 관찰될 때, 착색된 열가소성 수지로 이루어진 착색필름(30)은 각 랜드(21)의 주연부(원주부)에 배치된다. 여기에서, 상기 착색된 열가소성 수지는 열가소성 수지부재(10)와 비교해서 상기 랜드(21)와 관련된 광 반사성의 차이가 더 크게 설정되도록 하기 위해 착색된다. 이에 따라, 예를 들면 전자부품이 랜드(21)에 실장될 때 빛이 랜드 형성면의 상부로부터 비춰지는 경우, 상기 랜드(21)와 랜드의 주연부(즉, 착색필름(30)) 사이에서 반사된 빛의 세기 차이는 크다. 이에 따라, 열가소성 수지부재(10)와 착색필름(30) 모두 사용될 경우, 랜드(21)의 인식율은 향상될 수 있다.
또한, 개구부(opening portion)(31)는 착색필름(30)에만 제공되지만, 랜드(21)를 포함하는 전도체 패턴(20)과 층간접속재료(interlayer connecting material)(23)로 충진되는 비아홀(22)은 변하지 않는다. 이에 따라, 구성이 단순해질 수 있다.
착색필름(30)은 랜드(21)에만 노출되도록 하기 위해서 열가소성 수지부재(10)의 각각의 랜드 형성면 상에 적층 배치된다. 이에 따라, 본 실시예에 나타낸 바와 같이, 전도체 패턴(20)이 상기 랜드(21)를 제외한 열가소성 수지부재(10)의 랜드 형성면 상에 형성될 경우, 전도체 패턴(20)은 솔더 레지스트(solder resist) 로서 사용될 수 있다.
다음, 회로기판(100)의 제조방법을 도3a 내지 도3d에 의거하여 설명한다. 도3a는 랜드 성형 단계를 나타낸 것이고, 도3b는 적층단계를 나타낸 것이며, 도3c는 가압 및 가열단계를 나타낸 것이고, 도3d는 개구부 성형단계를 나타낸 것이다.
도3a에 나타낸 바와 같이, 랜드 성형단계가 가장 먼저 실행된다. 구체적으로, 열가소성 수지로 이루어지고 일면 상에 전도체 막(foil)을 구비하는 적어도 하나의 수지필름(11)이 준비된다. 도3a의 예에서, 두개의 수지필름들(11)은 상기 두개의 수지필름(11)의 양면 상에 랜드(21)를 노출하기 위해서 준비된다. 적어도 전극으로서의 랜드(21)는 소정의 패턴에 전도체 막을 에칭(etching)함으로써 형성된다. 본 실시예에서, 50 ㎛ 두께의 LCP(액정 폴리머)는 수지필름(11)의 구성재료로서 사용되고 구리 막(Cu foil)은 전도체 막으로서 사용된다. 상기 랜드(21)는 전도체 막의 에칭과 더불어 인쇄방법(printing method)과 도금방법(plating method)을 사용함으로써 형성될 수도 있다.
상기 랜드(21)가 형성된 후에, 도3a에 나타낸 바와 같이 카본 다이옥사이드 가스 레이저 빔(carbon dioxide gas laser beam)은 랜드(21)의 후면측(rear face side)으로부터 수지필름(11)까지 조사되고, 저면(bottom face)으로서의 랜드와 더불어 바닥을 구비하는 비아홀(22)이 형성된다. 상기 비아홀(22)의 형성에서, 카본 다이옥사이드 가스 레이저와 더불어 UV-YAG 레이저, 엑시머(excimer) 레이저 등을 사용하는 것 또한 가능하다. 이와 더불어, 비아홀은 드릴(drill) 가공 등에 의해 기계적으로 형성될 수도 있다. 그러나, 랜드(21)를 가공하는데 있어서 비아홀은 직 경이 작아야 하고 랜드(21)의 손상이 없어야 한다. 따라서, 레이저를 사용하는 가공방법을 선택하는 것이 바람직하다.
비아홀(22)의 형성이 완료될 경우, 비아홀(22)의 내부는 층간접속재료(23)로서 전기적으로 전도성이 있는 페이스트(paste)로 채워진다. 이와 같은 전기적으로 전도성이 있는 페이스트(23)에서, 주석(tin) 입자(particle)들과 은 입자들은 주석입자들이 대략 35 중량 퍼센트를 차지하도록 혼합되고, 유기 용매(organic solvent)(예를 들면, 테르피네올(terpineol))는 첨가되며 상기 입자들은 페이스트(paste)로서 형성된다. 전기적으로 전도성이 있는 페이스트(23)를 충진함에서, 스크린 프린터(screen printer), 디스펜서(dispenser) 등에 적용하는 것이 가능하다. 평균 입자 직경이 0.5~20 ㎛의 범위를 가지고 비표면적(specific surface area)이 0.1~1.5㎡/g의 범위를 가지는 주석 입자들과 은 입자들이 사용될 경우, 층간 접속 신뢰성(interlayer connection reliability)은 향상될 수 있다. 또한, 전기적으로 전도성이 있는 페이스트(23)가 비아홀(22) 내에 채워진 후에, 전기적으로 전도성이 있는 페이스트(23)는 소정 시간 동안 가열되고 유기 용매는 건조된다.
도3b에 나타낸 수지필름(12)의 가공은 상기 수지필름(11)의 가공이 실행되는 동안 실행될 수도 있다. 이러한 수지필름(12)은 전도체 패턴(20)이 랜드(21) 대신 일면 상에 형성되는 것을 제외하고 상기 수지필름(11)의 구성과 유사한 구성을 가진다. 본 실시예에서, 열가소성 수지부재(10)는 수지필름(11,12)으로 구성된다.
아울러, 착색필름(30)은 개별적으로 준비된다. 본 실시예에서, 상기 수지필름(11,12)과 유사한 착색필름(30)은 카본블랙의 소정량이 50 ㎛ 두께의 액정 폴리 머(LCP)에 첨가되는 상태로 공급된다. 이러한 착색필름(30)은 상기 수지필름(11,12) 각각의 사이즈와 대략 동일한 사이즈로 착색필름(30)을 컷팅(cutting)함으로써 준비된다.
도3b에 나타낸 바와 같이, 두개의 수지필름들(11), 다수개의 수지필름들(12)(본 예에서는 두개의 수지필름들(12)) 및 두개의 착색필름들(30)은 적층체(laminating body)(40)를 형성하도록 적층된다. 이때, 적층은 착색필름(30)이 양쪽 표면층이 되고 랜드(21)가 상기 착색필름(30)과 접촉하도록 이루어진다. 또한, 적층에서, 전도체 패턴(20)과 랜드(21)를 성형하기 위한 일면은 상부측 상에 위치되고, 전도체 패턴(20)과 랜드(21)를 성형하기 위한 일면은 하부측 상에 위치된다. 도3b에서, 간략화를 위해 각각의 필름들(11,12,30)은 개별적으로 설명된다.
따라서 본 실시예에서는, 양면 기판(both-face substrate)이 사용되지 않고, 제조장치 및 제조공정을 단순하게 할 수 있으며, 제조비용을 절감할 수 있다. 또한, 랜드(21)가 회로기판(100)의 상면과 하면 모두에 노출되기 때문에, 회로기판(100)의 높은 실장 밀도 또는 소형화를 이룰 수 있다. 이와 더불어, 적층은 랜드(21)가 적층체(40)의 일면에만 노출되도록 실행될 수도 있다.
적층공정 후에, 미설명된 핫 프레스 머신(hot press machine)에 의해 적층체(40)의 상하면으로부터 적층체를 가압하는 동안 적층체(40)를 가열하기 위한 가압 및 가열단계가(예를 들면, 250~400℃, 1~10MPa, 수십초) 실행된다. 그 결과, 도3c에 나타낸 바와 같이 각각의 수지필름들(11,12,30)은 도3c에 나타낸 일체화된 적층체(40)가 형성되도록 연화되어(softened) 접착된다. 또한, 비아홀(22) 내의 전기적 으로 전도성이 있는 페이스트(paste)는 일체화된 전기적으로 접속하는 재료(23)가 형성되도록 소결(燒結)(sinter)된다. 아울러, 전기적으로 전도성이 있는 페이스트(23)는 인접한 전도체 패턴(20)과 랜드(21)로 퍼져 접하게 된다. 이 상태에서, 수지필름(11)의 랜드(21)를 포함하는 랜드 형성면은 착색필름(30)으로 씌워진다.
도3d에 나타낸 바와 같이, 착색필름(30)에 개구부(31)를 성형하기 위한 개구부 성형 단계는 핫 프레스 후에 냉각 공정(cooling process)을 통해 실행된다. 예를 들면, 이 개구부(31)는 레이저, 드릴 등을 사용함으로써 랜드(21)에만 노출되도록 하기 위해서 랜드(21)와 대응되게 형성된다. 본 실시예에서, 개구부(31)는 랜드(21)의 손상이 없도록 하기 위해서 레이저를 사용하여 형성되고, 랜드(21)는 완전하게 노출되지 않으며 상기 랜드의 주변 가장자리부는 착색필름(30)에 의해 가압된다. 이러한 구성에 따라, 수지필름(11)으로부터 랜드(21)가 분리되는 것을 효과적으로 방지할 수 있다. 본 실시예에서 회로기판(100)은 상술한 공정들(단계들)에 의해 형성될 수 있다.
본 실시예에서, 회로기판(100)은 두개의 수지필름들(11), 두개의 수지필름들(12), 및 두개의 착색필름들(30)로 구성된다. 그러나, 회로기판(100)이 양면상에 랜드(21)를 노출하기 위해서 구성될 때에만, 수지필름들(12)의 수는 상기한 예에 제한되지 않는다. 또한, 일면 상에만 랜드(21)를 노출하기 위한 구성으로 설정될 수 있다. 이러한 경우에, 하나의 수지필름(11)과 하나의 착색필름(30)을 사용하는 구성은 최소 구성으로서 설정될 수 있다.
또한, 본 실시예는 개구부 성형 단계가 상기 가압 및 가열 공정 후에 실행되 는 예를 나타낸다. 그러나, 도4a 내지 도4d에 나타낸 바와 같이, 개구부 성형 단계는 상기 적층 공정 전에 실행될 수도 있다. 도4a는 랜드 성형단계를 나타낸 것이고, 도4b는 개구부 성형 단계를 나타낸 것이며, 도4c는 적층단계를 나타낸 것이고, 도4d는 가압 및 가열단계를 나타낸 것이다. 도4a는 도3a의 도면과 일치하는 도면이다.
도4b에 나타낸 바와 같이, 개구부(31)는 적층 공정 전에 착색필름(30)을 준비하기 위한 공정에서 착색필름(30)에 형성될 수 있다. 도4c에 나타낸 바와 같이, 적층체(40)는 개구부(31)가 형성되는 착색필름(30)을 포함하는 적층필름(11,12,30)에 의해 형성된다. 도4d에 나타낸 바와 같이, 회로기판(100)은 적층체(40)를 가압 및 가열함으로써 형성될 수 있다. 따라서, 개구부(31)가 적층 공정 전에 형성될 경우, 상기 개구부(31)는 착색필름(30)에 독립적으로 형성될 수 있기 때문에 쉽게 형성된다. 그러나, 가압 및 가열 공정은 개구부의 형성 후에 실행되기 때문에, 개구부 성형 단계가 가열 및 가압 공전 후에 실행되는 경우와 비교해서 개구부(31)는 형상, 크기, 및 성형 위치를 쉽게 조절할 수 없다.
또한, 본 실시예에서 착색필름(30)의 구성재료는 열가소성 수지부재(10)의 구성재료와 동일하다. 이러한 경우에, 착색필름(30)과 열가소성 수지부재(10) 사이의 접속 신뢰성(connection reliability)은 향상될 수 있다. 그러나, 상기 착색필름(30)과 열가소성 수지부재(10)는 다른 재료로 구성될 수도 있다. 또한, 수지필름들(11,12)은 동일한 재료로 제한되지 않는다.
아울러, 본 실시예는 적층체(40)가 각각의 필름들(11,12,30)을 적층함으로써 형성되고 상기 필름들은 핫 프레스 머신에 의해 서로 일체로 접착되는 예를 나타낸다. 이러한 경우에, 제조 공정은 단순화될 수 있다. 또한, 랜드(21)를 포함하는 전도체 패턴(20)과 상기 전도체 패턴(20)들을 서로 접속하기 위한 층간접속재료(23) 사이의 접속 신뢰성을 향상시키는 것이 가능하다. 그러나, 회로기판(100)은 가압 및 가열을 여러번으로 나눠서 실행함으로써 성형될 수도 있다. 예를 들면, 가압 및 가열은 하나의 필름이 적층될 때마다 실행될 수 있다.
특징부를 제외한 구성과 제조방법과 관련하여, 열가소성 수지로 이루어진 다층기판(인쇄기판과 회로기판)에 관한 구성과 방법을 사용하는 것은 가능하다.
(제2실시예)
제2실시예는 랜드(21)가 적층 전에 착색필름(30) 상에 형성되는 제1실시예와 다르다.
도5는 본 발명의 제2실시예에 따른 회로기판을 나타내는 개략 단면도를 나타낸 것이다. 도5에 나타낸 바와 같이, 본 실시예에서 회로기판(100)은 열가소성 수지부재(10), 전도체 패턴(20), 열가소성 수지를 착색함으로써 형성된 착색필름(30), 및 착색필름(30)의 광 투과도(light transmittance) 보다 더 우수한 광투과도를 가지는 투과필름(50)으로 구성된다. 본 실시예에서, 열가소성 수지부재(10)와 착색필름(30)은 동일한 열가소성 수지 또는 다른 열가소성 수지로 이루어질 수 있다. 제1실시예와 다른 점을 설명하면 다음과 같다.
도6은 제2실시예의 준비단계에서 각각의 필름들을 나타내는 개략 단면도이다. 아울러, 도7a는 적층단계를 나타낸 것이고, 도7b는 가압 및 가열단계를 나타낸 것이며, 도7c는 개구부 성형단계를 나타낸 것이다.
제2실시예에서, 예로서, 회로기판(100)은 전체적으로 6개의 수지필름들을 적층함으로써 형성되고, 다만 전도체 패턴(20)은 열가소성 수지부재(10)의 한쪽에 형성된다. 랜드(21)는 열가소성 수지부재(10)의 양 표면 상에 배치되어 적층되는 착색필름(30)에 각각 형성된다. 즉, 착색필름(30)은 각각의 랜드(21)의 주연부(원주부)에 배치된다. 상기 랜드(21)는 비아홀(22)내에 충진된 층간접속재료(23)에 의해 서로 전기적으로 접속된다. 미설명된 전도체 패턴(20)은 랜드(21)를 제외한 착색필름(30)의 표면 상에 형성될 수 있다.
또한, 본 실시예에서 착색필름(30)의 광 투과도보다 더 높은 광 투과도를 가지는 투과필름(50)은 착색필름(30)의 랜드 형성면 상에 적층 배치되고, 착색필름(30)에 접착(용융)된다. 개구부(51)는 각각의 랜드(21)의 일부분만 노출하기 위해서 각각의 랜드에 대응되게 제공된다.
투과필름(50)에 대해서는, 착색필름(30)의 광 투과도보다 더 높은 광 투과도를 가지는 투과필름을 사용할 수 있고, 수용된 빛의 한 부분을 전달하여 이 한 부분이 착색필름(30)의 랜드 형성면까지 도달하도록 할 수 있다. 본 실시예에서, 대략 50 ㎛ 두께의 액정 폴리머(LCP)가 사용될 수 있다.
따라서, 제2실시예에 나타낸 회로기판(100)의 구성에 따르면, 상기 투과필름(50)을 통과하는 빛의 적어도 일부가 착색필름(30)에 의해 흡수된다. 즉, 랜드(21)의 주연부에서 광 반사성은 투과필름(50)으로 인해 감소되기 때문에, 랜드(21)의 인식율은 향상될 수 있다.
또한, 개구부(51)에 의해 노출된 랜드(21)의 일부분을 제외한 착색필름의 랜드 형성면은 투과필름(50)으로 씌어진다. 이에 따라, 본 실시예에서 나타낸 바와 같이, 랜드 형성면 상에 랜드(21)를 제외한 전도체 패턴을 가지는 구성에서 조차 솔더 레지스트(solder resist)를 개별적으로 형성하는 것은 불필요하다.
아울러, 본 실시예에서, 열가소성 수지부재(10), 착색필름(30) 및 투과필름(50)은 동일한 재료(LCP)로 구성된다. 이러한 구성에 따르면, 상기 열가소성 수지부재(10), 착색필름(30), 및 투과필름(50) 사이의 접속 신뢰성은 효과적으로 향상될 수 있다. 본 실시예에서, 높은 광 투과도를 가지는 투과필름(50)은 수지필름의 두께를 얇게 설정함으로써 설정될 수 있다.
다음, 상기 구성의 회로기판을 제조하기 위한 방법의 일 예를 설명하면 다음과 같다.
도6에 나타낸 바와 같이, 각각의 필름은 가장 먼저 준비된다. 제1실시예와 유사하게, 수지필름(12)은 열가소성 수지부재(10)를 구성하도록 준비된다. 또한, 랜드(21)는 착색필름(30) 상에 형성되고, 층간접속재료(23)로서 전기적으로 전도성이 있는 페이스트(paste)(23)가 충진된 비아홀(22)이 형성된다. 아울러, 수지필름(12)과 동일한 재료로 구성되고 상기 수지필름(12)의 두께와 대략 동일한 두께를 가지는 투과필름(50)이 준비된다.
한편, 도7a에 나타낸 바와 같이 다수개의 수지필름들(12)(본 실시예에서는 두개의 수지필름들(12)), 두개의 착색필름들(30), 및 두개의 투과필름들(50)은 적층체(40)가 형성되도록 적층된다. 이때, 적층은 투과필름(50)이 양쪽 외부 표면층 이 되도록 실행되고 상기 랜드(21)는 상기 투과필름(50)에 접촉된다. 더욱이, 적층에서, 전도체 패턴(20)과 랜드(21)를 성형하기 위한 면은 상부측 상에 배치되고, 전도체 패턴(20)과 랜드(21)를 성형하기 위한 면은 하부측 상에 배치된다. 도7a에서, 간략화를 위해 각각의 필름들(12,30,50)은 개별적으로 설명되었다.
따라서, 양면기판은 본 실시예에서도 사용되지 않기 때문에, 제조장치 및 제조공정이 단순화될 수 있어 제조비용의 절감을 도모할 수 있다. 또한, 상기 랜드(21)는 회로기판(100)의 상부 표면 및 하부 표면 모두에 노출되기 때문에(후술함), 회로기판(100)의 높은 실장 밀도 또는 소형화를 얻을 수 있다. 이와 더불어, 적층은 랜드(21)가 적층체(40)의 한 표면상에만 노출되도록 하기 위해서 실행될 수도 있다.
적층 공정후에, 미설명된 핫 프레스 머신(hot press machine)에 의해 적층체(40)의 상하면으로부터 적층체를 가압하는 동안 적층체(40)를 가열하기 위한 가압 및 가열단계(예를 들면, 250~400℃, 1~10MPa, 수십초)가 실행된다. 그 결과, 도7b에 나타낸 바와 같이 각각의 수지필름들(12,30,50)은 일체화된 적층체(40)가 형성되도록 연화되어(softened) 접착된다. 또한, 비아홀(22) 내의 전기적으로 전도성이 있는 페이스트(paste)(23)는 일체화된 전기적으로 접속하는 재료(23)가 형성되도록 소결(燒結)(sinter)된다. 아울러, 전기적으로 전도성이 있는 페이스트(23)는 인접한 전도체 패턴(20)과 랜드(21)로 퍼져 접하게 된다. 도7b에 나타낸 이 상태에서, 착색필름(30)의 랜드(21)를 포함하는 랜드 형성면은 투과필름(50)으로 씌워진다.
도7c에 나타낸 바와 같이, 투과필름(50)에 개구부(51)를 성형하기 위한 개구 부 성형단계는 핫 프레스 후에 냉각 공정에 의해 실행된다. 본 실시예에서, 제1실시예의 개구부(31)와 유사하게 개구부(51)는 랜드(21)가 손상되지 않도록 하기 위해서 레이저를 사용함으로써 형성될 수 있고, 랜드(21)는 완전하게 노출되지 않으며 상기 랜드의 주변 가장자리부는 투과필름(50)에 의해 가압된다. 이에 따라, 착색필름(30)으로부터 랜드(21)의 분리는 방지될 수 있다. 본 실시예에서 나타낸 회로기판(100)은 상술한 공정들에 의해 성형될 수 있다.
본 실시예는 회로기판(100)이 두개의 수지필름들(12), 두개의 착색필름들(30), 및 두개의 투과필름들(50)으로 구성된 예를 나타낸 것이다. 그러나, 회로기판(100)이 상기 랜드(21)가 양면 상에 노출되도록 구성될 때, 수지필름(12)의 수는 상기의 예에 제한되지 않는다. 또한, 일면 상에만 랜드(21)를 노출하기 위한 구성으로 설정될 수도 있다. 예를 들면, 하나의 수지필름(12), 하나의 착색필름(30), 및 하나의 투과필름(50)을 사용하는 구성은 최소한의 구성으로 설정될 수 있다.
또한, 본 실시예는 개구부 성형 단계가 가압 및 가열 공정 후에 실행되는 예를 나타낸 것이다. 그러나, 도4a 내지 도4d에 나타낸 제1실시예의 변형예로 나타낸 바와 같이, 개구부 성형 단계는 적층 공정 전에 실행될 수도 있다.
또한, 본 실시예는 각각의 필름들(12,30,50)의 수지 재료가 동일한 예를 나타낸 것이다(예를 들면, 50 ㎛ 두께의 액정 폴리머). 이와 같은 구성에 따르면, 각각의 필름들(12,30,50)의 접속 신뢰성은 향상될 수 있다. 그러나, 각각의 필름들(12,30,50)은 다른 재료로 형성될 수도 있다.
본 실시예는 적층체(40)가 각각의 필름들(12,30,50)을 적층함으로써 형성되 고 이러한 필름들은 핫 프레스 머신에 의해 서로 일체로 접착되는 예를 나타낸 것이다. 이러한 경우에, 제조공정은 단순화될 수 있다. 또한, 전도체 패턴들(20), 랜드(21), 및 상기 전도체 패턴들을 서로 접속하기 위한 층간접속재료(23)의 접속 신뢰성을 향상시키는 것이 가능하다. 그러나, 회로기판(100)은 가압 및 가열을 여러번으로 나눠서 실행함으로써 형성될 수도 있다.
또한, 본 실시예는 투과필름(50)이 착색필름(30)의 랜드 형성면 상에 배치되어 적층되는 예를 나타낸 것이다. 그러나, 도8에 나타낸 바와 같이, 투과필름(50)이 구비되지 않는 구성으로 설정될 수도 있다. 착색필름(30)은 이러한 구성의 회로기판(100)에서도 랜드(21)의 주연부에 배치될 수 있다. 이에 따라, 랜드(21)의 인식율은 향상될 수 있다. 그러나, 랜드(21)를 제외한 전도체 패턴이 착색필름(30)의 랜드 형성면 상에 형성될 경우, 솔더 레지스트(solder resist)를 개별적으로 형성할 필요가 있다.
본 실시예에서 나타낸 회로기판(100)과 상기 회로기판의 변형예로서 도8에서 나타낸 회로기판에서, 랜드(21)와 층간접속재료(23)로 충진된 비아홀(22)은 적층 전에 착색필름에 형성된다. 이에 따라, 랜드(21)를 포함하는 전도체 패턴과 층간접속재료(23)가 채워진 비아홀(22)은 간단하게 형성될 수 있다. 이러한 경우에, 열가소성 수지가 착색될 경우, 착색필름(30)에 투과된 열량은 착색되지 않은 수지필름(12)과 비교하여 가압 및 가열 공정에서 증가한다. 이에 따라, 본 실시예에서, 가압 및 가열은 수지의 유동량에 큰 차이를 발생시키지 않고 전도체 패턴(20)과 랜드(21)에 위치 변동을 유발하지 않도록 실행된다.
비록 본 발명은 첨부된 도면들에 의거하여 몇가지 전술한 실시예들에 대해서 설명하였지만, 다양한 변경 및 수정은 당업자에게 자명한 일일 것이다.
예를 들면, 상기에서 설명한 실시예들에서, 열가소성 수지인 액정 폴리머(LCP)는 회로기판(100)을 구성하는 필름들(11,12,30,50)의 재료로서 사용된다. 그러나, 이와 더불어, 폴리에테르 에테르 케톤(polyether ether ketone; PEEK)의 65~ 35 퍼센트와 폴리에테르 이미드(polyether imide; PEI)의 35~65 퍼센트로 형성된 열가소성 수지필름이 사용될 수도 있고, 폴리에테르 에테르 케톤과 폴리에테르 이미드가 독립적으로 사용될 수도 있다. 또한, 신디옥테이틱(syndioctatic) 구조를 가지는 폴리에테르 술폰(polyether sulfone; PES), 폴리페닐렌 에테르(polyphenylene ether; PPE), 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN), 및 스티렌(styrene) 수지 등이 독립적으로 사용될 수도 있다.
폴리에테르 에테르 케톤(PEEK)와 폴리에테르 이미드(PEI)를 포함하는 이러한 수지들 중 하나는 혼합되어 사용될 수도 있다. 즉, 수지필름들은 가열 및 가압 공정에서 서로 접착될 수 있고, 이러한 수지필름들이 연속공정으로서 솔더링(soldering) 등에 필요한 열 저항특성을 가지는 수지필름들이라면 바람직하게 사용될 수 있다.
또한, 상기에서 설명한 실시예들에서, 착색된 무기색소로서 카본블랙은 착색필름(30)에 첨가된다. 그러나, 착색된 무기색소와 더불어, 우수한 열저항특성을 가지고 회로기판(100)이 성형될 때 가열하는 동안 조차 색상을 유지할 수 있으며 열가소성 수지를 착색할 수 있는 재료를 사용하는 것 또한 가능하다.
본 발명은 전술한 실시예들에 의거하여 설명되었지만, 전술한 실시예들과 구성에 제한되지 않는다는 것은 이해되어야 할 것이다. 본 발명은 다양한 변경 및 균등한 장치들을 포함하고, 전술한 실시예들의 다양한 구성요소들은 전술된 다양한 조합 및 구성으로 나타나고, 더 포함하거나 덜 포함하거나 또는 단일 구성요소로만 나타나더라도 본발명의 사상 및 범위내에 있는 것이다.
상기와 같은 구성으로 이루어진 본 발명에 의하면, 제조장치 및 제조공정이 단순화될 수 있어 제조비용의 절감을 도모할 수 있으며, 랜드를 회로기판의 상부 표면 및 하부 표면 모두에 노출되도록 하기 때문에, 회로기판의 높은 실장 밀도 또는 소형화를 얻을 수 있는 효과가 있다.

Claims (26)

  1. 열가소성 수지부재;
    상기 열가소성 수지부재의 랜드 형성면 상에 전극으로서 제공되는 랜드;
    상기 열가소성 수지부재에 배치되고 상기 랜드에 전기적으로 접속되는 전도체 패턴; 및
    상기 랜드와 열가소성 수지부재 사이의 광 반사성 보다 상기 랜드와 열가소성 수지필름 사이의 광 반사성의 차이가 더 크도록 설정하기 위하여 착색되는 열가소성 수지필름
    을 포함하고,
    상기 열가소성 수지필름은 상기 열가소성 수지부재의 랜드 형성면 상에 배치되고;
    상기 열가소성 수지필름은 상기 랜드가 노출되는 개구부를 구비하고;
    상기 열가소성 수지부재는 열가소성 수지로 이루어진 다수개의 수지필름을 적층하고 소정 온도에서 적층된 수지필름을 가열함으로써 형성되고;
    상기 열가소성 수지필름은 열가소성 수지부재와 같은 재료인 열가소성 수지로 이루어지는 착색필름이고, 상기 열가소성 수지에 착색된 무기색소를 첨가함으로써 이루어지고, 상기 착색된 무기색소는 소정 온도보다 높은 용융점을 갖는
    회로기판.
  2. 삭제
  3. 삭제
  4. 소정 온도에서 다수개로 적층된 열가소성 수지필름을 가열하여 형성되는 열가소성 수지부재;
    다층으로 된 열가소성 수지부재에 배치되는 다수개의 전도체 패턴;
    적층된 열가소성 수지필름들 중 하나의 열가소성 수지필름의 랜드 형성면 상에 전극으로서 제공되는 랜드; 및
    상기 열가소성 수지필름의 광 투과도 보다 더 높은 광 투과도를 갖고 열가소성 수지로 이루어지는 광투과필름
    을 포함하고,
    상기 광투과필름은 하나의 열가소성 수지필름의 랜드 형성면과 접촉하도록 배치되고;
    상기 하나의 열가소성 수지필름은 상기 랜드와 광투과필름 사이의 광 반사성 보다 상기 랜드와 상기 하나의 열가소성 수지필름 사이의 광 반사성의 차이가 더 크도록 설정하기 위해서 착색되고;
    상기 하나의 열가소성 수지필름은 상기 광투과필름과 같은 재료로 이루어지는 열가소성 수지필름을 착색함으로써 형성되고;
    상기 착색된 열가소성 수지필름은 열가소성 수지에 착색된 무기색소를 첨가함으로써 이루어지고, 상기 착색된 무기색소는 소정 온도보다 높은 용융점을 갖는
    회로기판.
  5. 제4항에 있어서,
    상기 하나의 열가소성 수지필름의 랜드 형성면은 상기 적층된 열가소성 수지 필름들의 표면층으로서 배치되고,
    상기 랜드는 상기 하나의 열가소성 수지필름의 표면으로부터 노출되는
    회로기판.
  6. 제4항에 있어서,
    상기 광투과필름은 랜드가 노출되는 개구부를 구비하는
    회로기판.
  7. 삭제
  8. 삭제
  9. 제4항에 있어서,
    상기 무기색소는 검은색인
    회로기판.
  10. 제9항에 있어서,
    상기 무기색소는 카본블랙인
    회로기판.
  11. 제10항에 있어서,
    상기 착색된 열가소성 수지필름에 포함되는 카본블랙의 양은 0.01 중량 퍼센트(weight %) 이상이고 1.0 중량 퍼센트 이하인
    회로기판.
  12. 열가소성 수지 재료로 이루어지는 제1수지필름의 랜드 형성면 상에 전극으로서 제공되는 랜드를 형성하고;
    착색된 무기색소가 첨가되는 제1수지필름과 같은 재료인 착색된 열가소성 수지 재료로 이루어지는 제2수지필름을 준비하고;
    다수의 제1수지필름과 제2수지필름을 적층하고, 상기 제2수지필름은 적층된 부재를 형성하기 위해 적층된 제1수지필름의 외측에서 랜드 형성면 상에 배치되고;
    상기 제1수지필름과 상기 제2수지필름을 서로 접착하기 위해서 핫 프레스 머신을 사용하여 상기 제1수지필름과 제2수지필름의 적층된 부재를 가압 및 가열하며, 상기 착색된 무기색소는 가압 및 가열시의 가열 온도보다 높은 용융점을 갖고;
    상기 랜드가 노출되도록 랜드의 위치에서 상기 제2수지필름에 개구부를 형성하는
    회로기판 제조방법.
  13. 제12항에 있어서,
    상기 개구부의 성형은 가압 및 가열후에 실행되는
    회로기판 제조방법.
  14. 제12항에 있어서,
    상기 개구부의 성형은 상기 제2수지필름을 준비하는 동안 실행되는
    회로기판 제조방법.
  15. 삭제
  16. 삭제
  17. 열가소성 수지 재료로 이루어지는 제1수지필름을 형성하고;
    제1수지필름과 관련된 랜드의 광 투과성의 차이보다 제2수지필름과 관련된 랜드의 광 투과성의 차이가 더 크도록 설정하기 위해서 착색된 무기색소가 첨가되는 열가소성 수지 재료로 이루어지는 제2수지필름의 랜드 형성면 상에 전극으로서 제공되는 랜드를 형성하며;
    적층된 부재를 형성하도록 상기 제1수지필름과 제2수지필름을 포함하는 열가소성 수지로 이루어지는 다수개의 수지필름들을 적층하고, 상기 제1수지필름은 랜드 형성면과 대향하는 상기 제2수지필름의 표면과 접촉하고;
    상기 적층된 수지필름들이 서로 접착되도록 핫 프레스 머신을 사용하여 상기 적층된 부재를 가압 및 가열하는 것을 포함하며,
    상기 다수개의 수지필름들은 상기 가압 및 가열단계에서 서로 접착되고, 상기 제2수지필름은 상기 제2수지필름을 제외한 상기 적층된 부재의 필름들과 동일한 열가소성 수지에 착색된 무기색소를 첨가함으로써 이루어지는
    제조방법.
  18. 제17항에 있어서,
    상기 적층은 랜드가 상기 적층된 부재의 표면으로부터 노출되도록 상기 제2수지필름이 상기 적층된 부재의 표면 상에 위치될 때 실행되는
    제조방법.
  19. 제17항에 있어서,
    상기 적층에서, 상기 제2수지필름의 광 투과도보다 더 우수한 광 투과도를 가지는 하나의 수지필름은 상기 제2수지필름의 랜드 형성면과 접촉하도록 적층되고,
    상기 랜드가 노출되도록 하나의 수지필름에 개구부를 형성하는 것을 더 포함하는
    제조방법.
  20. 제19항에 있어서,
    상기 개구부의 성형은 상기 적층된 부재의 가압 및 가열이 실행된 후에 실행되는
    제조방법.
  21. 제19항에 있어서,
    상기 개구부의 성형은 상기 적층 전에 실행되는
    제조방법.
  22. 삭제
  23. 삭제
  24. 제12항 내지 제14항 또는 제17항 내지 제21항 중 어느 한 항에 있어서,
    상기 열가소성 수지에 첨가되는 무기색소는 검은색인
    제조방법.
  25. 제24항에 있어서,
    상기 무기색소는 카본블랙인
    제조방법.
  26. 제25항에 있어서,
    상기 착색된 열가소성 수지에 포함되는 카본블랙의 양은 0.01 중량 퍼센트(weight %) 이상이고 1.0 중량 퍼센트 이하인
    제조방법.
KR1020050088958A 2004-09-24 2005-09-23 회로기판 및 그 제조방법 KR100765503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00277790 2004-09-24
JP2004277790A JP2006093438A (ja) 2004-09-24 2004-09-24 プリント基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060051617A KR20060051617A (ko) 2006-05-19
KR100765503B1 true KR100765503B1 (ko) 2007-10-10

Family

ID=36062341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088958A KR100765503B1 (ko) 2004-09-24 2005-09-23 회로기판 및 그 제조방법

Country Status (6)

Country Link
US (1) US7323238B2 (ko)
JP (1) JP2006093438A (ko)
KR (1) KR100765503B1 (ko)
CN (1) CN1753599B (ko)
DE (1) DE102005043014A1 (ko)
TW (1) TWI281841B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5240293B2 (ja) 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
JP5344036B2 (ja) 2009-05-12 2013-11-20 株式会社村田製作所 回路基板及びその製造方法
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
US8853723B2 (en) 2010-08-18 2014-10-07 E. I. Du Pont De Nemours And Company Light emitting diode assembly and thermal control blanket and methods relating thereto
TW201208879A (en) 2010-08-18 2012-03-01 Du Pont Light emitting diode assembly and thermal control blanket and methods relating thereto
JP5865771B2 (ja) * 2012-04-26 2016-02-17 日本特殊陶業株式会社 多層配線基板
CN104244614A (zh) * 2013-06-21 2014-12-24 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
JP5874697B2 (ja) * 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
JP6635264B2 (ja) * 2016-03-24 2020-01-22 東芝ライテック株式会社 発光装置、および照明装置
JP6729718B2 (ja) 2016-12-05 2020-07-22 株式会社村田製作所 黒色液晶ポリマーフィルムおよび多層基板
CN112839451B (zh) * 2019-11-25 2022-09-20 鹏鼎控股(深圳)股份有限公司 软硬结合板的制作方法及软硬结合板
CN111918481B (zh) * 2020-06-05 2022-01-04 江西一诺新材料有限公司 一种实现lcp多层板任意层导通的工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056289A (ja) 1996-05-28 1998-02-24 Nissha Printing Co Ltd 透光性電磁波シールド材料とその製造方法
KR20000062265A (ko) * 1997-04-11 2000-10-25 엔도 마사루 프린트배선판 및 그 제조방법
JP2003060348A (ja) 2001-06-07 2003-02-28 Denso Corp プリント基板
KR20030027836A (ko) * 2001-09-27 2003-04-07 마츠시타 덴끼 산교 가부시키가이샤 절연 시트 및 다층배선 기판과 그 제조방법
JP2004039870A (ja) 2002-07-03 2004-02-05 Denso Corp 多層基板形成用素板の保護フィルム、検査装置及び検査方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4497889A (en) * 1972-03-16 1985-02-05 E. I. Du Pont De Nemours And Company Release compound in negative acting photopolymerizable element
US4409077A (en) * 1977-10-25 1983-10-11 Sumitomo Chemical Co., Ltd. Ultraviolet radiation curable coating composition
GB2030584B (en) * 1978-10-03 1983-03-23 Lankro Chem Ltd Photopolymerisable solder resist compositions
US5153051A (en) * 1987-11-16 1992-10-06 Motorola, Inc. Multilayer thermoplastic substrate
JPH0620087B2 (ja) 1989-07-10 1994-03-16 株式会社巴川製紙所 リードフレーム用接着テープ
JPH04136857A (ja) * 1990-09-28 1992-05-11 Hitachi Ltd 光硬化性レジスト組成物およびこれを用いたプリント回路板の製造方法およびプリント回路板
US5402314A (en) * 1992-02-10 1995-03-28 Sony Corporation Printed circuit board having through-hole stopped with photo-curable solder resist
JP3250937B2 (ja) * 1995-03-29 2002-01-28 京セラ株式会社 配線基板
JPH09270584A (ja) * 1996-03-29 1997-10-14 Kyocera Corp 多層配線基板
GB9608847D0 (en) * 1996-04-30 1996-07-03 Pressac Ltd Method of mounting circuit components on a flexible substrate
SE509938C2 (sv) * 1996-07-09 1999-03-29 Ericsson Telefon Ab L M Förfarande och anordning vid mönsterkort
JP2872129B2 (ja) 1996-07-30 1999-03-17 富山日本電気株式会社 印刷配線板の検査方法
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JP3033539B2 (ja) * 1997-08-26 2000-04-17 日本電気株式会社 キャリアフィルムおよびその製造方法
JP3689587B2 (ja) * 1999-04-16 2005-08-31 日本特殊陶業株式会社 プリント配線基板
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
US6380633B1 (en) * 2000-07-05 2002-04-30 Siliconware Predision Industries Co., Ltd. Pattern layout structure in substrate
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
US6849805B2 (en) * 2000-12-28 2005-02-01 Canon Kabushiki Kaisha Printed wiring board and electronic apparatus
JP2003101173A (ja) * 2001-09-27 2003-04-04 Olympus Optical Co Ltd フレキシブルプリント基板
US6734570B1 (en) * 2003-01-24 2004-05-11 Gennum Corporation Solder bumped substrate for a fine pitch flip-chip integrated circuit package
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056289A (ja) 1996-05-28 1998-02-24 Nissha Printing Co Ltd 透光性電磁波シールド材料とその製造方法
KR20000062265A (ko) * 1997-04-11 2000-10-25 엔도 마사루 프린트배선판 및 그 제조방법
JP2003060348A (ja) 2001-06-07 2003-02-28 Denso Corp プリント基板
KR20030027836A (ko) * 2001-09-27 2003-04-07 마츠시타 덴끼 산교 가부시키가이샤 절연 시트 및 다층배선 기판과 그 제조방법
JP2004039870A (ja) 2002-07-03 2004-02-05 Denso Corp 多層基板形成用素板の保護フィルム、検査装置及び検査方法

Also Published As

Publication number Publication date
US7323238B2 (en) 2008-01-29
DE102005043014A1 (de) 2006-04-06
CN1753599A (zh) 2006-03-29
TW200623989A (en) 2006-07-01
TWI281841B (en) 2007-05-21
JP2006093438A (ja) 2006-04-06
CN1753599B (zh) 2011-04-27
KR20060051617A (ko) 2006-05-19
US20060068180A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
KR100765503B1 (ko) 회로기판 및 그 제조방법
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
KR100534548B1 (ko) 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
US8863379B2 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
US20060191715A1 (en) Multilayer circuit board and manufacturing method thereof
US20090229862A1 (en) Multilayer printed wiring board and method of manufacturing the same
KR100526079B1 (ko) 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
JP5333623B2 (ja) 認識マーク
KR101636786B1 (ko) 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR101694575B1 (ko) 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법
JP2007088058A (ja) 多層基板、及びその製造方法
US7061599B2 (en) Protective film for base substrates of multi-layered board and method and apparatus for inspecting base substrates
JP4085925B2 (ja) プリント基板の製造方法
JP2006093439A (ja) 多層基板及びその製造方法
KR100730782B1 (ko) Ｕｖ-ｃｏ２레이저를 이용한 연성회로기판 제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP2007129017A (ja) 多層配線基板用基材、多層配線基板及びその製造方法
JP2002261444A (ja) 積層配線基板およびその製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2020017634A (ja) 多層プリント配線板の製造方法、および多層プリント配線板
JP4200848B2 (ja) プリント基板及びその製造方法
US20020166697A1 (en) Circuit board construction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee