DE3703364A1 - Anordnung einer leiterplattenbestueckung - Google Patents
Anordnung einer leiterplattenbestueckungInfo
- Publication number
- DE3703364A1 DE3703364A1 DE19873703364 DE3703364A DE3703364A1 DE 3703364 A1 DE3703364 A1 DE 3703364A1 DE 19873703364 DE19873703364 DE 19873703364 DE 3703364 A DE3703364 A DE 3703364A DE 3703364 A1 DE3703364 A1 DE 3703364A1
- Authority
- DE
- Germany
- Prior art keywords
- printed circuit
- circuit boards
- circuits
- circuit board
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
Description
Die Erfindung bezieht sich auf eine Anordnung einer Leiterplattenbe
stückung mit integrierten Schaltkreisen und mit Anschlußkontakten an
den Randbereichen des Trägermaterials.
Bei der Entwicklung von Computern ist der Entwickler mit der Forde
rung konfrontiert, immer mehr Speicherkapazität auf möglichst klein
stem Raum unterbringen zu müssen.
Die Lösung dieses Problems wird durch die immer höhere Integrations
dichte bei Halbleiterspeichern, durch neue Bestückungstechniken, wie
z. B. SMD, wie auch durch spezielle Anordnungen der Bauteileträger
unterstützt.
Aus der DE-OS 34 42 803 ist ein Verfahren bekannt, bei dem für
Hybridschaltungen auf flexiblem Trägermaterial die Trägerplatten
längs einer Mittel- bzw. Faltungslinie umgefaltet werden, nachdem
die Trägerplatte jeweils einseitig bestückt und verlötet worden ist.
Nach dem Umfalten der Plattenhälften liegen sich die Rückseiten
der zueinander gefalteten Teile gegenüber, wodurch im Ergebnis eine
beidseitig bestückte Hybridschaltung mit verdoppelter Packungsdichte
bzw. halbierter Grundfläche erhalten wird. Jedoch wird auch hierbei
die Einbautiefe bzw. das mit ihr verbundene Gehäuse durch das größte
oder am weitesten nach außen ragende Bauelement bestimmt.
Aus der DE-OS 34 04 644 ist ein Verfahren zum Herstellen von doppel
stöckigen Leiterplatten mit zwei zueinander parallel angeordneten und
leitend miteinander verbundenen Leiterplatten bekannt. Der Abstand
wird durch zweimaliges rechtwinkliges Abbiegen an Rillen erzielt,
die der kupferkaschierten Seite der Leiterplatte gegenüberliegen.
Die elektronischen Bauelemente liegen nach ihrer Bestückung auf
der nicht kaschierten Seite der Trägerplatte und ragen damit je
weils nach außen. Auch hier werden Einbautiefe bzw. Gehäusegröße
durch die am weitesten nach außen ragenden Bauelemente bestimmt.
Der Abstand zwischen den jeweils abgebogenen Plattenabschnitten
bleibt bei dieser bekannten Bauart völlig ungenutzt.
Der Erfindung liegt die Erkenntnis zugrunde, daß bei der Bestückung
von Leiterplatten mit identischen integrierten Schaltkreisen die Be
legung der Leiterbahnen auf den Leiterplatten entsprechend der Iden
tität der Baustein-Anschlüsse vereinfacht werden kann.
Aufgabe der Erfindung ist daher, integrierte Speicherschaltkreise
auf Leiterplatten so anzuordnen und zu bestücken, daß die bisher
erreichte Speicherkapazität pro Volumeneinheit um ein Vielfaches
erhöht wird, daß die Kosten der mit der neuartigen Leiterplattenbe
stückung hergestellten Speicherblocks um ein Vielfaches im Vergleich
zu bisherigen Leiterplattenbestückungen gesenkt wird und die Probleme,
welche beim doppelseitigen Bestücken mit SMD-Bauteilen vorhanden sind,
beseitigt werden.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die integrier
ten Schaltkreise reihenweise zwischen zwei parallel auf Abstand zu
einander ausgerichteten Leiterplatten angeordnet und untereinander
über auf den Leiterplatten verlaufende Leiterbahnen elektrisch ver
knüpft sind.
Durch die reihenweise Anordnung der integrierten Schaltkreise zwi
schen zwei parallel auf Abstand zueinander ausgerichteten Leiter
platten ergeben sich die Vorteile einer um den Faktor 8 erhöhten
Speicherkapazität pro Volumeneinheit im Vergleich zur Bestückung
integrierter Speicherschaltkreise in SMD-Technik sowie etwa eine
Halbierung der Kosten bei der Herstellung der Leiterplatten, da
keine Multilayer notwendig sind. Entsprechend halbieren sich auch
die Kosten bei der Bestückung der Leiterplatten, da herkömmliches
Löten ausreichend ist. Von Vorteil ist weiterhin, daß keine Gefahr
der Überhitzung besteht, wie sie bei zweiseitiger Bestückung von
SMD-Leiterplatten auftritt.
Wenn in vorteilhafter Ausgestaltung der Erfindung die integrier
ten Schaltkreise Halbleiter-Speicher sind und mehrere hochkapa
zitive Speicherblocks zu einer Einheit zusammengefaßt sind, wird
eine kostengünstige Massenherstellung von Speicherblocks ermög
licht. Mit derartigen Speicherblocks können wiederum Trägerleiter
platten wie in herkömmlicher Weise mit integrierten Schaltungen
bestückt werden. Das Ergebnis einer solchen Bestückung ist eine
optimale Nutzung des Raums oberhalb der Trägerleiterplatte.
Ein in der Beschreibung näher erläutertes Ausführungsbeispiel der
Anordnung einer Leiterplattenbestückung nach der Erfindung ist in
der Zeichnungsfigur wiedergegeben.
Ein Speicherblock 10 besteht aus zwei parallel auf Abstand zu
einander ausgerichteten Leiterplatten 1 und 2, von denen die
in der Zeichnung vordere Leiterplatte 2 zum Teil weggebrochen
wiedergegeben ist. Zwischen den Leiterplatten 1 und 2 sind
reihenweise als identische Halbleiter-Speicher ausgebildete inte
grierte Schaltkreise 3 angeordnet und senkrecht zu den Leiter
platten ausgerichtet.
Die einzelnen Speicher 3 des Speicherblocks 10 tragen an zwei
gegenüberliegenden Seiten Lötpins, die in Anschlußpunkten 6 durch
Bohrungen in den Leiterplatten 1 und 2 hindurchgesteckt und mit
im Ausführungsbeispiel an den Außenflächen der Leiterplatten in deren
Längsrichtung verlaufenden Leiterbahnen 4 verlötet werden. Hier
durch sind jeweils zugeordnete Kontakte der Speicher auf der Adreß
bus-Seite bzw. auf der Datenbus-Seite elektrisch miteinander ver
bunden.
Auf der Innenfläche der Leiterplatten 1 und 2 verlaufen Leiter
bahnen 5 zu nach unten vorstehenden Anschlußstiften 7. Über die
se Anschlußstifte lassen sich mehrere Speicherblocks 10 auf einer
Hauptträgerplatte oder in einem Gehäuse montieren.
Claims (3)
1. Anordnung einer Leiterplattenbestückung mit integrierten Schalt
kreisen und mit Anschlußkontakten an den Randbereichen des Trä
germaterials, dadurch gekennzeichnet, daß die integrierten Schalt
kreise (3) reihenweise zwischen zwei parallel auf Abstand zu
einander ausgerichteten Leiterplatten (1, 2) angeordnet und
untereinander über auf den Leiterplatten (1, 2) verlaufende
Leiterbahnen (4, 5) elektrisch verknüpft sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die inte
grierten Schaltkreise (3) Halbleiter-Speicher sind.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß mehrere
hochkapazitive Speicherblocks (10) zu einer Einheit zusammen
gefaßt sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873703364 DE3703364A1 (de) | 1987-02-04 | 1987-02-04 | Anordnung einer leiterplattenbestueckung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873703364 DE3703364A1 (de) | 1987-02-04 | 1987-02-04 | Anordnung einer leiterplattenbestueckung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3703364A1 true DE3703364A1 (de) | 1988-08-18 |
DE3703364C2 DE3703364C2 (de) | 1991-07-04 |
Family
ID=6320216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873703364 Granted DE3703364A1 (de) | 1987-02-04 | 1987-02-04 | Anordnung einer leiterplattenbestueckung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3703364A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4232396A1 (de) * | 1992-09-26 | 1993-04-01 | Friedrich Lauter | Rechnersystem in smd-technik |
EP0652692A1 (de) * | 1993-11-06 | 1995-05-10 | Philips Patentverwaltung GmbH | Leiterplatte |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2995686A (en) * | 1959-03-02 | 1961-08-08 | Sylvania Electric Prod | Microelectronic circuit module |
DE1258934B (de) * | 1961-09-01 | 1968-01-18 | Siemens Ag | Kontaktloses Steuer- und Regelement |
DE2404644A1 (de) * | 1974-01-31 | 1975-08-07 | Ruhrkohle Ag | Vorrichtung zum mischen von in einem rohr pneumatisch gefoerdertem blasversatz, insbesondere anhydrit fuer den untertagebergbau |
DE2459532A1 (de) * | 1974-05-30 | 1975-12-11 | Ibm | Mikroelektronischer modul zur montage und zum kontaktieren von schaltkreisplaettchen |
GB2095039A (en) * | 1981-02-10 | 1982-09-22 | Brown David F | Circuit assembly |
-
1987
- 1987-02-04 DE DE19873703364 patent/DE3703364A1/de active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2995686A (en) * | 1959-03-02 | 1961-08-08 | Sylvania Electric Prod | Microelectronic circuit module |
DE1258934B (de) * | 1961-09-01 | 1968-01-18 | Siemens Ag | Kontaktloses Steuer- und Regelement |
DE2404644A1 (de) * | 1974-01-31 | 1975-08-07 | Ruhrkohle Ag | Vorrichtung zum mischen von in einem rohr pneumatisch gefoerdertem blasversatz, insbesondere anhydrit fuer den untertagebergbau |
DE2459532A1 (de) * | 1974-05-30 | 1975-12-11 | Ibm | Mikroelektronischer modul zur montage und zum kontaktieren von schaltkreisplaettchen |
GB2095039A (en) * | 1981-02-10 | 1982-09-22 | Brown David F | Circuit assembly |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4232396A1 (de) * | 1992-09-26 | 1993-04-01 | Friedrich Lauter | Rechnersystem in smd-technik |
EP0652692A1 (de) * | 1993-11-06 | 1995-05-10 | Philips Patentverwaltung GmbH | Leiterplatte |
Also Published As
Publication number | Publication date |
---|---|
DE3703364C2 (de) | 1991-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AT398254B (de) | Chipträger sowie anordnung von solchen chipträgern | |
EP0004899B1 (de) | Verfahren zur Herstellung elektrisch leitender und schwingungssicherer Verbindungen zwischen gedruckten Rückwandverdrahtungen von Leiterplatten und Kontaktfedern einer Federleiste, sowie hierfür geeignete Federleiste | |
EP1575344B1 (de) | Steuergerät | |
DE2233578A1 (de) | Mehrschichtige gedruckte schaltungsplatte | |
DE4015788C2 (de) | Baugruppe | |
DE2752438A1 (de) | Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen | |
DE102005060081B4 (de) | Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren | |
DE3447556A1 (de) | Multilayer-leiterverbindung | |
DE4192038C2 (de) | Herstellungsverfahren für bedruckte Schaltungsplatinen, bei dem sowohl Wellenlöten als auch das Einpressen von Bauteilen ermöglicht wird | |
DE69831390T2 (de) | Vorrichtung und Verfahren zur Verbindung zwischen zwei elektronischen Anordnungen | |
EP0219627A1 (de) | Mehrschichtige gedruckte Schaltungsplatte | |
DE2708291A1 (de) | Elektrische steckvorrichtung | |
DE3443813A1 (de) | Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen | |
DE2750506C2 (de) | Programmierbare elektrische Steckverbindung für Hochfrequenzleitungen | |
DE3703364A1 (de) | Anordnung einer leiterplattenbestueckung | |
DE1930642A1 (de) | Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente | |
DE19924198B4 (de) | Tochterplatine zum Einsetzen in eine Mutterplatine | |
DE3736025C1 (en) | Multiple plug connector | |
DE2627297C2 (de) | Mehrschichtige, gedruckte Schaltungsplatte | |
DE4010644A1 (de) | In einem gehaeuse eingekapselter ic-baustein | |
DE3220044C2 (de) | ||
DE60201537T2 (de) | Elektrische verbindungsanordnung für elektronische bauteile | |
EP0073489A2 (de) | Elektrische Baugruppe | |
DE1059988B (de) | Elektrische Baugruppe | |
DE3209699C2 (de) | Universal-Leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |