JPS58129616A - 低温動作形計算機 - Google Patents
低温動作形計算機Info
- Publication number
- JPS58129616A JPS58129616A JP57011650A JP1165082A JPS58129616A JP S58129616 A JPS58129616 A JP S58129616A JP 57011650 A JP57011650 A JP 57011650A JP 1165082 A JP1165082 A JP 1165082A JP S58129616 A JPS58129616 A JP S58129616A
- Authority
- JP
- Japan
- Prior art keywords
- wiring member
- wiring
- film
- substrate
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ジョセフソンデバイスを主たる能動素子として用いるジ
冒セフソン計算機に係り、特に超電導性配線を多用する
実装方式に好適な構造、電気結線方式および材料組合せ
と製造方法に関する。
冒セフソン計算機に係り、特に超電導性配線を多用する
実装方式に好適な構造、電気結線方式および材料組合せ
と製造方法に関する。
従来のジ冒セフソン計算機の実装構造では、電気配線の
一部に白金ピン（常電導体）を用いるなど完全な超電導
性接続ができなかった。これによシ信号電流が減衰する
欠点があった。
一部に白金ピン（常電導体）を用いるなど完全な超電導
性接続ができなかった。これによシ信号電流が減衰する
欠点があった。
本発明は基本的にすべての計算機内部の実装配線を超電
導性接続として、計算機内部における信号の温度の減衰
をなくし設計を容易にすると共に不要のジーール損によ
る発熱をなくすることを第１の目的とする。さらに、実
装配線溝造全体の室温での検査を容易にすることを＠２
の目的とする。
導性接続として、計算機内部における信号の温度の減衰
をなくし設計を容易にすると共に不要のジーール損によ
る発熱をなくすることを第１の目的とする。さらに、実
装配線溝造全体の室温での検査を容易にすることを＠２
の目的とする。
製造された実装基板等を７７になど高温で動作する半導
体デバイスにも適用可能にすることを第３の目的とする
。
体デバイスにも適用可能にすることを第３の目的とする
。
ジョセフノン計算機では、４．２になど極低温で動作さ
せデバイス自身は超電導性をもちそのチップ内配線も超
電導性をもつ０実装構造の中に従来のように常電導性部
分があると信号減衰、発熱、信号遅延が生じ計算機設計
を著しく困難にする。
せデバイス自身は超電導性をもちそのチップ内配線も超
電導性をもつ０実装構造の中に従来のように常電導性部
分があると信号減衰、発熱、信号遅延が生じ計算機設計
を著しく困難にする。
本発明はこの困−を解決するための実装構造を提供する
。本発明の構造は、高温領域で超電導材料の抵抗値が比
較的大きく検査困難であった事態さも同時に解決してい
る。
。本発明の構造は、高温領域で超電導材料の抵抗値が比
較的大きく検査困難であった事態さも同時に解決してい
る。
第１図は、計算機の桝成讐素となる・・−ドウェ□
アを模式的に示すもので、１００．１１０％１２０゜は
３枚のプラッタ（配線基板）をあられす。また２００．
２１０はプラ、り上に置かれるモジーール（配線基板）
をあられす。このモジュール上には覆叙枚のＬＳＩチッ
プが塔載されるが図示され′Ｃいない。
３枚のプラッタ（配線基板）をあられす。また２００．
２１０はプラ、り上に置かれるモジーール（配線基板）
をあられす。このモジュール上には覆叙枚のＬＳＩチッ
プが塔載されるが図示され′Ｃいない。
七ジーール内配Ｉ−はＬＳＩチップを州立に接続するた
めのもので、この接続用配線は第２図に示すような超電
導縁材（薄膜）ｌと常電導線材（薄＋１Ｉ）２の重ね嗅
によって構成される。ブラレタ内で行なわれるモジー−
ル間の電気的接続も第２図と同様の構成とし、第１図中
の１１，１２で示されるように超電導線１１と常電導線
１２によって二重に接続される。プラッタ間の接続用配
線も第１図に示すように超電導線材１と常電４ＩＭ材２
によって二重に接続される。この配線には、第３図に示
すような常電導線材（ワイヤ）２を芯としその外周に超
電導性被Ｓ＃ｔをもつ構造材を使用できる０ 本構成によれば、第１図のノ・−ドウエアが超電導材料
の転移温度′ｆＣ以下の空間に置かれれは、すべての接
続は＃Ｉ４電導性接続となる。
めのもので、この接続用配線は第２図に示すような超電
導縁材（薄膜）ｌと常電導線材（薄＋１Ｉ）２の重ね嗅
によって構成される。ブラレタ内で行なわれるモジー−
ル間の電気的接続も第２図と同様の構成とし、第１図中
の１１，１２で示されるように超電導線１１と常電導線
１２によって二重に接続される。プラッタ間の接続用配
線も第１図に示すように超電導線材１と常電４ＩＭ材２
によって二重に接続される。この配線には、第３図に示
すような常電導線材（ワイヤ）２を芯としその外周に超
電導性被Ｓ＃ｔをもつ構造材を使用できる０ 本構成によれば、第１図のノ・−ドウエアが超電導材料
の転移温度′ｆＣ以下の空間に置かれれは、すべての接
続は＃Ｉ４電導性接続となる。
超電導線材としてはＰｂ、Ｎｂが用いられるが、これら
はＩｒｏより高温では一般の常亙鼻性金稿であるＣ ｕ
ｓ Ａ ｊに（らべて抵抗率がたかい。このため、１６
以上の温度では電流は主に常電導線材をながれる。まだ
Ｔ ｃ以下の温度では抵抗がゼロである超電４線材を
ながれる。
はＩｒｏより高温では一般の常亙鼻性金稿であるＣ ｕ
ｓ Ａ ｊに（らべて抵抗率がたかい。このため、１６
以上の温度では電流は主に常電導線材をながれる。まだ
Ｔ ｃ以下の温度では抵抗がゼロである超電４線材を
ながれる。
本構造を用いれば、モジュールやプラ、りを室温で検査
する場合、配線抵抗が小さくできるため電気的接続の良
否判定が容易である。
する場合、配線抵抗が小さくできるため電気的接続の良
否判定が容易である。
本構造をジ日し・フソン計算機用実装Ｍ造として用いれ
ば（０電流によるジュール発熱が僅少オたけゼロとなり
、■配線抵抗がゼロ（’ｔ−なるため１ｇ号電流の減衰
が僅少となり、■配線に付随する寄生インダクタンスＬ
と配線抵抗Ｈの比、ｐａｒａ
ｐａｒａ（Ｌ ／Ｒ）、で与えられる時定数
で代ｐａｒａ ｐａｒＡ 表される、信号遅延を設計上溝ぼする必較がなく設計が
単純化される、などの利点がある。
ば（０電流によるジュール発熱が僅少オたけゼロとなり
、■配線抵抗がゼロ（’ｔ−なるため１ｇ号電流の減衰
が僅少となり、■配線に付随する寄生インダクタンスＬ
と配線抵抗Ｈの比、ｐａｒａ
ｐａｒａ（Ｌ ／Ｒ）、で与えられる時定数
で代ｐａｒａ ｐａｒＡ 表される、信号遅延を設計上溝ぼする必較がなく設計が
単純化される、などの利点がある。
以下、本発明を実施例を本とに詳細に説明する。
第４図は、４ケのＬＳＩ１ｉ果槓回路チップ、３００．
３１１１，３０２．３０３、を塔載［７たモジュール２
００の構成を示す。モジュール内配線Ｑ↓モジ、−ル板
、戊面上に４・・いて行われ、第２図に示し／こような
薄、嗅車ね庫によ１．てセ気的に僧婢される。
３１１１，３０２．３０３、を塔載［７たモジュール２
００の構成を示す。モジュール内配線Ｑ↓モジ、−ル板
、戊面上に４・・いて行われ、第２図に示し／こような
薄、嗅車ね庫によ１．てセ気的に僧婢される。
モジっ一ル基散は５０γｎｍＸ２５ｍｍの面積をもち、
厚さ約３ｍｒｎのＳｉ結結晶基金用いている。
厚さ約３ｍｒｎのＳｉ結結晶基金用いている。
ＳＩ基板の主面は熱酸化５ｉｎ２模によって被覆され−
Ｃいるが、この５ｉｎ２膜は必らずしも必要でない、モ
ノ、−ル基板面上の配線層は、通常のホトエツチング法
によって形成される。−、ＳｉＯ□膜直上に〜５００人
厚さのＣｒ＃を被着形成し重ねて〜２０００人厚さのＮ
Ｉ膜を被着形成して常電導配線部分となす。これらのエ
ツチングには硝酸第２セリウムアンモニウムを含む溶液
を用いることができる。このあと、ＡＺレジスト膜によ
るリフトオフ法によって〜３０００Ａ厚さのＮｂ膜を被
着形成できる。なお８ｉ０．＄９を用いない場合は、使
用温度でのＳｉ基板抵抗が１〜１００ΩＣ１ｎ以上であ
ることを要するが、上と同様の工程でＣｒおよびＡ１１
ｌｄを被着形成できる。このあと、フッ酸系のエツチン
グ液を用いるホトエツチング法により、Ｎｂ膜を被着形
成できる〇 とのＣｒ −ｋｌ−Ｎｂ 車ね膜の組合せは、Ｃ「が基
板との接着性改善に有効であり、Ａｊが軟かい金属であ
るためにその上に形成するＮｂ４膜の内Ｓ応力を緩和す
る役割をなすもので、配線構造のはく離を生じ難い好適
な組合せとなっている。
Ｃいるが、この５ｉｎ２膜は必らずしも必要でない、モ
ノ、−ル基板面上の配線層は、通常のホトエツチング法
によって形成される。−、ＳｉＯ□膜直上に〜５００人
厚さのＣｒ＃を被着形成し重ねて〜２０００人厚さのＮ
Ｉ膜を被着形成して常電導配線部分となす。これらのエ
ツチングには硝酸第２セリウムアンモニウムを含む溶液
を用いることができる。このあと、ＡＺレジスト膜によ
るリフトオフ法によって〜３０００Ａ厚さのＮｂ膜を被
着形成できる。なお８ｉ０．＄９を用いない場合は、使
用温度でのＳｉ基板抵抗が１〜１００ΩＣ１ｎ以上であ
ることを要するが、上と同様の工程でＣｒおよびＡ１１
ｌｄを被着形成できる。このあと、フッ酸系のエツチン
グ液を用いるホトエツチング法により、Ｎｂ膜を被着形
成できる〇 とのＣｒ −ｋｌ−Ｎｂ 車ね膜の組合せは、Ｃ「が基
板との接着性改善に有効であり、Ａｊが軟かい金属であ
るためにその上に形成するＮｂ４膜の内Ｓ応力を緩和す
る役割をなすもので、配線構造のはく離を生じ難い好適
な組合せとなっている。
本モジュール表向上に、重ねてさらに４２層の配線導体
を形成するには、上で得られた配線基板上にポリイミド
系樹脂（ポリイミドイソインドロキナゾリン、商品名Ｐ
ＩＱ）を塗布し７て表面を平坦化し、さらに上と同様の
配線形成を行えばよい。
を形成するには、上で得られた配線基板上にポリイミド
系樹脂（ポリイミドイソインドロキナゾリン、商品名Ｐ
ＩＱ）を塗布し７て表面を平坦化し、さらに上と同様の
配線形成を行えばよい。
４２層導体と第１導溝体との接続のためには、通常のス
ルーホール形成技術を用いればよいが、Ａｊ同志のスル
ーホール接続とＮｂ １ｉｌｉｌ志のスルーホール接続
を別個に行う必要がある。
ルーホール形成技術を用いればよいが、Ａｊ同志のスル
ーホール接続とＮｂ １ｉｌｉｌ志のスルーホール接続
を別個に行う必要がある。
本モジュールとＬＳＩと接続は超電導性の半田合金によ
るＣＣＢ技術によって行われているものとする。
るＣＣＢ技術によって行われているものとする。
拳法によればモジー−ル内のすべての配線は超電導性の
接続とすることができる。
接続とすることができる。
次に前ｄ己と同様の幼果がある別の材料組合わせと製造
方法について実施例を示す。モジー−ル基板として同じ
８ｉ基板金用いる。８１基板の主面ｌｄｓｉ０２Ｍによ
って被機されているが、このＳｉｎ、膜は必らすしも必
要でない。ここでは初めに常電導配線形成のため、〜１
０００人厚さのＴｉ幌を被着形５′ｉ、シ事ねて〜４０
００λ厚さのＣｕＦｙＡを蒸着法により被着形成する。
方法について実施例を示す。モジー−ル基板として同じ
８ｉ基板金用いる。８１基板の主面ｌｄｓｉ０２Ｍによ
って被機されているが、このＳｉｎ、膜は必らすしも必
要でない。ここでは初めに常電導配線形成のため、〜１
０００人厚さのＴｉ幌を被着形５′ｉ、シ事ねて〜４０
００λ厚さのＣｕＦｙＡを蒸着法により被着形成する。
同じ蒸着装置でさらに続けて〜４０００λ厚さのＮｂ重
を被着形成する。このあとホトエツチング法により配線
パターンの形成を行う。Ｎｂ［のエツチングはフッ酸系
のｇを用い、つづけてＣｕｉのエツチングのためにＨ２
ＳＯ，、）１，０．を含む水溶液を用いる。さらにつづ
けてＴｉ膜のエツチングのために、エチレンジアミン１
酢ｔｅｌｓ Ｈ２０□、ＮＨ４ＯＨ，を含む水浴液を用
いる。このＴｉ −Ｃｕ−Ｎｂ重ね膜の組合せは、Ｔｉ
が基板との接着性を保ち、Ｃｕが軟かい金属であるため
その上に形成するＮｂ膜の内部応力を緩和し、ＣｕとＮ
ｂの膜の拡散混合が多少生じてもＮｂ膜の超電導性が損
われない好適な材料組合せとなっている。
を被着形成する。このあとホトエツチング法により配線
パターンの形成を行う。Ｎｂ［のエツチングはフッ酸系
のｇを用い、つづけてＣｕｉのエツチングのためにＨ２
ＳＯ，、）１，０．を含む水溶液を用いる。さらにつづ
けてＴｉ膜のエツチングのために、エチレンジアミン１
酢ｔｅｌｓ Ｈ２０□、ＮＨ４ＯＨ，を含む水浴液を用
いる。このＴｉ −Ｃｕ−Ｎｂ重ね膜の組合せは、Ｔｉ
が基板との接着性を保ち、Ｃｕが軟かい金属であるため
その上に形成するＮｂ膜の内部応力を緩和し、ＣｕとＮ
ｂの膜の拡散混合が多少生じてもＮｂ膜の超電導性が損
われない好適な材料組合せとなっている。
第５図は本発明の多層配線技術の実施例を不す図である
。モジー−ル板２００は第４図と同様のものであり、前
述のポリイミド系樹脂等を用いる多層配線技術により、
３層の配線導体２０１゜２０２．２０３が形成されてい
る。＠１層配−と第２層配線を上下に重なるように並行
に配置して、高速信号伝播用のストリップライン構造と
することは任意である。モジュール板を複数個塔載する
ためのプラッタ仮についても、上述のプラッタ板と同様
の金属の組合せ、同様の配［＊ 造、とすることができ
る。
。モジー−ル板２００は第４図と同様のものであり、前
述のポリイミド系樹脂等を用いる多層配線技術により、
３層の配線導体２０１゜２０２．２０３が形成されてい
る。＠１層配−と第２層配線を上下に重なるように並行
に配置して、高速信号伝播用のストリップライン構造と
することは任意である。モジュール板を複数個塔載する
ためのプラッタ仮についても、上述のプラッタ板と同様
の金属の組合せ、同様の配［＊ 造、とすることができ
る。
次に本発明の他の重要な構成安住であるピン接続につい
て述べる。
て述べる。
４６図は回路基板（モジュール板）２００の上にピン接
続を行うための、配線構造を示す。穴２０４はピンがは
め合うためのもので、穴径は〜２００μｍとした。超電
導性のピン接続を可能にするために、超電導性金１＠薄
膜をビン穴２０４０周辺で丸く拡がるように円板状に形
成しておく必安がある。
続を行うための、配線構造を示す。穴２０４はピンがは
め合うためのもので、穴径は〜２００μｍとした。超電
導性のピン接続を可能にするために、超電導性金１＠薄
膜をビン穴２０４０周辺で丸く拡がるように円板状に形
成しておく必安がある。
ピンはＣｕ％Ｐｔ１真ちゅう等の常電導金属芯用いその
周囲にＰｂ１Ｎｂ等の超電導性金網を被接した構造とす
る。第７図にその断面形状を示すが、ピンの先端はビン
穴２０４にはめ合うものとする。ピンの常電導金属芯２
２はここではＰｔと１．た。−Ｆだ周囲の超冨導性金Ｊ
ｌｌｉ２１としてはメッキによるＰｂとした。ビン１則
のＰｂ被膜２１ｔ、回路基板側のＮｂ膜２３と直接に接
触して超電導性接続を可能にする。このＮｂ膜２３の下
には、Ａｊ１２４、Ｃｒ膜２５があり、これらが回路基
板側の常電導性配線となっている。この配線は直接Ｓｉ
基板２６に接触しているが、Ｓｉ基板の抵抗率は〜１０
０Ωｃｍ以上と高抵抗性のものを用いており電流がもれ
ることは少ない。基板側ビン穴の周辺領域２７は、あら
スフ・じめ不純物元素Ｂなどが１０１８ｃｍ−” 〜１
０”ｃｍ−”の濃度で拡散されており局部的低抵抗層２
７を形成している。ピン穴の内部には穴加工のあとＩｎ
などの接着を目的とする全域半田が少量充填され、ピン
の先端２９と接触している。この構造によれば、ピンの
先端２９から、１ｎ２８、基板低抵抗層２７、Ｃｒｍ２
５、Ａ４ｍ２４の経路によって、ピンと基板配−との間
の常電導性接続が可能となる。
周囲にＰｂ１Ｎｂ等の超電導性金網を被接した構造とす
る。第７図にその断面形状を示すが、ピンの先端はビン
穴２０４にはめ合うものとする。ピンの常電導金属芯２
２はここではＰｔと１．た。−Ｆだ周囲の超冨導性金Ｊ
ｌｌｉ２１としてはメッキによるＰｂとした。ビン１則
のＰｂ被膜２１ｔ、回路基板側のＮｂ膜２３と直接に接
触して超電導性接続を可能にする。このＮｂ膜２３の下
には、Ａｊ１２４、Ｃｒ膜２５があり、これらが回路基
板側の常電導性配線となっている。この配線は直接Ｓｉ
基板２６に接触しているが、Ｓｉ基板の抵抗率は〜１０
０Ωｃｍ以上と高抵抗性のものを用いており電流がもれ
ることは少ない。基板側ビン穴の周辺領域２７は、あら
スフ・じめ不純物元素Ｂなどが１０１８ｃｍ−” 〜１
０”ｃｍ−”の濃度で拡散されており局部的低抵抗層２
７を形成している。ピン穴の内部には穴加工のあとＩｎ
などの接着を目的とする全域半田が少量充填され、ピン
の先端２９と接触している。この構造によれば、ピンの
先端２９から、１ｎ２８、基板低抵抗層２７、Ｃｒｍ２
５、Ａ４ｍ２４の経路によって、ピンと基板配−との間
の常電導性接続が可能となる。
ピンの他端はコネクターを介して他のピンまたは室温領
域に向うケーブルに接続される。金属が超電導性を示す
温度範囲の空間から、超電導性を失うより高い温度の空
間にまでまたがって、ケーブルが配置される場合を考え
る。ケーブルの基本構造はｆｇ３図で述べたが、一般に
超電導性金属は室温付近では抵抗率が高く電流のながれ
を妨げる。
域に向うケーブルに接続される。金属が超電導性を示す
温度範囲の空間から、超電導性を失うより高い温度の空
間にまでまたがって、ケーブルが配置される場合を考え
る。ケーブルの基本構造はｆｇ３図で述べたが、一般に
超電導性金属は室温付近では抵抗率が高く電流のながれ
を妨げる。
このため高温度の空間範囲では常電導性金属に主たる電
気的接続を施して、ケーブル自体の導通抵抗を小さくす
ることが望ましい。これらの接続を可能にするケーブル
と接続方式の実施例（断面図）を第８図に示す。
気的接続を施して、ケーブル自体の導通抵抗を小さくす
ることが望ましい。これらの接続を可能にするケーブル
と接続方式の実施例（断面図）を第８図に示す。
ケーブルはＣｕＱ材３２を芯としてもち、その周囲にＰ
ｂメッキ涙３１を被着形成したものである。Ｃｕ芯は４
００μｍ直径、Ｐｂメ、キの厚さは〜１５０μｍとした
。その周囲はテフロン被横を行っているが図示されてい
ない。このケーブル構造は液体ヘリウムの満された空間
では、Ｐｂメッキ！−のみＶｃＪｉ流が集中【７て流れ
ることを可能にする。液体ヘリウムの砂面３３よす上で
は、Ｐｂ材料の超電導性が失われｐｂメッキ層の抵抗率
はＣｕ母材の抵抗率より大きくなる。このため、室温空
＋ｉＪｌに近つくとケーフル内電流は圧倒的にＣｕ材に
集中して流れる。第８図の上部に室温付近にあるケーブ
ルコネクター３４の断面の一部を示すが、電気的接続は
Ｃｕ母材３２とコネクター３４とを直接かしめることに
よって行った。本ケーブル構造ならびに電気的接続方式
によれば、極低温領域と室温領域とを極小の抵抗で接続
することができ、微小な電流信号を効果的に伝送するこ
とができる。
ｂメッキ涙３１を被着形成したものである。Ｃｕ芯は４
００μｍ直径、Ｐｂメ、キの厚さは〜１５０μｍとした
。その周囲はテフロン被横を行っているが図示されてい
ない。このケーブル構造は液体ヘリウムの満された空間
では、Ｐｂメッキ！−のみＶｃＪｉ流が集中【７て流れ
ることを可能にする。液体ヘリウムの砂面３３よす上で
は、Ｐｂ材料の超電導性が失われｐｂメッキ層の抵抗率
はＣｕ母材の抵抗率より大きくなる。このため、室温空
＋ｉＪｌに近つくとケーフル内電流は圧倒的にＣｕ材に
集中して流れる。第８図の上部に室温付近にあるケーブ
ルコネクター３４の断面の一部を示すが、電気的接続は
Ｃｕ母材３２とコネクター３４とを直接かしめることに
よって行った。本ケーブル構造ならびに電気的接続方式
によれば、極低温領域と室温領域とを極小の抵抗で接続
することができ、微小な電流信号を効果的に伝送するこ
とができる。
以上述べたごとく本発明によれば、低温で動作するジョ
セフソン計算機において、低温領域では超電導性の電気
配線とすることができ、隻温に近い′ｓ６温領域では比
較的低抵抗で常電導性の電気配線を行うことができる。
セフソン計算機において、低温領域では超電導性の電気
配線とすることができ、隻温に近い′ｓ６温領域では比
較的低抵抗で常電導性の電気配線を行うことができる。
この結果、ジョセフソン計算機の信号減衰をなくし発熱
を僅少にでき、その設計を容易ならしめる効果がある。
を僅少にでき、その設計を容易ならしめる効果がある。
さらに第２の効果として、多数の複雑な配線経路をもつ
計算機実装系の検査を室温で行うことが容易になる。
計算機実装系の検査を室温で行うことが容易になる。
さらに本発明の実装系に、低温領域で動作する半導体デ
バイス集積回路チップを塔載することも可能になる。
バイス集積回路チップを塔載することも可能になる。
第１図は本発明の実施例の実装系構成を示す概念図、第
２図第３図は電気的接続構造を示す鳥かん図、第４図は
回路基板の構造を示す鳥かん図、第５図は多層化回路基
板を示す斜視図、第６図はピン接続構造を示す鳥かん図
、第７図は回路基板とピンとの接続状況を示す部分断面
図、第８図はケーブルとその接続状況を示す断面図であ
る。 １・・・・・・・・超電導性接続部位 ２・・・・・・・・・常電導性接続部位１１・・・・・
・・・・プラッタ上の超電導性配線１２・・・・・・・
・・プラッタ上の常電導性配線２１・・・・・・・・・
ピンにおける超電導性部位２２・・・・・・ピンにおけ
る常電導性部位２３・・・・・・回路基板上の超電導性
配４！１（Ｎｂ ’）２４・・・・・・・・・回路基板
上の常電導性配置１ｔ（Ａｊ）２５・・・・・ Ｃ「薄
膜 ２６・・・・・・・Ｓｉ基板 ２７・・・・・・・・・低抵抗層領域 ２８ ・・・・・・金属半田 ２９・・・・・・・・・ビンの先端部分
％／ｆｆ１３１ ・・・・・・Ｐｂメッキ
膜 ３２・・・・・・・・・Ｃｕ線材 ３３・・・・・・・・・液体ヘリウムの液面境界３４・
・・・・・・・・常電導性コネクタ１００．１１０．１
２０・・・・・・・・・プラッタ（基板）２０２．２０
３、・・・・・・・・・回路基板の内部配線３００．３
０１，３０２．３０３、・・・・・・・・・集積回路チ
ップ代理人 弁理士 薄 １）利 幸 単 ４ 図 卓 ５ 圀 ｔ６図 ”４７ ＴＥＡ 、！、 Ｂ図正
２図第３図は電気的接続構造を示す鳥かん図、第４図は
回路基板の構造を示す鳥かん図、第５図は多層化回路基
板を示す斜視図、第６図はピン接続構造を示す鳥かん図
、第７図は回路基板とピンとの接続状況を示す部分断面
図、第８図はケーブルとその接続状況を示す断面図であ
る。 １・・・・・・・・超電導性接続部位 ２・・・・・・・・・常電導性接続部位１１・・・・・
・・・・プラッタ上の超電導性配線１２・・・・・・・
・・プラッタ上の常電導性配線２１・・・・・・・・・
ピンにおける超電導性部位２２・・・・・・ピンにおけ
る常電導性部位２３・・・・・・回路基板上の超電導性
配４！１（Ｎｂ ’）２４・・・・・・・・・回路基板
上の常電導性配置１ｔ（Ａｊ）２５・・・・・ Ｃ「薄
膜 ２６・・・・・・・Ｓｉ基板 ２７・・・・・・・・・低抵抗層領域 ２８ ・・・・・・金属半田 ２９・・・・・・・・・ビンの先端部分
％／ｆｆ１３１ ・・・・・・Ｐｂメッキ
膜 ３２・・・・・・・・・Ｃｕ線材 ３３・・・・・・・・・液体ヘリウムの液面境界３４・
・・・・・・・・常電導性コネクタ１００．１１０．１
２０・・・・・・・・・プラッタ（基板）２０２．２０
３、・・・・・・・・・回路基板の内部配線３００．３
０１，３０２．３０３、・・・・・・・・・集積回路チ
ップ代理人 弁理士 薄 １）利 幸 単 ４ 図 卓 ５ 圀 ｔ６図 ”４７ ＴＥＡ 、！、 Ｂ図正
Claims (1)
- 【特許請求の範囲】 １、各要素部分間を接続する常電導性材質の第１の配線
部材と、前記各要素部分間を接続する超電導性材質の第
２の配線部材とを含む多重構造の配−導体を備えたこと
を特徴とする低温動作形計算機。 ２、特許請求の範囲第１項に記載の第１の配線部材と、
第２の配線部材とは電気的機械的に密着接触しているこ
とを特徴とする低温動作形計算機。 ３、特許請求の範囲Ｗ４ｉ項に自己載の配線導体は、基
板上に膜状に形成された前記第１の配線部材と、該第１
の配線部材の上に密着して膜状に形成された前記第２の
配線部材とを含むことを特徴とする低温動作形計算機。 ４、特許請求の範囲第１項に記載の配線導体は、常電導
性金属よシ成る芯体と、咳芯体の周囲もしくはその１部
を被覆する超電導性金属膜とを含む多重構造ケーブルを
含むことを特徴とする低温動作形計算機。 ５、％許請求の範囲第１項に記載の配線導体は、基板に
設けられたスルーホールに挿入され、該基板上の常電導
性配線部材と電気的に接続される常電導性金属の芯体と
、該芯体の周囲を被接し、該基板上の超電導性配線部材
と電気的に接続される超電導性金属膜とから成る接続ビ
ンを含むことを特徴とする低温動作形計算機。 ６、特許請求の範囲第３項に記載の第１の配線部材は基
板上に形成されｆｔｃｒＨと、該Ｃｒ膜上に形成された
Ａノ膜とから成り、第２の配線部材はＮｂＪＩＩから成
ることを特徴とする低温動作形計算機。 ７、 ％許請求の範囲第３項に記載の第１の配線部材
は基板上に形成されたＴｉ膜と、該Ｔｉ膜上に形成され
たＣｕ膜とから成り、第２の配線部材はＮｂ膜から成る
ことを％徴とする低温動作形計算機。 ８、％許請求の範囲第４項に記載の多重構造ケーブルは
前記超電導性金属膜が超電導性を呈する温度の第ｌの空
間から超電導性を呈しない温度の第２の２間にまたがっ
て用いられ、該第２の空間では前記芯体が電気的接続に
用いられることを特徴とする低温動作形計算憬。 ９、特許請求の範囲第５項の記載の基板は高抵抗Ｓｉか
らなり、かつ前記スルーホール周辺には前記芯体と前記
常電導性配線部材とを電気的に接続する不純物拡散層を
有することを特徴とする低温動作形計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011650A JPS58129616A (ja) | 1982-01-29 | 1982-01-29 | 低温動作形計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011650A JPS58129616A (ja) | 1982-01-29 | 1982-01-29 | 低温動作形計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58129616A true JPS58129616A (ja) | 1983-08-02 |
| JPH0519161B2 JPH0519161B2 (ja) | 1993-03-16 |
Family
ID=11783824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011650A Granted JPS58129616A (ja) | 1982-01-29 | 1982-01-29 | 低温動作形計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129616A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016178110A (ja) * | 2015-03-18 | 2016-10-06 | 昭和電線ケーブルシステム株式会社 | 電流リード |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159693A (ja) * | 1974-05-30 | 1975-12-24 | ||
| JPS55102116A (en) * | 1979-01-31 | 1980-08-05 | Hitachi Cable | Compound superconductor |
-
1982
- 1982-01-29 JP JP57011650A patent/JPS58129616A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159693A (ja) * | 1974-05-30 | 1975-12-24 | ||
| JPS55102116A (en) * | 1979-01-31 | 1980-08-05 | Hitachi Cable | Compound superconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016178110A (ja) * | 2015-03-18 | 2016-10-06 | 昭和電線ケーブルシステム株式会社 | 電流リード |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0519161B2 (ja) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110494998A (zh) | 用于超导互连件的热管理 | |
| JPH05251455A (ja) | 半導体装置 | |
| JPS58129616A (ja) | 低温動作形計算機 | |
| US11798895B2 (en) | Quantum device including shield part and method of manufacturing the same | |
| JPH01258457A (ja) | 半導体集積回路の実装構造およびその製造方法 | |
| JPS61225837A (ja) | 半導体装置の層間接続方法 | |
| JP2729647B2 (ja) | 熱電装置の製造方法 | |
| JP2022002237A (ja) | 量子デバイス及びその製造方法 | |
| JP3000830B2 (ja) | 半導体装置 | |
| JPH01500945A (ja) | 低温一体的チップ | |
| JP3379492B2 (ja) | Ｓｑｕｉｄ基板 | |
| JP3057832B2 (ja) | 半導体装置 | |
| JP7508887B2 (ja) | 量子デバイス及びその製造方法 | |
| JP2757639B2 (ja) | 超電導多層配線 | |
| JPS63263745A (ja) | 配線 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS606098B2 (ja) | 半導体集積回路 | |
| JPS603796B2 (ja) | 超電導回路用コンタクト | |
| JPS60128641A (ja) | 多層配線 | |
| JPS62122238A (ja) | 半導体装置 | |
| JPS60160186A (ja) | 超電導集積回路の端子電極 | |
| JP2022002238A (ja) | 量子デバイス及びその製造方法 | |
| JPS63221649A (ja) | 半導体装置の配線構造 | |
| JPS60250652A (ja) | 半導体装置 | |
| JPH01264233A (ja) | 混成集積回路の電極構造 |