JPS63263745A - 配線 - Google Patents

配線

Info

Publication number
JPS63263745A
JPS63263745A JP62097313A JP9731387A JPS63263745A JP S63263745 A JPS63263745 A JP S63263745A JP 62097313 A JP62097313 A JP 62097313A JP 9731387 A JP9731387 A JP 9731387A JP S63263745 A JPS63263745 A JP S63263745A
Authority
JP
Japan
Prior art keywords
current
wiring
thickness
normal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62097313A
Other languages
English (en)
Inventor
Kazuo Shiiki
椎木 一夫
Isamu Yuhito
勇 由比藤
Yoshihiro Hamakawa
浜川 佳弘
Koji Takano
公史 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62097313A priority Critical patent/JPS63263745A/ja
Publication of JPS63263745A publication Critical patent/JPS63263745A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はホトリソグラフィ技術などを用いて基板上にパ
ターンが形成される、いわゆる集積回路の配線に関し、
とくに大電流を流した場合に発熱が小さく集積密度の向
上に適した配線に関する。
〔従来の技術〕
近年、ホトリソグラフィ技術などを用いて基板上に多く
のパターンを形成して1機能を持たせる素子の開発がさ
かんである。IC,LSI、VLSIなどの半導体装置
や、誘導型、磁気抵抗効果型などの薄膜磁気ヘッドや磁
気バブルなどの集積回路が開発され実用化されている。
このような集積回路の配線では、大電流を流しすの発熱
をおさえることが重要な課題となっている。
たとえば、特開昭52−52585に示されるようにこ
れらの素子の配線材料としては、これまで主にAQやC
uおよびその合金などの常電導金属が用いられてきた。
しかしこれらの材料ではマイグレーションが生じるため
、10’A/cm”程度以上の大電流密度で電流を流す
と長時間の内に断線が生じるなど信頼性に問題がある上
、発熱が生じ素子の温度が上昇して機能を果たさなくな
る等の問題があった。このため、電流を制限して使用す
るか、パターンの形成密度を低くおさえて使用されてき
た。
〔発明が解決しようとする問題点〕
上記従来技術は大電流密度化の点については配慮がされ
ておらず、限られた小さな空間に高密度にパターンを形
成することが困難であった。本発明の目的は、半導体装
置、薄膜ヘッド、磁気バブル装置などの配線の電流密度
を高めることにある。
超電導材料は電気抵抗が零の状態で大電流を流すことが
できる。しかし実際に超電導体に電流を流すと、臨界電
流以下であっても外乱によって常電導状態に転移し溶断
してしまうことがしばしば生じる。したがって単に配線
材料を超電導体とするだけでは実用的な素子を作ること
ができない。
本発明においては、超電導材料に安定して電流を流すこ
とを目的とした。
〔問題点を解決するための手段〕
上記目的は配線材料に超電導材料を用いかっ常電導材料
と複合化することにより達成される。
超電導材料の1層の厚みは0.1〜2μmであり常電導
金属の1層の厚みは0.05〜0.2μmとされるのが
好ましい。
〔作用〕
超電導材料は電気抵抗が零の状態で大電流を流すことが
できる。また常電導材料は超電導性が何らかの外乱によ
って破れた場合に一時的に電流をバイパスするなど超電
導状態を保護するので、大電流を安定して流すことがで
きる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。Si
基板1上に熱酸化によって5in2絶縁層2を形成し、
この上にAQ3を真空蒸着法により厚み0.1μmで被
着した。さらに超電導材料4として、Yo、4B ao
、、c u 、Oxを厚み約t=1μmで形成し、ホト
エツチングより幅W=3μm、長と10mmの線状にパ
ターニングした。ホトレジストにはポジレジストAZ1
350J (シソプレイ社)エツチングにはイオンミリ
ング法を用いた。
これを液体窒素温度に冷却し、電流密度2×106A/
cm2で直流電流を通電した結果、発明なく、安定して
電流を流すことができ2.5×10’A/cm2の電流
密度で常電導状態に転移した。
本実施例と比較するため、Aflを被着せず基板上に直
接、超電導バターを形成し通電試験を行なったところ、
もっとも低い場合には2 X 105A/cm2で常電
導転移して溶断した。数回の通信試験の結果、2X10
’A/cm2の電気密度で発熱なく電流が流れる場合も
あった、長時間の通電は不可能であった。
また、超電導材料のかわりにAQを約1μmの厚みで被
着形成した線状パターンに□通電したところ、2X10
8A/cm”の電流密度で電流を流すことはできたが発
熱量が大きかった。
以上述べたように1本発明の効果は明らかである。常電
導金属としてはAQの他に、Cu、Au。
Agなどの低抵抗金属およびこれらを主成分とする合金
でとくに効果が大きい。また本実施例においては、AQ
上に超電導体を形成した2層構造の例を示したが、AQ
なとの常電導金属と超電導体とを交互に積層多層化する
と効果が大きい、ARなど常電導金属の一層の厚みは0
.05μm〜0.2μmが望ましく、超電導体の一層の
厚みは0.1〜2μmであることが望ましい。第2図に
AQの厚みを0.1μm一定とし超電導体の一層の厚み
を変化させ各々10回の通電実験を行なって常電導状態
に転移した最小の電流値を示す。超電導体の厚みは0.
1〜2μmでとくに効果が大きいことがわかる。
また、超電導体の厚みを2μm一定としてAQの厚みを
変化させたときの同様の結果を病3図に示すが、0.0
5〜0.2μmの範囲が望ましいことがわかる。
常電導金属層は基板上に形成されこの上に超電導体があ
る方が、超電導体が冷却されやすく、より安定な超電導
状態を実現することができる°。
本発明はIC,LSI、VLSI、薄膜ヘッドなどに適
用可能であるが、とくに薄膜ヘッドは高い電流密度5 
X 105A /am2程度で使われるので効果が大き
い。
〔発明の効果〕
本発明によれば、大電流を安定して、発熱なく流すこと
ができるので、パターンを高密度に形成可能である。ま
た、抵抗零の状態で電流が流れるので、雑音が小さい。
【図面の簡単な説明】
第1図は本発明の一実施例の導体パターンを示す断面図
、第2図及び第3図は本発明の実施例の特性を説明する
ための特性図である。 1・・・基板、2・・・絶縁層、3・・・常電導層、4
・・・超電導材料。 7−冬板 2−戸赫1 .7−4f41導屑 4一方劃隣介

Claims (1)

  1. 【特許請求の範囲】 1、超電導材料と、抵抗の低い常電導金属とが積層され
    た複合材料からなり、超電導材料の1層の厚みが0.1
    〜2μm、常電導金属の1層の厚みが0.05μm〜0
    .2μmであることを特徴とする集積回路の配線。 2、特許請求の範囲第1項記載の常電導金属は、Al、
    Cu、Au、Agまたはこれらを主成分とする合金であ
    ることを特徴とする集積回路の配線。 3、特許請求の範囲第1項記載の常電導金属は、少なく
    とも配線が形成される基板側にあることを特徴とする集
    積回路の配線。 4、特許請求の範囲第1項記載の集積回路は薄膜磁気ヘ
    ッドであることを特徴とする配線。
JP62097313A 1987-04-22 1987-04-22 配線 Pending JPS63263745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62097313A JPS63263745A (ja) 1987-04-22 1987-04-22 配線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62097313A JPS63263745A (ja) 1987-04-22 1987-04-22 配線

Publications (1)

Publication Number Publication Date
JPS63263745A true JPS63263745A (ja) 1988-10-31

Family

ID=14188996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62097313A Pending JPS63263745A (ja) 1987-04-22 1987-04-22 配線

Country Status (1)

Country Link
JP (1) JPS63263745A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269422A (ja) * 1987-04-27 1988-11-07 Fujikura Ltd 超電導ユニツトの製造方法
JPS6427294A (en) * 1987-04-27 1989-01-30 Fujitsu Ltd Multilayer circuit board for superconducting ceramics circuit and manufacture thereof
JPH0199242A (ja) * 1987-09-09 1989-04-18 American Teleph & Telegr Co <Att> 超伝導体相互接続を有する半導体デバイス
US6041245A (en) * 1994-12-28 2000-03-21 Com Dev Ltd. High power superconductive circuits and method of construction thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269422A (ja) * 1987-04-27 1988-11-07 Fujikura Ltd 超電導ユニツトの製造方法
JPS6427294A (en) * 1987-04-27 1989-01-30 Fujitsu Ltd Multilayer circuit board for superconducting ceramics circuit and manufacture thereof
JPH0199242A (ja) * 1987-09-09 1989-04-18 American Teleph & Telegr Co <Att> 超伝導体相互接続を有する半導体デバイス
US6041245A (en) * 1994-12-28 2000-03-21 Com Dev Ltd. High power superconductive circuits and method of construction thereof

Similar Documents

Publication Publication Date Title
US20030183935A1 (en) Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
CA1142264A (en) Contact technique for electrical circuitry
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
JPS63263745A (ja) 配線
Rudenko et al. Phase-slip events in a wide superconducting film induced by proximity to a half-metallic strip
JPH06132571A (ja) 限流素子および限流装置
JP3000830B2 (ja) 半導体装置
JPS603796B2 (ja) 超電導回路用コンタクト
WO1996009654A1 (en) A method and device for improving the performance of thin-film josephson devices in magnetic fields
JP2940503B2 (ja) 超伝導集積回路
JPH01300575A (ja) 超電導素子
JPS60160674A (ja) 集積回路装置
JPH01215042A (ja) 超伝導配線を具備する半導体装置
JPH0250488A (ja) 超伝導配線
JPS59138389A (ja) 超伝導回路装置
JPH0284780A (ja) 半導体装置
JPH01158757A (ja) 回路実装構造
JPH07183585A (ja) 超伝導回路
JPS61287182A (ja) ジヨセフソン集積回路及びその初期化方法
Podd et al. Hot-phonon controlled microSQUIDs with independently controlled junctions
JAEGER et al. AES sputter depth profiling of Cr/Ni multilayers using Ar+
JPH0927496A (ja) 半導体集積回路装置
JPH09135042A (ja) 超伝導接続用パッドおよびその製造方法
Schilling et al. Multilayer YBa 2 CU 3 O x Structure—An Approach to SQUID Applications
JPS61287178A (ja) ジヨセフソン集積回路及びその初期化方法