JP3000830B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3000830B2 JP3000830B2 JP5228440A JP22844093A JP3000830B2 JP 3000830 B2 JP3000830 B2 JP 3000830B2 JP 5228440 A JP5228440 A JP 5228440A JP 22844093 A JP22844093 A JP 22844093A JP 3000830 B2 JP3000830 B2 JP 3000830B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- single crystal
- bonding pad
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、ＩＣ，ＬＳＩチップ等内のボンディングパッドのよ
うな広い面積の金属膜領域と配線との接続構造に関す
る。
に、ＩＣ，ＬＳＩチップ等内のボンディングパッドのよ
うな広い面積の金属膜領域と配線との接続構造に関す
る。
【０００２】
【従来の技術】従来のボンディングパッドと配線の接続
構造としては、例えば図１３に示すようなものがある。
同図はボンディングパッドとそれに接続される配線を示
している。図中、１は半導体基体、２はその上の絶縁
膜、５は外部と電気的接続を行なうためのワイヤをボン
ディングするための領域すなわちボンディングパッドと
呼ばれる領域であり、通常一辺が１００〜２００μｍ程
度の大きな金属膜領域である。３は半導体基体１に作ら
れた回路から延びている配線で、線幅は０．５〜１０μ
ｍ程度である。４は配線３とボンディングパッド５間の
接続領域である。配線３、接続領域４及びボンディング
パッド５は例えばアルミニウムのような金属膜で形成さ
れている。
構造としては、例えば図１３に示すようなものがある。
同図はボンディングパッドとそれに接続される配線を示
している。図中、１は半導体基体、２はその上の絶縁
膜、５は外部と電気的接続を行なうためのワイヤをボン
ディングするための領域すなわちボンディングパッドと
呼ばれる領域であり、通常一辺が１００〜２００μｍ程
度の大きな金属膜領域である。３は半導体基体１に作ら
れた回路から延びている配線で、線幅は０．５〜１０μ
ｍ程度である。４は配線３とボンディングパッド５間の
接続領域である。配線３、接続領域４及びボンディング
パッド５は例えばアルミニウムのような金属膜で形成さ
れている。
【０００３】ところで、単結晶金属で作られた配線は、
多結晶金属による配線に比べてエレクトロマイグレーシ
ョンに対する耐性が強く、仮に同一の電流密度にて電流
を流した場合、多結晶金属配線に比べて単結晶配線の寿
命は数桁も長い。この検知は、たとえば論文雑誌「アプ
ライド・フィジックス・レターズ」１９７０年版第１６
巻８０頁に記載されているエフ・デュールとアイ・エイ
ムズの論文（Appl.Phys.Lett.Vol.16(1970)pp.80,F.d'H
eurle,I.Ames）によって広く知られている。この単結晶
金属配線をＩＣ，ＬＳＩの配線材料として用いれば、こ
れらの信頼性は向上し、またパターンルールが許す限り
細い幅の配線が可能となり、チップを小さく作ることが
できるなど、産業上の利用価値が高い。
多結晶金属による配線に比べてエレクトロマイグレーシ
ョンに対する耐性が強く、仮に同一の電流密度にて電流
を流した場合、多結晶金属配線に比べて単結晶配線の寿
命は数桁も長い。この検知は、たとえば論文雑誌「アプ
ライド・フィジックス・レターズ」１９７０年版第１６
巻８０頁に記載されているエフ・デュールとアイ・エイ
ムズの論文（Appl.Phys.Lett.Vol.16(1970)pp.80,F.d'H
eurle,I.Ames）によって広く知られている。この単結晶
金属配線をＩＣ，ＬＳＩの配線材料として用いれば、こ
れらの信頼性は向上し、またパターンルールが許す限り
細い幅の配線が可能となり、チップを小さく作ることが
できるなど、産業上の利用価値が高い。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
単結晶金属配線をＩＣ，ＬＳＩチップ等に使おうとする
と、以下のような問題が生ずる。即ち、絶縁膜上におい
て幅１０μｍといった比較的細い領域上の金属膜を単結
晶化することは比較的容易である。このような技術の存
在は、例えば本発明者らにより第５２回応用物理学会学
術講演会講演予行集７２０頁、講演番号１１ｐ−Ｄ−２
に示されている。さらにボンディングパッドのような広
い金属領域を単結晶化することができれば、配線のエレ
クトロマイグレーション耐量は飛躍的に向上する。しか
し、通常のプロセスを用いて金属膜を単結晶できる限度
幅は、２０μｍ程度である。このため、配線と接続する
ボンディングパッドのような広い金属膜領域を単結晶化
する場合は、レーザービームや電子ビームを用いてボン
ディングパッドを一つ一つ単結晶化させる等の煩雑な操
作を必要とし、工業的には現実的ではない。よって事実
上ＩＣ，ＬＳＩの配線は単結晶化することが出来るとし
ても、ボンディングパッドのような広い金属領域は多結
晶領域のまま使わざるを得ない。そのような状況で図１
３のような配線構造において、単結晶で形成された配線
領域が耐えられる、例えば多結晶配線の許容電流密度の
百倍の電流密度にて配線に電流を流したとすると、単結
晶配線は充分なエレクトロマイグレーション耐性を持つ
にも関わらず、図１４に示すように単結晶に接続する多
結晶部分でエレクトロマイグレーションによる断線が生
じてしまう。図１４は、図１３において配線３を単結晶
金属６によって形成した配線とボンディングパッド５に
高密度の電流を流したときのエレクトロマイグレーショ
ンの様子を模式的に示したもので、実験結果をスケッチ
したものである。即ち単結晶配線６が高い電流密度に充
分に耐えられたとしても、ボンディングパッド５の多結
晶領域では図１４中、７で示すようなエレクトロマイグ
レーションによる金属膜の変形から断線が生じたり、ま
た単結晶配線６においても多結晶金属と接触している影
響で単結晶性が劣化し、８，９に示すような変形を起こ
して断線が生じてしまうため単結晶配線の優れたエレク
トロマイグレーション耐性が活かされないという問題が
あった。
単結晶金属配線をＩＣ，ＬＳＩチップ等に使おうとする
と、以下のような問題が生ずる。即ち、絶縁膜上におい
て幅１０μｍといった比較的細い領域上の金属膜を単結
晶化することは比較的容易である。このような技術の存
在は、例えば本発明者らにより第５２回応用物理学会学
術講演会講演予行集７２０頁、講演番号１１ｐ−Ｄ−２
に示されている。さらにボンディングパッドのような広
い金属領域を単結晶化することができれば、配線のエレ
クトロマイグレーション耐量は飛躍的に向上する。しか
し、通常のプロセスを用いて金属膜を単結晶できる限度
幅は、２０μｍ程度である。このため、配線と接続する
ボンディングパッドのような広い金属膜領域を単結晶化
する場合は、レーザービームや電子ビームを用いてボン
ディングパッドを一つ一つ単結晶化させる等の煩雑な操
作を必要とし、工業的には現実的ではない。よって事実
上ＩＣ，ＬＳＩの配線は単結晶化することが出来るとし
ても、ボンディングパッドのような広い金属領域は多結
晶領域のまま使わざるを得ない。そのような状況で図１
３のような配線構造において、単結晶で形成された配線
領域が耐えられる、例えば多結晶配線の許容電流密度の
百倍の電流密度にて配線に電流を流したとすると、単結
晶配線は充分なエレクトロマイグレーション耐性を持つ
にも関わらず、図１４に示すように単結晶に接続する多
結晶部分でエレクトロマイグレーションによる断線が生
じてしまう。図１４は、図１３において配線３を単結晶
金属６によって形成した配線とボンディングパッド５に
高密度の電流を流したときのエレクトロマイグレーショ
ンの様子を模式的に示したもので、実験結果をスケッチ
したものである。即ち単結晶配線６が高い電流密度に充
分に耐えられたとしても、ボンディングパッド５の多結
晶領域では図１４中、７で示すようなエレクトロマイグ
レーションによる金属膜の変形から断線が生じたり、ま
た単結晶配線６においても多結晶金属と接触している影
響で単結晶性が劣化し、８，９に示すような変形を起こ
して断線が生じてしまうため単結晶配線の優れたエレク
トロマイグレーション耐性が活かされないという問題が
あった。
【０００５】本発明は、上記のような問題に着目してな
されたもので、単結晶金属配線と多結晶金属からなるボ
ンディングパッド等の金属膜領域との接続構造部のエレ
クトロマイグレーション耐性を高めることのできる半導
体装置を提供することを目的としている。
されたもので、単結晶金属配線と多結晶金属からなるボ
ンディングパッド等の金属膜領域との接続構造部のエレ
クトロマイグレーション耐性を高めることのできる半導
体装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、半導体基体の一主面上に絶縁層を有し、該
絶縁層上に単結晶金属からなる配線と、多結晶金属から
なるボンディングパッドを含む金属膜領域とを有する半
導体装置において、前記配線を前記金属膜領域に複数の
箇所で接続してなることを要旨とする。
するために、半導体基体の一主面上に絶縁層を有し、該
絶縁層上に単結晶金属からなる配線と、多結晶金属から
なるボンディングパッドを含む金属膜領域とを有する半
導体装置において、前記配線を前記金属膜領域に複数の
箇所で接続してなることを要旨とする。
【０００７】
【作用】上記構成において、単結晶金属配線にはそのエ
レクトロマイグレーション耐性に見合う高密度の電流を
流しても、多結晶金属からなるボンディングパッド等の
金属膜領域との接続部分では、複数に分流して電流密度
が低く抑えられる。これにより多結晶金属部のエレクト
ロマイグレーション耐性を高めることが可能となる。
レクトロマイグレーション耐性に見合う高密度の電流を
流しても、多結晶金属からなるボンディングパッド等の
金属膜領域との接続部分では、複数に分流して電流密度
が低く抑えられる。これにより多結晶金属部のエレクト
ロマイグレーション耐性を高めることが可能となる。
【０００８】
【実施例】以下、本発明の実施例を図を用いて説明す
る。
る。
【０００９】図１は、本発明の第１実施例におけるボン
ディングパッドの多結晶金属膜領域と単結晶金属配線の
接続構造部を示している。図中、１０は単結晶化した配
線、３０はボンディングパッドの金属膜領域であり、多
結晶金属からなっている。２０は単結晶金属配線１０と
同一の結晶の単結晶金属からなり、配線１０とボンディ
ングパッド３０を接続する分岐配線である。これらの金
属膜領域１０，２０，３０は半導体基体表面に形成され
た絶縁膜上に形成されている。
ディングパッドの多結晶金属膜領域と単結晶金属配線の
接続構造部を示している。図中、１０は単結晶化した配
線、３０はボンディングパッドの金属膜領域であり、多
結晶金属からなっている。２０は単結晶金属配線１０と
同一の結晶の単結晶金属からなり、配線１０とボンディ
ングパッド３０を接続する分岐配線である。これらの金
属膜領域１０，２０，３０は半導体基体表面に形成され
た絶縁膜上に形成されている。
【００１０】図１では、単結晶金属配線１０から配線が
同一の配線幅で二又に別れ、さらにそれぞれが同様に二
又に別れ、最終的に２n 個の分割された単結晶金属配線
が多結晶金属からなるボンディングパッド３０に接続さ
れてる。分岐配線２０をこのような対称な分岐パターン
とすることにより、各接続部の電流密度は均等となる。
このような構造とすることより、単結晶金属配線１０に
は高密度の電流を流しながら、単結晶金属よりなる分岐
配線２０とボンディングパッド３０の多結晶金属との接
点における電流密度を２n 分の１に低減することが可能
となる。
同一の配線幅で二又に別れ、さらにそれぞれが同様に二
又に別れ、最終的に２n 個の分割された単結晶金属配線
が多結晶金属からなるボンディングパッド３０に接続さ
れてる。分岐配線２０をこのような対称な分岐パターン
とすることにより、各接続部の電流密度は均等となる。
このような構造とすることより、単結晶金属配線１０に
は高密度の電流を流しながら、単結晶金属よりなる分岐
配線２０とボンディングパッド３０の多結晶金属との接
点における電流密度を２n 分の１に低減することが可能
となる。
【００１１】エレクトロマイグレーションによる断線故
障発生までの時間すなわち配線寿命τは、一般にブラッ
クの式と呼ばれる次式で表される。
障発生までの時間すなわち配線寿命τは、一般にブラッ
クの式と呼ばれる次式で表される。
【００１２】
【数１】 τ＝τ0 ・ｊ-n・ｅｘｐ（Ｅa ／ｋＴ） …（１） ここで、τは配線材料の結晶構造等により決定される定
数、ｊは電流密度、Ｅaは配線材料の活性エネルギー、
ｋはボルツマン定数、Ｔは絶対温度である。ｎは測定か
ら求められる定数で１〜１１の値を取る。左辺のτはＩ
Ｃチップの寿命に関係しており、例えばτ＝１０年と設
定すると、この式から配線に流すことの出来る電流密度
が求められる。また単結晶金属配線におけるτ0 は同一
金属の多結晶配線のそれより数桁大きいといわれ、例え
ばアルミニウム配線においては、その差は１０6 倍との
報告がある。
数、ｊは電流密度、Ｅaは配線材料の活性エネルギー、
ｋはボルツマン定数、Ｔは絶対温度である。ｎは測定か
ら求められる定数で１〜１１の値を取る。左辺のτはＩ
Ｃチップの寿命に関係しており、例えばτ＝１０年と設
定すると、この式から配線に流すことの出来る電流密度
が求められる。また単結晶金属配線におけるτ0 は同一
金属の多結晶配線のそれより数桁大きいといわれ、例え
ばアルミニウム配線においては、その差は１０6 倍との
報告がある。
【００１３】ここで例として従来の多結晶金属配線にお
いて寿命から許容される電流密度の１０倍の電流を同一
の配線幅の単結晶金属配線に流した場合にて比較する。
この条件は単結晶金属配線においては上に述べた多結晶
との性能差から充分な寿命が確保されている。一方、ボ
ンディングパッドの多結晶金属部分においては、単結晶
金属配線が１点で接続された場合のエレクトロマイグレ
ーション寿命は、上記（１）式においてｎ＝２とすると
１０-2＝１／１００となってしまう。これに対し図１に
示す本実施例では１本の単結晶金属配線１０が最終的に
１６本に分岐している。よって、従来の多結晶金属配線
の１０倍の電流密度が分割により１／１６になっている
から、分岐した単結晶金属配線からボンディングパッド
３０の各点に流入する電流の密度は１０／１６である。
この場合のボンディングパッド３０の多結晶部分のエレ
クトロマイグレーション寿命は（１０／１６）-2＝２．
５６倍となり、配線１０とボンディングパッド３０との
接続部の信頼性が十分に確保できる。逆に寿命を従来と
同一に設定すると、各分岐配線２０とボンディングパッ
ド３０との接続点での電流密度を従来の多結晶金属配線
の電流密度と同一にすればよいから、単結晶金属配線１
０には１６倍の電流を流すことができる。もしくは流す
電流が従来の多結晶金属配線の１０倍でよいならば単結
晶金属配線幅をより細くすることが出来る。このことは
ボンディングパッドへ接続される配線が占有する面積を
縮小することが可能となり産業上の利用価値がさらに大
きくなる。以上より多結晶金属配線において寿命から許
容される電流密度を超える電流を同一の配線幅の単結晶
金属配線に流しながらも多結晶のボンディングパッドの
信頼性を確保するためには、電流密度が増加した比率以
上に単結晶金属配線の分岐数を増加させて各分岐配線か
らボンディングパッドへ流入する電流密度を抑制すれば
良いことになる。
いて寿命から許容される電流密度の１０倍の電流を同一
の配線幅の単結晶金属配線に流した場合にて比較する。
この条件は単結晶金属配線においては上に述べた多結晶
との性能差から充分な寿命が確保されている。一方、ボ
ンディングパッドの多結晶金属部分においては、単結晶
金属配線が１点で接続された場合のエレクトロマイグレ
ーション寿命は、上記（１）式においてｎ＝２とすると
１０-2＝１／１００となってしまう。これに対し図１に
示す本実施例では１本の単結晶金属配線１０が最終的に
１６本に分岐している。よって、従来の多結晶金属配線
の１０倍の電流密度が分割により１／１６になっている
から、分岐した単結晶金属配線からボンディングパッド
３０の各点に流入する電流の密度は１０／１６である。
この場合のボンディングパッド３０の多結晶部分のエレ
クトロマイグレーション寿命は（１０／１６）-2＝２．
５６倍となり、配線１０とボンディングパッド３０との
接続部の信頼性が十分に確保できる。逆に寿命を従来と
同一に設定すると、各分岐配線２０とボンディングパッ
ド３０との接続点での電流密度を従来の多結晶金属配線
の電流密度と同一にすればよいから、単結晶金属配線１
０には１６倍の電流を流すことができる。もしくは流す
電流が従来の多結晶金属配線の１０倍でよいならば単結
晶金属配線幅をより細くすることが出来る。このことは
ボンディングパッドへ接続される配線が占有する面積を
縮小することが可能となり産業上の利用価値がさらに大
きくなる。以上より多結晶金属配線において寿命から許
容される電流密度を超える電流を同一の配線幅の単結晶
金属配線に流しながらも多結晶のボンディングパッドの
信頼性を確保するためには、電流密度が増加した比率以
上に単結晶金属配線の分岐数を増加させて各分岐配線か
らボンディングパッドへ流入する電流密度を抑制すれば
良いことになる。
【００１４】以上の説明では配線１０と分岐する分岐配
線２０の各々の線幅を均一として話をしたが、ボンディ
ングパッドの大きさや形状、配線との幾何学的配置によ
ってこれらは自由に設計できる。
線２０の各々の線幅を均一として話をしたが、ボンディ
ングパッドの大きさや形状、配線との幾何学的配置によ
ってこれらは自由に設計できる。
【００１５】次に、図２、図３を用いて、上記のような
構造の一製造方法を説明する。半導体基体１００は単結
晶シリコンとし、（１００）面を主面としてその法線を
＜０１１＞方向に４°傾かせたものを用いる。１０１は
その表面に形成した絶縁膜である。絶縁膜１０１にフォ
ト・エッチング処理により窓２０１を開け、下地のシリ
コン基板を露出させる（図２（ａ））。次に、この上か
ら蒸着によってアルミニウム膜２０２を形成すると窓２
０１におけるアルミニウムは露出したシリコンの結晶格
子を参照して図２（ｂ）に示すようにエピタキシャル成
長してアルミニウム単結晶２０３となるが、絶縁膜１０
１上のアルミニウムは多結晶となる。そのまま真空中で
アルミニウムの融点より幾らか低い温度まで加熱する
と、窓２０１のアルミニウム単結晶２０３は横方向成長
して、図３（ａ）に示す様に窓２０１に挟まれた絶縁膜
１０１上の多結晶アルミニウムも単結晶化する。続いて
図３（ｂ）のように単結晶化したアルミニウム膜２０３
をフォト・エッチング処理にて成形し、基板のシリコン
と分離して絶縁膜上のみに配線用アルミニウムが残るよ
うにする。このようにして単結晶配線１０ならびに単結
晶の分岐配線２０を形成する。上記のような手法は、本
発明者らによって特許公開番号「特開平４−１３２２１
８号」として既に開示してある。ボンディングパッド３
０は、窓２０１に近い領域は幾らか単結晶化するが、窓
２０１から離れた領域までは単結晶化せず、多結晶アル
ミニウムのまま残る領域が存在する。以上により多結晶
のボンディングパッド３０と分岐した単結晶金属配線１
０とを接続した構造が得られる。なお、この単結晶金属
の製造方法は一例であり、本発明はこの製造方法及び用
いる材料に縛られるものではない。
構造の一製造方法を説明する。半導体基体１００は単結
晶シリコンとし、（１００）面を主面としてその法線を
＜０１１＞方向に４°傾かせたものを用いる。１０１は
その表面に形成した絶縁膜である。絶縁膜１０１にフォ
ト・エッチング処理により窓２０１を開け、下地のシリ
コン基板を露出させる（図２（ａ））。次に、この上か
ら蒸着によってアルミニウム膜２０２を形成すると窓２
０１におけるアルミニウムは露出したシリコンの結晶格
子を参照して図２（ｂ）に示すようにエピタキシャル成
長してアルミニウム単結晶２０３となるが、絶縁膜１０
１上のアルミニウムは多結晶となる。そのまま真空中で
アルミニウムの融点より幾らか低い温度まで加熱する
と、窓２０１のアルミニウム単結晶２０３は横方向成長
して、図３（ａ）に示す様に窓２０１に挟まれた絶縁膜
１０１上の多結晶アルミニウムも単結晶化する。続いて
図３（ｂ）のように単結晶化したアルミニウム膜２０３
をフォト・エッチング処理にて成形し、基板のシリコン
と分離して絶縁膜上のみに配線用アルミニウムが残るよ
うにする。このようにして単結晶配線１０ならびに単結
晶の分岐配線２０を形成する。上記のような手法は、本
発明者らによって特許公開番号「特開平４−１３２２１
８号」として既に開示してある。ボンディングパッド３
０は、窓２０１に近い領域は幾らか単結晶化するが、窓
２０１から離れた領域までは単結晶化せず、多結晶アル
ミニウムのまま残る領域が存在する。以上により多結晶
のボンディングパッド３０と分岐した単結晶金属配線１
０とを接続した構造が得られる。なお、この単結晶金属
の製造方法は一例であり、本発明はこの製造方法及び用
いる材料に縛られるものではない。
【００１６】次いで、図４には、本発明の第２実施例を
示す。本実施例及び次に述べる第３実施例は、上記第１
実施例のバリエーションに相当する。本実施例は、図１
に示した第１実施例の各分岐の階層をつなげたものであ
り、各分岐配線２１の電流分布の均一化がはかれる。ま
た、ここでは二又分岐の場合のみを図示したが、もちろ
ん一点でそれ以上の分岐数を有しても、それらの組合せ
でも構わない。
示す。本実施例及び次に述べる第３実施例は、上記第１
実施例のバリエーションに相当する。本実施例は、図１
に示した第１実施例の各分岐の階層をつなげたものであ
り、各分岐配線２１の電流分布の均一化がはかれる。ま
た、ここでは二又分岐の場合のみを図示したが、もちろ
ん一点でそれ以上の分岐数を有しても、それらの組合せ
でも構わない。
【００１７】図５には、本発明の第３実施例を示す。本
実施例は分岐配線２２部分をメッシュ型にしたものであ
り、設計が容易になるという利点がある。
実施例は分岐配線２２部分をメッシュ型にしたものであ
り、設計が容易になるという利点がある。
【００１８】図６には、本発明の第４実施例を示す。本
実施例は、配線１０の分岐の各階層を接続したものであ
り、各分岐配線２３の電流分布の均一化がはかれる。
実施例は、配線１０の分岐の各階層を接続したものであ
り、各分岐配線２３の電流分布の均一化がはかれる。
【００１９】図７には、本発明の第５実施例を示す。本
実施例は、上記第４実施例を示す図６における分岐を全
てＴ字路にしたものであり、分岐配線２４部分の単結晶
化が図６の場合よりいくらか容易になる。
実施例は、上記第４実施例を示す図６における分岐を全
てＴ字路にしたものであり、分岐配線２４部分の単結晶
化が図６の場合よりいくらか容易になる。
【００２０】ここで、単結晶金属は、その結晶軸方向に
よりエレクトロマイグレーション耐性がいくぶん異なる
ことが知られている。そこで、前記図１、図４、図６、
図７のような配線の方向を使いたくない場合がある。こ
のような場合には、以下の第６〜第９実施例のパターン
が有効である。
よりエレクトロマイグレーション耐性がいくぶん異なる
ことが知られている。そこで、前記図１、図４、図６、
図７のような配線の方向を使いたくない場合がある。こ
のような場合には、以下の第６〜第９実施例のパターン
が有効である。
【００２１】まず、図８の第６実施例では、分岐配線２
５部分において、配線の分岐が図６に似て対称になって
いる。図９の第７実施例では、分岐配線２６部分におい
て、図７に似て分岐点がずれて十字路を形成しないよう
に配慮されている。図１０の第８実施例では、前記図
８、図９に見られた心棒にあたる配線の方向をも避け
て、入れ違いに分岐配線２７を配置したものである。図
１１の第９実施例では分岐配線２８部分において、前記
図１のＴ字型分岐をＹ字型に置き換えたものである。
５部分において、配線の分岐が図６に似て対称になって
いる。図９の第７実施例では、分岐配線２６部分におい
て、図７に似て分岐点がずれて十字路を形成しないよう
に配慮されている。図１０の第８実施例では、前記図
８、図９に見られた心棒にあたる配線の方向をも避け
て、入れ違いに分岐配線２７を配置したものである。図
１１の第９実施例では分岐配線２８部分において、前記
図１のＴ字型分岐をＹ字型に置き換えたものである。
【００２２】以上の各実施例では、分岐配線はみな直線
であったが、エレクトロマイグレーションに対する強度
やその他の設計条件が許せば、これらは曲線であっても
複雑な多角形であっても構わないし、それぞれの分岐配
線の電流密度が均一になるように線幅を一本一本違えて
配線の抵抗値を調整しても、本発明の範囲を逸脱するも
のではない。
であったが、エレクトロマイグレーションに対する強度
やその他の設計条件が許せば、これらは曲線であっても
複雑な多角形であっても構わないし、それぞれの分岐配
線の電流密度が均一になるように線幅を一本一本違えて
配線の抵抗値を調整しても、本発明の範囲を逸脱するも
のではない。
【００２３】図１２には、本発明の第１０実施例を示
す。本実施例では多結晶金属からなるボンディングパッ
ド３０を、単結晶金属配線１０と接続したリング状の単
結晶金属配線が取り囲み、さらにこのリング状配線から
ボンディングパッド３０へ向かって複数の単結晶金属の
分岐配線２９が延びているという構成をとっている。こ
のような構成とすることにより、前述した各実施例では
配線１０の接続のためにボンディングパッド３０の一辺
しか用いなかったが、四辺全てを活用することができ
る。例えば、図１２において、ボンディングパッドと３
０の一辺を１２０μｍ、分岐配線２９幅を１μｍ、分岐
配線２９同士の間隔を２μｍとすると、分岐配線２９は
一辺で４０本だが、四辺で１６０本となる。本実施例に
おいては分岐した単結晶配線の本数が多いため、前記各
実施例の場合にくらべてさらに単結晶金属配線１０の電
流密度を大きくして単結晶金属配線の利点を十分に活か
すことが出来、分岐配線２９に要するスペースも単結晶
金属配線１０に要するスペースも共に少なくて済むとい
う利点がある。なお、図１２は形状を示すための模式図
であり分岐配線数、線幅、間隔は本文に述べた数値と一
致しない。またリング状配線と分岐配線はすべて同じ線
幅で描いたが、勿論、ここでも各分岐配線に流れる電流
密度を均一にするために分岐配線の形状、幅、長さを最
適化した設計をすることができる。
す。本実施例では多結晶金属からなるボンディングパッ
ド３０を、単結晶金属配線１０と接続したリング状の単
結晶金属配線が取り囲み、さらにこのリング状配線から
ボンディングパッド３０へ向かって複数の単結晶金属の
分岐配線２９が延びているという構成をとっている。こ
のような構成とすることにより、前述した各実施例では
配線１０の接続のためにボンディングパッド３０の一辺
しか用いなかったが、四辺全てを活用することができ
る。例えば、図１２において、ボンディングパッドと３
０の一辺を１２０μｍ、分岐配線２９幅を１μｍ、分岐
配線２９同士の間隔を２μｍとすると、分岐配線２９は
一辺で４０本だが、四辺で１６０本となる。本実施例に
おいては分岐した単結晶配線の本数が多いため、前記各
実施例の場合にくらべてさらに単結晶金属配線１０の電
流密度を大きくして単結晶金属配線の利点を十分に活か
すことが出来、分岐配線２９に要するスペースも単結晶
金属配線１０に要するスペースも共に少なくて済むとい
う利点がある。なお、図１２は形状を示すための模式図
であり分岐配線数、線幅、間隔は本文に述べた数値と一
致しない。またリング状配線と分岐配線はすべて同じ線
幅で描いたが、勿論、ここでも各分岐配線に流れる電流
密度を均一にするために分岐配線の形状、幅、長さを最
適化した設計をすることができる。
【００２４】また、上記の各実施例では多結晶金属膜領
域としてボンディングパッドを例にあげたが、例えばス
マート・パワー素子と呼ばれるパワートランジスタと制
御回路がひとのチップに形成されている半導体装置にお
いて、制御回路部の配線とパワー素子部の広い電極領域
との接続部などにも適用することができる。
域としてボンディングパッドを例にあげたが、例えばス
マート・パワー素子と呼ばれるパワートランジスタと制
御回路がひとのチップに形成されている半導体装置にお
いて、制御回路部の配線とパワー素子部の広い電極領域
との接続部などにも適用することができる。
【００２５】
【発明の効果】以上説明してきたように、本発明によれ
ば、半導体基体の一主面に形成された絶縁層上に単結晶
金属からなる配線と、多結晶金属からなるボンディング
パッドを含む金属膜領域とを有する半導体装置におい
て、前記配線を前記金属膜領域に複数の箇所で接続した
ため、単結晶金属配線にそのエレクトロマイグレーショ
ン耐性に見合う高密度の電流を流しても、多結晶金属膜
領域との接続部では電流密度が低く抑えられて多結晶金
属膜領域のエレクトロマイグレーション耐性を高めるこ
とができる。したがって、ＩＣ，ＬＳＩ等内において、
単結晶金属配線の性能を十分に活用することができる。
ば、半導体基体の一主面に形成された絶縁層上に単結晶
金属からなる配線と、多結晶金属からなるボンディング
パッドを含む金属膜領域とを有する半導体装置におい
て、前記配線を前記金属膜領域に複数の箇所で接続した
ため、単結晶金属配線にそのエレクトロマイグレーショ
ン耐性に見合う高密度の電流を流しても、多結晶金属膜
領域との接続部では電流密度が低く抑えられて多結晶金
属膜領域のエレクトロマイグレーション耐性を高めるこ
とができる。したがって、ＩＣ，ＬＳＩ等内において、
単結晶金属配線の性能を十分に活用することができる。
【図１】本発明に係る半導体装置の第１実施例を示す要
部平面図である。
部平面図である。
【図２】上記第１実施例において単結晶金属配線を形成
するための一製造方法を説明するための工程図である。
するための一製造方法を説明するための工程図である。
【図３】上記第１実施例において単結晶金属配線を形成
するための一製造方法を説明するための工程図である。
するための一製造方法を説明するための工程図である。
【図４】本発明の第２実施例を示す要部平面図である。
【図５】本発明の第３実施例を示す要部平面図である。
【図６】本発明の第４実施例を示す要部平面図である。
【図７】本発明の第５実施例を示す要部平面図である。
【図８】本発明の第６実施例を示す要部平面図である。
【図９】本発明の第７実施例を示す要部平面図である。
【図１０】本発明の第８実施例を示す要部平面図であ
る。
る。
【図１１】本発明の第９実施例を示す要部平面図であ
る。
る。
【図１２】本発明の第１０実施例を示す要部平面図であ
る。
る。
【図１３】従来の半導体装置を示す平面図である。
【図１４】上記従来例における問題点を説明するための
図である。
図である。
１０ 単結晶金属よりなる配線 ２０〜２９ 分岐配線 ３０ ボンディングパッドである多結晶金属膜領域 １００ 半導体基体 １０１ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−220845（ＪＰ，Ａ) 特開 昭58−91652（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301
Claims (1)
- 【請求項１】 半導体基体の一主面上に絶縁層を有し、
該絶縁層上に単結晶金属からなる配線と、多結晶金属か
らなるボンディングパッドを含む金属膜領域とを有する
半導体装置において、前記配線を前記金属膜領域に複数
の箇所で接続してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5228440A JP3000830B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5228440A JP3000830B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786329A JPH0786329A (ja) | 1995-03-31 |
| JP3000830B2 true JP3000830B2 (ja) | 2000-01-17 |
Family
ID=16876531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5228440A Expired - Fee Related JP3000830B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000830B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110364506A (zh) * | 2019-07-04 | 2019-10-22 | 武汉理工大学 | 一种具有高稳定性的仿生集成电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390809B1 (ko) * | 2000-12-26 | 2003-07-10 | 주식회사 하이닉스반도체 | 일렉트로마이그레이션에 대한 테스트패턴 |
| JP2005259968A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | 半導体装置 |
| JP2018026451A (ja) * | 2016-08-10 | 2018-02-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
-
1993
- 1993-09-14 JP JP5228440A patent/JP3000830B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110364506A (zh) * | 2019-07-04 | 2019-10-22 | 武汉理工大学 | 一种具有高稳定性的仿生集成电路 |
| CN110364506B (zh) * | 2019-07-04 | 2022-01-28 | 武汉理工大学 | 一种具有高稳定性的仿生集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786329A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000866B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US5602424A (en) | Semiconductor circuit device wiring with F.C.C. structure, plane oriention (100) and aligned with the current direction | |
| US20020186011A1 (en) | Magnetic sensor and manufacturing method therefor | |
| JPS5846174B2 (ja) | 半導体集積回路 | |
| JPH0555545A (ja) | 量子素子の製造方法 | |
| JP3000830B2 (ja) | 半導体装置 | |
| JPS6327047A (ja) | 直列抵抗回路網及びそのトリミング方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JP2504498B2 (ja) | 半導体装置 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPH0223674A (ja) | 配線の接続方法 | |
| JPS6161450A (ja) | 半導体素子の製造方法 | |
| JPS58165366A (ja) | 半導体装置の製造方法 | |
| JPH01276744A (ja) | 超伝導配線及びその製造方法 | |
| JPS63114144A (ja) | 半導体装置の製造方法 | |
| JPH0242729A (ja) | アルミニウム系薄膜配線 | |
| JP2790079B2 (ja) | 酸化物超電導回路 | |
| JPH08236822A (ja) | 超伝導ヒューズ | |
| JP3042075B2 (ja) | 半導体装置の製造方法 | |
| JPS6279682A (ja) | マイクロシヨ−トを設けてなるジヨゼフソンブリツジ素子 | |
| JPH02256264A (ja) | 積層集積回路 | |
| JPS6074507A (ja) | 半導体装置の製造方法 | |
| JPH04116827A (ja) | 半導体装置 | |
| JPS5925221A (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPH0379090A (ja) | 超電導スイッチング装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |