CN110364506A - 一种具有高稳定性的仿生集成电路 - Google Patents

一种具有高稳定性的仿生集成电路 Download PDF

Info

Publication number
CN110364506A
CN110364506A CN201910601090.2A CN201910601090A CN110364506A CN 110364506 A CN110364506 A CN 110364506A CN 201910601090 A CN201910601090 A CN 201910601090A CN 110364506 A CN110364506 A CN 110364506A
Authority
CN
China
Prior art keywords
integrated circuit
branch
high stability
bionical
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910601090.2A
Other languages
English (en)
Other versions
CN110364506B (zh
Inventor
孙志刚
何斌
何�雄
杨振
刘国强
张孔斌
赵文俞
王嘉赋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University of Technology WUT
Original Assignee
Wuhan University of Technology WUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University of Technology WUT filed Critical Wuhan University of Technology WUT
Priority to CN201910601090.2A priority Critical patent/CN110364506B/zh
Publication of CN110364506A publication Critical patent/CN110364506A/zh
Application granted granted Critical
Publication of CN110364506B publication Critical patent/CN110364506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于电子信息技术领域，提供一种具有高稳定性的仿生集成电路，该仿生集成电路分支后线路的宽度之和等于分支前主干线的宽度。本发明通过仿生设计减少了电路内局部过热区与热应力的产生，从而使得复杂连线之间达到温度均匀。本发明结构简单，有效可行，适用于工业化生产，对防止集成电路中由于复杂走线所导致温度分布不均问题有着重要意义。

Description

一种具有高稳定性的仿生集成电路
技术领域
本发明属于电子信息技术领域，具体涉及一种具有高稳定性的 仿生集成电路。
背景技术
集成电路是现代信息社会的基石，在各行各业中发挥着非常重 要的作用；随着半导体技术的飞速发展，微电子器件朝着体积微小 化、高互连密度方向发展，内部器件间的互连线越来越复杂，但热 效应问题却越发突出，直接导致了元件性能恶化甚至失效。生物在 漫长的年代里为生存的长期进化中，体内的能量转换、信息的接受 和传递都获得了极其精确和完善的机制，一些具有网状等级结构的 动植物，会在物质的输运过程中保证能耗最小，运输效率最高。目 前这类网状等级结构的流体运输已经在微机电系统，微流体设计，电化学等领域有着广泛应用。从微观角度看：流体输运是由分子热 运动和分子间碰撞共同决定，而电荷输运过程主要由电荷在外电场 力下的加速运动和电子-晶格相互作用产生，因此电荷的微观输运和 流体输运在微观本质上是具有共性的。
对于动植物的动植物体内物质的流体输运，当一种流体从一个 大直径管道流进一个直径较小的管道时，该流体的速度增加会对管 道壁的压力增加，但生命体无法承受这种压力，因此长期进化中动 植物对于体内的物质输运都有特定的网状等级结构；对于一个固体 导电分支系统，当电荷从较粗的干路流入较细的支路时，由于单位 长度电阻的增加与散热面积的减小会引起温度过度上升，引起局部 过热区与热应力的产生，因此为了保证电荷输运在过程中的稳定与 高效，那么导线之间的分布必然也是有着特定结构的。
目前，解决集成电路结构中热量分布不均等问题受到了科研人 员的广泛关注。中国专利CN 106133728 A中揭示了涉及实现半导体 设备冷却系统的各实施例，该系统利用对区域电压的知晓和温度可 靠性风险考虑。中国专利CN 105760624 A中涉及一种支持大规模三 维集成电路的热仿真和热设计方法，通过有限元仿真对三维集成电 路进行热评估。中国专利CN 105787152 A中提供一种有效的集成电 路热模拟装置及方法，热模拟装置包含热分析单元和网格数量分析 单元。中国专利CN 106886621 A中公布一种基于聚合降阶的集成电 路热分析方法，通过有限差分等方法构造热分析系统；将热阻矩阵 表示为无向图形式；对热阻矩阵的无向图进行谱分析，获得节点的 划分；根据子集划分，将同一集合中的节点进行粗粒化，得到降阶 系。
从目前的研究来看，现解决集成电路中的温度分布不均等问题 的方法有：通过软件进行模拟计算，对集成电路进行热评估；借助 外部条件对局部区域进行冷却。然而这两种方法都有不足，如：直 接从理论分析并没有给出实际过程中的情况，而采用外界条件局部 冷却事实上要考虑的因素太多；更重要的是由于集成电路集成度越 来越高，内部器件间的互连线越来越复杂，走线产生的热量所导致 的温度分布不均并没有引起其他科研人员的关注。因此寻找一种简 单、有效可行的方法来解决集成电路中由于复杂走线所导致的温度 分布不均问题具有重要意义。
发明内容
本发明针对目前集成电路内部器件间的互连线越来越复杂所导 致的温度分布不均，提供一种具有高稳定性的仿生集成电路，优化 集成电路的稳定性。
本发明的发明目的是通过以下技术方案实现的。
一种具有高稳定性的仿生集成电路，分支后线路的宽度之和等 于分支前主干线的宽度。
在上述技术方案中，分支和主干线路所采用的导线材料一致， 材料可为Cu、Ag、Al、n型Si或p型Si中的一种。
在上述技术方案中，分支后线路和主干线路的厚度一致。
在上述技术方案中，分支后线路数至少为2条。
在上述技术方案中，所述集成电路基体材料为本征Si、纸基板、 玻璃布基板或合成纤维板中一种。
在上述技术方案中，所述集成电路的金属电极与集成电路内部 走线为欧姆接触。
本发明具有高稳定性的仿生集成电路，通过仿生设计减少了电 路内局部过热区与热应力的产生，从而使得复杂连线之间达到温度 均匀。本发明结构简单，有效可行，适用于工业化生产，对防止集 成电路中由于复杂走线所导致温度分布不均问题有着重要意义。
附图说明
图1是本发明仿生集成电路的示意图。
图2是集成电路中某一段走线分支结构模型图。
图3中：(a)偏压0.1V时稳态下电路板的温度分布；(b)偏压0.3时稳 态下电路板的温度分布；(c)偏压0.7时稳态下电路板的温度分布；(d) 偏压1V时稳态下电路板的温度分布。
图4中：(a)偏压0.1V时稳态下电路板的温度分布；(b)偏压0.3时稳 态下电路板的温度分布；(c)偏压0.7时稳态下电路板的温度分布；(d)偏压1V时稳态下电路板的温度分布。
图5中：(a)符合网状分支结构的电路；(b)恒流3.1A下的 稳态时电路的温度场；(c)不符合网状分支结构的电路；(d) 恒流3.1A稳态下电路板的温度场。
具体实施方式
如图1所示，本发明实施例提供一种具有高稳定性的仿生集成 电路，其分支后线路的宽度之和等于分支前主干线的宽度。
在上述实施例中，分支和主干线路所采用的导线材料一致，材 料可为Cu、Ag、Al、n型Si或p型Si中的一种。
在上述实施例中，分支后线路和主干线路的厚度一致。
在上述实施例中，分支后线路数至少为2条。
在上述实施例中，所述集成电路基体材料为本征Si、纸基板、 玻璃布基板或合成纤维板中一种。
在上述实施例中，所述集成电路的金属电极与集成电路内部走 线为欧姆接触。
上述实施例仅为了阐明本发明，而不是为了限制本发明的范围。 下面对本发明进行进一步的详细说明。
1.从集成电路总体的热稳定性考虑，电流的输运过程不可避免地 引起热量的产生，如果由于结构不合理导致局部温度升高，有可能 使系统在输运过程极为不稳定，会引起热应力与过热区，因此优先 保持导线温度整体相同十分必要，这与流体输运过程中要考虑流体 对管壁的压力十分类似。为了减少了电路内局部过热区与热应力的 产生，使得复杂连线之间达到温度均匀，则单位时间长度的发热量 W与单位长度的散热面积A之比保持不变。对于如图2的集成电路 某一段分支结构，干路电流为i0，宽度d0，厚度h；支路电流分别为i1、i2，宽度分别为d1、d2，厚度h。
对于干路
对于支路
可以导出
若分支支流大致相等I＝i1+i2＝ni
d0＝d1+d2
当分支走线数量为n，同理可以推导出
这意味着分流之后走线宽度之和应该等于分支前走线宽度。当 网状等级结构电路中干路与支路的宽度满足这一条件时，电路各部 分的温度保持一致，避免了在电路内部形成过热区致使温度分布不 均的问题，因此本发明所提供的仿生电路具有高稳定性。
2.数值仿真是探讨材料参数、结构设计和工作方式等对电热输运 整体性能影响的重要手段。建立有效的数值模型和使用的有限元仿 真软件对构建的集成电路物理模型进行分析验证和优化设计，可以 快速确定网状分支结构下集成电路的温度场分布及其变化规律。本 例首先构建符合本发明仿生设计的集成电路走线结构，对 于电路在稳态下服从
J＝σE
对于固体内的热传导过程
对于固体与空气之间设置为对流换热
q＝hA(T∞-T)
其次选择集成电路导线Cu与基体Si材料，输入有关参数：电 路的电导率σ＝5.9×107(Ω·m)-1，电路热导率k＝400W/(m·K)，基体 的热导率k＝130W/(m·K)，环境换热系数h＝3W/(m2·K)，环境温度 T＝293K。施加激励源0.1V，0.3V，0.7V，1V进行有限元仿真，最后得到电路温度分布等可视化图形。从数值模拟的结果可以看出， 如图3a、3b、3c、3d，对集成电路两端施加偏压0.1V，0.3V，0.7V， 1V，集成电路走线各个分支温度基本保持一致，电路板整体温度分 布均匀；因此本发明的集成电路走线设计具有高稳定性。
3.通过改变导线材料参数对构建的集成电路物理模型对仿生结 构一步分析验证。选择集成电路导线Al与基体Si材料，输入有关参 数：电路的电导率σ＝3.77×107(Ω·m)-1，电路热导率k＝238W/(m·K)， 基体的热导率k＝130W/(m·K)，环境换热系数h＝3W/(m2·K)，环境 温度T＝293K。施加激励源0.1V，0.3V，0.7V，1V进行有限元仿真， 最后得到电路温度分布等可视化图形。从数值模拟的结果可以看出， 如图4a、4b、4c、4d，对集成电路两端施加偏压0.1V，0.3V，0.7V， 1V，集成电路走线各个分支温度基本保持一致，电荷分流过程中当 发热量与散热面积的比例不变时，集成电路稳定性最高；因此本发 明的集成电路走线设计方法，可用于进一步优化集成电路的稳定性。
4.为了进一步从实际情况验证特定网状结构的优越性，通过感光 法制备两种网状结构的电路。在给定特定电压与电流的条件下，观 测电路板温度分布，通过分析比较，从而验证符合网状分 支结构电路的高稳定性。
采用感光法制作出以FR-4材料为基底，Cu为主要导线材料的 线路板，实验流程：通过CAD设计电路图原稿(符合的网状走线分 支结构与不符合的网状走线分支结构)，用喷墨打印机用菲林胶卷打 印；切割出约5cm×5cm大小覆铜板，打磨抛光涂抹并上感光蓝油，置干燥箱90℃黑暗环境烘干一小时；取出覆铜板贴上打印好的菲林 胶卷并用两块玻璃夹住压10min；将粘有菲林胶卷的覆铜板放入LED 下10cm处曝光3min；将曝光完毕的覆铜板放入已配好比例的显影 液，待线路开始显示出来用刷子轻轻刷加快显影过程；将显影完毕的覆铜板放入干燥箱90℃恒温20min，取出并放入刻蚀液中，不断 观察至刻蚀完成；取出打孔并引出导线。
通过以上方法分别制备符合的网状分支结构电路与走线宽度一 致的网状分支电路，图5a是符合本发明的集成电路走线结构图，图 5b是不符合本发明的集成电路走线结构图。如图5c，对于符合 网状结构的电路，稳态时电路总体温度相差较小，温度分 布整体较为均匀；而对于如图5d，不符合稳态时在集成 电路两端形成局部过热区，相对图5c温差也较大，这容易直接导致 元件性能恶化甚至失效。相比较下，因此本发明所提出的的集成电 路设计方法具有高稳定性。
本说明书中未作详细描述的内容，属于本专业技术人员公知的 现有技术。
以上已经参照具体的实施方式详细地描述了本发明，显然，所 描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。 本发明的保护范围应以权利要求记载的技术方案，包括权利要求记 载的技术方案中技术特征的等同替代方案为保护范围。即在此范围 内等同替换改进，也在本发明的保护范围之内。

Claims (6)

1.一种具有高稳定性的仿生集成电路，其特征在于：分支后线路的宽度之和等于分支前主干线的宽度。
2.根据权利要求1所述的具有高稳定性的仿生集成电路，其特征在于：分支和主干线路所采用的导线材料一致，材料为Cu、Ag、Al、n型Si或p型Si中的一种。
3.根据权利要求1所述的具有高稳定性的仿生集成电路，其特征在于：分支后线路和主干线路的厚度一致。
4.根据权利要求1所述的具有高稳定性的仿生集成电路，其特征在于：分支后线路数至少为2条。
5.根据权利要求1所述的具有高稳定性的仿生集成电路，其特征在于：所述集成电路基体材料为本征Si、纸基板、玻璃布基板或合成纤维板中一种。
6.根据权利要求1所述的具有高稳定性的仿生集成电路，其特征在于：所述集成电路的金属电极与集成电路内部走线为欧姆接触。
CN201910601090.2A 2019-07-04 2019-07-04 一种具有高稳定性的仿生集成电路 Active CN110364506B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910601090.2A CN110364506B (zh) 2019-07-04 2019-07-04 一种具有高稳定性的仿生集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910601090.2A CN110364506B (zh) 2019-07-04 2019-07-04 一种具有高稳定性的仿生集成电路

Publications (2)

Publication Number Publication Date
CN110364506A true CN110364506A (zh) 2019-10-22
CN110364506B CN110364506B (zh) 2022-01-28

Family

ID=68218185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910601090.2A Active CN110364506B (zh) 2019-07-04 2019-07-04 一种具有高稳定性的仿生集成电路

Country Status (1)

Country Link
CN (1) CN110364506B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139046A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体回路の配線パタ−ン
US5289036A (en) * 1991-01-22 1994-02-22 Nec Corporation Resin sealed semiconductor integrated circuit
CN1228564A (zh) * 1998-03-11 1999-09-15 日本电气株式会社 布线温度升高的仿真方法
JPH11355003A (ja) * 1998-06-04 1999-12-24 Denso Corp 高周波集積回路
JP3000830B2 (ja) * 1993-09-14 2000-01-17 日産自動車株式会社 半導体装置
JP2000124319A (ja) * 1998-10-12 2000-04-28 Nec Ic Microcomput Syst Ltd 半導体集積回路の配線方法
JP2010074027A (ja) * 2008-09-22 2010-04-02 Nippon Telegr & Teleph Corp <Ntt> Ｆｅｔスイッチ
CN102043874A (zh) * 2009-10-21 2011-05-04 鸿富锦精密工业（深圳）有限公司 印刷电路板温升分析系统及方法
CN103366029A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN105575955A (zh) * 2014-10-31 2016-05-11 日亚化学工业株式会社 发光装置以及配光可变前照灯系统
CN106879227A (zh) * 2017-01-23 2017-06-20 西安电子科技大学 一种微通道换热器及流动换热实验装置
CN107482005A (zh) * 2017-09-06 2017-12-15 武汉华星光电半导体显示技术有限公司 金属线及显示面板
CN108112218A (zh) * 2017-12-06 2018-06-01 上海交通大学 一种双向流路的分形微槽道冷板
CN104182554B (zh) * 2013-05-20 2018-08-03 深圳市共进电子股份有限公司 功率放大器的电源管脚的布线结构及布线方法
CN108831907A (zh) * 2018-05-31 2018-11-16 昆山国显光电有限公司 显示面板的走线结构、显示面板及显示装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139046A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体回路の配線パタ−ン
US5289036A (en) * 1991-01-22 1994-02-22 Nec Corporation Resin sealed semiconductor integrated circuit
JP3000830B2 (ja) * 1993-09-14 2000-01-17 日産自動車株式会社 半導体装置
CN1228564A (zh) * 1998-03-11 1999-09-15 日本电气株式会社 布线温度升高的仿真方法
JPH11355003A (ja) * 1998-06-04 1999-12-24 Denso Corp 高周波集積回路
JP2000124319A (ja) * 1998-10-12 2000-04-28 Nec Ic Microcomput Syst Ltd 半導体集積回路の配線方法
JP2010074027A (ja) * 2008-09-22 2010-04-02 Nippon Telegr & Teleph Corp <Ntt> Ｆｅｔスイッチ
CN102043874A (zh) * 2009-10-21 2011-05-04 鸿富锦精密工业（深圳）有限公司 印刷电路板温升分析系统及方法
CN103366029A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN104182554B (zh) * 2013-05-20 2018-08-03 深圳市共进电子股份有限公司 功率放大器的电源管脚的布线结构及布线方法
CN105575955A (zh) * 2014-10-31 2016-05-11 日亚化学工业株式会社 发光装置以及配光可变前照灯系统
CN106879227A (zh) * 2017-01-23 2017-06-20 西安电子科技大学 一种微通道换热器及流动换热实验装置
CN107482005A (zh) * 2017-09-06 2017-12-15 武汉华星光电半导体显示技术有限公司 金属线及显示面板
CN108112218A (zh) * 2017-12-06 2018-06-01 上海交通大学 一种双向流路的分形微槽道冷板
CN108831907A (zh) * 2018-05-31 2018-11-16 昆山国显光电有限公司 显示面板的走线结构、显示面板及显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YU-YEN MO AND CHRIS CHU: ""Hybrid Dynamic/Quadratic Programming Algorithm for Interconnect Tree Optimization"", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》 *
吕俊霞: ""印刷电路板的布线设计技术"", 《印刷电路信息》 *

Also Published As

Publication number Publication date
CN110364506B (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
Gharaibeh et al. Multi-objective optimization of 3D printed liquid cooled heat sink with guide vanes for targeting hotspots in high heat flux electronics
CN103870612B (zh) 一种获得igbt器件热阻的系统和方法
US20120053913A1 (en) Electrical-Thermal Co-Simulation with Joule Heating and Convection Effects for 3D Systems
Liu et al. Comprehensive performance prediction and power promotion for wearable thermoelectric generator with flexible encapsulation in practical application
Wen et al. DNN-based fast static on-chip thermal solver
US20090164183A1 (en) Methodology for Thermal Modeling of On-Chip Interconnects Based on Electromagnetic Simulation Tools
Fourmigue et al. Efficient transient thermal simulation of 3D ICs with liquid-cooling and through silicon vias
Zhang et al. Experimental study of subcooled flow boiling heat transfer on a smooth surface in short-term microgravity
Ramakrishnan et al. Experimental characterization of cold plates used in cooling multi chip server modules (MCM)
Wei et al. Experimental and numerical study of 3-D printed direct jet impingement cooling for high-power, large die size applications
CN110364506A (zh) 一种具有高稳定性的仿生集成电路
Celo et al. The creation of compact thermal models of electronic components using model reduction
Legierski et al. Steady state analysis of cooling electronic circuits using heat pipes
Gillon et al. Practical chip-centric electro-thermal simulations
Xie et al. DC IR drop solver for large scale 3D power delivery networks
Gess Experimental Investigation of a Liquid Immersion Cooled Electronics Module using Two-Phase Heat Transfer for Thermal Management
CN107505516B (zh) 一种模拟测试cpu散热功率装置
Klokotov et al. Latency insertion method (LIM) for electro-thermal analysis of 3-D integrated systems at pre-layout design stages
CN108010893A (zh) 基于荷叶微观表面的微型散热器及其制造方法
Tang et al. Fluid analysis and improved structure of an ATEG heat exchanger based on computational fluid dynamics
Hui et al. Simulation of Thermal Distribution in SiC Power Modules with Pinfin Heatsink Based on Lattice Boltzmann Method
CN208126375U (zh) 一种计算机硬件开发用检测工作台
Li et al. Constructal optimization of power distribution networks for electromagnetic bandgap power plane using the generative design algorithm
Yusoff et al. 3-D conjugate heat transfer analysis of PLCC packages mounted in-line on a Printed Circuit Board
Sardana et al. Simulation Driven Design Optimization for Reduction of Temperature on a High Current Density PCB

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant