CN107622172B - 芯片-器件层级联合的压接式igbt温度场有限元建模方法 - Google Patents

芯片-器件层级联合的压接式igbt温度场有限元建模方法 Download PDF

Info

Publication number
CN107622172B
CN107622172B CN201710952993.6A CN201710952993A CN107622172B CN 107622172 B CN107622172 B CN 107622172B CN 201710952993 A CN201710952993 A CN 201710952993A CN 107622172 B CN107622172 B CN 107622172B
Authority
CN
China
Prior art keywords
chip
region
igbt
crimping type
type igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710952993.6A
Other languages
English (en)
Other versions
CN107622172A (zh
Inventor
李辉
任海
赖伟
姚然
蒋梦轩
江泽申
康升扬
邓吉利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University
Original Assignee
Chongqing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University filed Critical Chongqing University
Priority to CN201710952993.6A priority Critical patent/CN107622172B/zh
Publication of CN107622172A publication Critical patent/CN107622172A/zh
Application granted granted Critical
Publication of CN107622172B publication Critical patent/CN107622172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种芯片‑器件层级联合的压接式IGBT温度场有限元建模方法，属于大功率半导体器件设计仿真领域。该建模方法包括IGBT芯片层级建模，建立压接式IGBT元胞TCAD模型，仿真获取单个IGBT元胞通态压降分布规律；IGBT器件层级建模，建立包含多区域的IGBT芯片等效模型，并设置不同区域热源功率分配比例，建立压接式IGBT器件温度场有限元模型。本发明实现了压接式IGBT芯片‑器件层级多场域耦合仿真，通过芯片层级建模仿真提取建立计及热源分布差异的芯片等效模型，提高了压接式IGBT模块温度场有限元仿真结果的准确性，可以更准确地表征压接式IGBT芯片与器件之间热耦合作用关系。

Description

芯片-器件层级联合的压接式IGBT温度场有限元建模方法
技术领域
本发明属于大功率半导体器件设计仿真领域，涉及一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法。
背景技术
与焊接式IGBT相比，压接式IGBT具有双面散热、杂散电感小、失效短路等优点，更适用于柔性直流输电装备等高压大功率场合。然而作为新型功率半导体器件，压接式IGBT的可靠性还有待评估。为了深入分析压接式IGBT的失效机理，指导模块封装优化设计，需要准确获取IGBT结温、壳温等热学参数。然而，压接式IGBT内部结构复杂且工作时需要施加压力，难以直接测量芯片结温分布，而有限元法通过几何建模和求解三维热传导偏微分方程，可以计算出IGBT模块内部温度分布规律，是开展压接式IGBT模块热设计和可靠性评估的重要方法。因此，通过有限元建模仿真准确提取芯片结温和结壳热阻，对于开展压接式IGBT器件热学特性研究和可靠性分析具有重要现实意义。然而，现有方法在建立压接式IGBT器件温度场有限元模型时，都仅将芯片等效为热源均匀分布的整体。但实际上，IGBT芯片终端区基本不会产生损耗，而元胞区各层掺杂浓度不同，电阻率最大可以相差104倍，这就导致芯片内部实际损耗分布不均匀。常规建模方法往往忽略了芯片热源分布的差异，割裂了芯片与器件之间的耦合影响关系，不能准确表征芯片与模块其他结构之间的热传导关系，降低了仿真模型的准确度，导致仿真计算结果与实际相比存在偏差。
发明内容
有鉴于此，本发明的目的在于提供一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法，从而达到有效减小IGBT器件温度分布仿真结果与实际结果的偏差，更准确地反映芯片与器件之间的热耦合作用关系的目的。
为达到上述目的，本发明提供如下技术方案：
一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法，该建模方法包含压接式IGBT芯片层级建模和器件层级建模；
具体包含如下步骤：
S1：建立压接式IGBT元胞TCAD模型；
S2：仿真提取单个元胞额定通态压降分布；
S3：建立IGBT芯片等效模型；
S4：将压接式IGBT芯片进行分区处理，计算区域之间的热源功率分配比例；
S5：设置IGBT芯片不同区域热源功率分配比例；
S6：建立压接式IGBT模块温度场有限元模型。
进一步，所述IGBT芯片采用NPT平面栅结构，终端结构为带多场板与场环的平面结构。
进一步，所述IGBT芯片的结构包括有源区、终端区、栅极区，N-基区和集电极区，所述有源区包括多个相互并联元胞，每个元胞包括发射极，栅极和集电极；
所述IGBT芯片为三层式结构，所述有源区和所述终端区位于上层，所述终端区完全包围所述有源区的四周，用于降低有源区边缘电场强度以防止出现雪崩击穿；所述栅极区是整个IGBT芯片的栅极引出端也设置于上层，与所述有源区和终端区相邻；
所述N-基区和集电极区分别位于中层和底层。
进一步，所述有源区和集电极区的表面均沉积有铝金属层。
进一步，所述IGBT芯片的等效模型根据NPT IGBT通态等效模型建立，包括有源区、PiN区、终端区和栅极区，所述PiN区由所述N-基区和集电极区组成，所述有源区对应元胞通态模型中的等效MOS区。
进一步，步骤S4具体为：
S41：将压接式IGBT芯片分为有源区、PiN区、栅极区和终端区；
S42：将有源区通态压降取元胞等效MOS区压降，PiN区通态压降取元胞N-基区压降与集电极-N-基区结压降之和；
S43：将有源区、PiN区额定通态压降乘以芯片额定电流得到其额定通态损耗；
S44：取热源功率分配比例为有源区、PiN区的额定通态损耗之比。
本发明的有益效果在于：本发明的方法通过对压接式IGBT芯片-器件层级联合建模，实现了芯片-器件层级多场域耦合仿真，通过芯片层级建模仿真提取建立计及热源分布差异的芯片等效模型。本发明有效减小了IGBT器件温度分布仿真结果与实际结果的偏差，更准确地反映了芯片与器件之间的热耦合作用关系，这也为进一步开展压接式IGBT多层级协同优化设计奠定了基础。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为本发明的建模方法的流程图；
图2为NPT IGBT元胞结构及其等效电路示意图；
图3为压接式IGBT芯片及其剖面结构示意图；
图4为压接式IGBT模块温度场有限元边界条件示意图。
具体实施方式
下面将结合附图，对本发明的优选实施例进行详细的描述。
图1为本发明的建模方法的流程图，如图1所示，联合建模方法包括芯片层级建模以及器件层级建模，其中：芯片层级建模，根据压接式IGBT芯片所采用NPT平面栅结构特点，分为建立IGBT元胞TCAD模型和计算芯片热源功率分配比例两个部分。
具体过程为：建立IGBT元胞TCAD模型：首先，从ATHENA或DevEdit中导入元胞结构，然后对元胞结构进行网格剖分，接着对器件进行描述，包含定义材料、接触，选择物理模型和边界条件，进一步，选择数值计算方法。
进行仿真分析，提取元胞各区域通态压降分布，从而获得芯片有源区、PiN区通态压降分布，获得芯片有源区、PiN区热源功率比例。
器件层级建模包括建立IGBT芯片等效模型和压接式IGBT模块温度场有限元模型。
具体为：首先，结合IGBT元胞通态等效模型及IGBT芯片结构特点，建立包括有源区、PiN区、终端区和栅极区在内的IGBT芯片等效模型；
进一步，在ANSYS Icepack或COMSOL中建立压接式IGBT模块有限元几何模型，然后对选用的材料属性进行设置，接着根据芯片层级建模过程中获得的芯片有源区、PiN区热源功率比例建立温度场边界条件，如热接触，热绝缘，热通量，热源等，紧接着进行网格剖分，最后得到压接式IGBT温度场有限元模型。
如图2所示，在本实施例中，NPT IGBT的元胞结构在通态时可以等效成一个PiN二极管和与之串联的一个工作在线性区的MOSFET，其中1表示栅极G，2表示发射极E，3表示集电极C。
如图3所示，在本实施例中，压接式IGBT芯片的正面包括有源区4、终端区5和栅极区6。有源区又称元胞区，由数万个图1所示的元胞并联而成，其表面沉积有铝金属层；终端区位于芯片边缘，用于降低有源区边缘电场强度以防止出现雪崩击穿；栅极区是整个芯片的栅极引出端；芯片内部的N-基区(衬底)和芯片背面的集电极区可以等效为PiN二极管结构，统称为PiN区7；在芯片背面集电极表面也沉积有铝金属层。
如图4所示，在本实施例中，压接式IGBT模块内部主要结构主要包括集电极8、上钼片9、芯片10、下钼片11、银垫片12、凸台13、框架14和发射极15，栅极顶针和栅极PCB未在图中画出。
压接式IGBT模块温度场有限元边界条件包括热源、边界热通量、热绝缘和热接触。在模块上下表面设置边界热通量(等效对流传热系数)模拟水冷散热器散热，在集电极-上钼片、上钼片-芯片、芯片-下钼片、下钼片-银垫片和银垫片-凸台5个接触表面设置热接触条件，模块其他表面设置为热绝缘。
与常规IGBT器件有限元建模方法相比，本发明的一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法，通过对压接式IGBT芯片-器件层级联合仿真建模，实现了芯片-器件层级多场域耦合仿真，通过芯片层级建模仿真提取建立计及热源分布差异的芯片等效模型。该方法有效减小了IGBT器件温度分布仿真结果与实际结果的偏差，更准确地反映了芯片与器件之间的热耦合作用关系，这也为进一步开展压接式IGBT多层级协同优化设计奠定了基础。
最后说明的是，以上优选实施例仅用以说明发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。

Claims (4)

1.一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法，其特征在于：该建模方法包含压接式IGBT芯片层级建模和器件层级建模；具体包含如下步骤：
S1：建立压接式IGBT元胞TCAD模型；
S2：基于IGBT芯片的结构，在同一电流等级仿真提取单个元胞额定通态压降分布；所述IGBT芯片的结构包括有源区、终端区、栅极区，N-基区和集电极区，所述有源区包括多个相互并联元胞，每个元胞包括发射极，栅极和集电极；
S3：根据NPT IGBT通态等效模型建立IGBT芯片等效模型，包括有源区、PiN区、终端区和栅极区，所述PiN区由所述N-基区和集电极区组成，所述有源区对应元胞通态模型中的等效MOS区；
S4：将压接式IGBT芯片进行分区处理，计算区域之间的热源功率分配比例；具体包括：
S41：将压接式IGBT芯片分为有源区、PiN区、栅极区和终端区；
S42：将有源区通态压降取元胞等效MOS区压降，PiN区通态压降取元胞N-基区压降与集电极-N-基区结压降之和；
S43：将有源区、PiN区额定通态压降乘以芯片额定电流得到其额定通态损耗；
S44：取热源功率分配比例为有源区、PiN区的额定通态损耗之比；
S5：设置IGBT芯片不同区域热源功率分配比例；
S6：建立压接式IGBT模块温度场有限元模型。
2.根据权利要求1所述的一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法，其特征在于：所述IGBT芯片采用NPT平面栅结构，终端结构为带多场板与场环的平面结构。
3.根据权利要求2所述的一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法，其特征在于： 所述IGBT芯片为三层式结构，所述有源区和所述终端区位于上层，所述终端区完全包围所述有源区的四周，用于降低有源区边缘电场强度以防止出现雪崩击穿；所述栅极区是整个IGBT芯片的栅极引出端也设置于上层，与所述有源区和终端区相邻；
所述N-基区和集电极区分别位于中层和底层。
4.根据权利要求3所述的一种芯片-器件层级联合的压接式IGBT温度场有限元建模方法，其特征在于：所述有源区和集电极区的表面均沉积有铝金属层。
CN201710952993.6A 2017-10-13 2017-10-13 芯片-器件层级联合的压接式igbt温度场有限元建模方法 Active CN107622172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710952993.6A CN107622172B (zh) 2017-10-13 2017-10-13 芯片-器件层级联合的压接式igbt温度场有限元建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710952993.6A CN107622172B (zh) 2017-10-13 2017-10-13 芯片-器件层级联合的压接式igbt温度场有限元建模方法

Publications (2)

Publication Number Publication Date
CN107622172A CN107622172A (zh) 2018-01-23
CN107622172B true CN107622172B (zh) 2021-05-04

Family

ID=61092202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710952993.6A Active CN107622172B (zh) 2017-10-13 2017-10-13 芯片-器件层级联合的压接式igbt温度场有限元建模方法

Country Status (1)

Country Link
CN (1) CN107622172B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108897916B (zh) * 2018-05-31 2024-06-04 全球能源互联网研究院有限公司 一种芯片及器件设计的联合仿真方法和系统
CN109917266A (zh) * 2019-04-16 2019-06-21 南方电网科学研究院有限责任公司 一种测试绝缘双极型晶体管芯片的方法、装置及设备
CN110245414B (zh) * 2019-06-11 2023-06-23 南方电网科学研究院有限责任公司 一种压接式igbt模块多物理场耦合仿真方法
CN111125947B (zh) * 2019-12-02 2023-09-26 广东电网有限责任公司 一种压接型igbt热网络模型建模方法和相关装置
CN111090940B (zh) * 2019-12-17 2023-04-14 南方电网科学研究院有限责任公司 一种基于ansys的mmc子模块压接式igbt短期失效分析方法
CN111159921B (zh) * 2020-01-17 2023-06-16 安徽瑞迪微电子有限公司 一种igbt的设计方法
CN111581901B (zh) * 2020-05-12 2023-04-11 湖南城市学院 一种随机载荷下压接式igbt器件性能稳健性优化设计方法
CN111737937B (zh) * 2020-07-16 2023-06-23 杰华特微电子股份有限公司 半导体器件建模方法
CN112016265A (zh) * 2020-09-01 2020-12-01 臻驱科技（上海）有限公司 一种用于多热源电子器件热建模的热源构建方法及其应用
CN112699588B (zh) * 2021-01-08 2022-04-05 浙江大学 一种功率半导体芯片元胞的热电耦合建模方法
CN113095013A (zh) * 2021-03-09 2021-07-09 西安电子科技大学 一种多软件协同的大规模集成电路电磁热一体化设计方法
CN113158475A (zh) * 2021-04-27 2021-07-23 华电(烟台)功率半导体技术研究院有限公司 一种芯片热源分层的热模型建模方法
CN115114829A (zh) * 2022-07-13 2022-09-27 重庆大学 模拟芯片界面材料互融机理的功率半导体器件多层级失效建模方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047706A (zh) * 2015-08-28 2015-11-11 国网智能电网研究院 一种低通态损耗igbt及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106295013B (zh) * 2016-08-12 2019-09-27 全球能源互联网研究院有限公司 一种高压半导体器件短期失效模型的建模方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047706A (zh) * 2015-08-28 2015-11-11 国网智能电网研究院 一种低通态损耗igbt及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Thermal Design of Power Electronic Circuits";R. Künzi;《CERN in the Proceedings of the CAS-CERN Accelerator School: Power Converters》;20140514;第311-327页 *

Also Published As

Publication number Publication date
CN107622172A (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
CN107622172B (zh) 芯片-器件层级联合的压接式igbt温度场有限元建模方法
CN101587507B (zh) 一种高压大功率晶闸管电热模型的建立方法
CN107679353B (zh) 模拟压接式igbt器件失效短路机理的有限元建模方法
CN107315877B (zh) 一种预测功率器件结温的方法及系统
TWI678632B (zh) 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法
CN106407608A (zh) 一种考虑热耦合的压接igbt模块稳态结温预测模型
CN104732006A (zh) 一种igbt模块的稳态温度计算方法
CN112699588B (zh) 一种功率半导体芯片元胞的热电耦合建模方法
CN104217130A (zh) 一种计算mmc的损耗方法
d'Alessandro et al. Impact of layout and technology parameters on the thermal resistance of SiGe: C HBTs
Giaffreda et al. Local shunting in multicrystalline silicon solar cells: Distributed electrical simulations and experiments
Busca et al. Dynamic thermal modelling and analysis of press-pack IGBTs both at component-level and chip-level
CN116738736A (zh) 一种涉及热边界条件的微器件电热耦合建模分析方法
Ren et al. Finite element model optimization and thermal network parameter extraction of press-pack IGBT
CN106156388B (zh) 高功率电磁脉冲作用下mesfet电热一体化分析方法
Calabrese et al. Numerical simulation of the temperature distortions in InGaP/GaAs/Ge solar cells working under high concentrating conditions due to voids presence in the solder joint
CN116705725B (zh) 一种场效应管封装结构制造方法
CN203773016U (zh) 一种smd-0.5封装功率半导体器件热阻测试装置
CN111090940B (zh) 一种基于ansys的mmc子模块压接式igbt短期失效分析方法
Baricordi et al. A joint thermal–electrical analysis of void formation effects on concentrator silicon solar cells solder layer
De Falco et al. ELDO-COMSOL based 3D electro-thermal simulations of power semiconductor devices
CN115099520A (zh) 一种压接型igbt模块不同位置故障下芯片寿命预测方法
Azzopardi et al. 2D finite elements electro-thermal modeling for IGBT: Uni and multicellular approach
CN105699871B (zh) 高功率电磁脉冲作用下mosfet电热一体化分析方法
CN104778306B (zh) 一种放大器芯片管芯热仿真等效模型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant