CN113158475A - 一种芯片热源分层的热模型建模方法 - Google Patents
一种芯片热源分层的热模型建模方法 Download PDFInfo
- Publication number
- CN113158475A CN113158475A CN202110459672.9A CN202110459672A CN113158475A CN 113158475 A CN113158475 A CN 113158475A CN 202110459672 A CN202110459672 A CN 202110459672A CN 113158475 A CN113158475 A CN 113158475A
- Authority
- CN
- China
- Prior art keywords
- chip
- heat source
- resistance
- thermal model
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请公开了一种芯片热源分层的热模型建模方法,涉及热模型仿真领域。将芯片分为两个面热源和一个体热源。第一面热源的芯片集电极侧PN结距离集电极表面非常近,该部分产生的热量定义在集电极表面,第二面热源的沟道区距离芯片发射极表面非常近,该部分产生的热量定义在发射极表面,在热模型中定义为面热源;体热源的基区厚度占整个芯片厚度的98%左右,该部分产生的热量定义在整个芯片有源区中,在热模型中定义为体热源。通过对芯片集电极侧PN结开启电压、芯片基区电阻和芯片发射极侧沟道区的电阻的提取。不需要进行复杂的半导体仿真,即可提高传统单一热源仿真模型的精度,实现了对仿真难度和精度的兼顾。
Description
技术领域
本发明涉及热模型仿真领域,尤其涉及一种杆件夹持旋转装置。
背景技术
对电力电子器件芯片结温的掌握对于确保电力电子器件的可靠设计和安全操作至关重要。但是测量器件内部的结温仍然是一项艰巨的任务,考虑到测量技术的局限性以及日益强大的仿真工具,可以开发基于有限元方法的热仿真模型来评估芯片结温。
在热模型仿真中,热源是非常重要的边界条件,对仿真结果有重要的影响作用。然而在过去的研究工作提出的热模型中,几乎不考虑芯片内部结构而简单假设热量在芯片内部的产生是均匀的。通常,将整个芯片都定义为发热位置,这种定义方式称之为体热源,或者将芯片表面定义为发热位置,这种定义方式称之为面热源。实际上,考虑到芯片内部的物理结构和载流子传导机理,芯片内部产生的热量并不均匀,这对仿真结果是存在影响的。例如有研究人员将IGBT芯片体积的上三分之一作为热源来进行热仿真,并与将整个芯片作为热源的情况进行比较,结果表明热源的设置确实对温度分布结果有显著影响。但是这种定义方式是基于经验主义,并没有给出具体的理论参考,因此需要完善热源定义方式和理论来提高热模型的精度。
在固定电流的情况下,功率的计算和导通压降息息相关,可以通过在PSpice中建立芯片的等效电路模型来获取芯片内部不同结构处导通电压的分布情况。但是建立准确的芯片等效电路模型并不容易,最广泛使用的等效电路模型是Hefner物理模型,该模型基于芯片的物理结构,需要许多半导体参数。参数提取是建模的重要步骤,提取精度对于仿真结果也是有直接影响作用。而Hefner模型的参数提取非常复杂且困难,不利于实际应用。
发明内容
本发明所要解决的技术问题是克服现有技术热仿真模型中热源的定义方式和参数提取方法的局限性,提供一种基于芯片导通特性的热源分层模型,不需要进行复杂的半导体仿真,即可提高传统单一热源仿真模型的精度,实现了对仿真难度和精度的兼顾。
为实现上述目的,本发明采用如下技术方案:一种芯片热源分层的热模型建模方法,将芯片分为第一面热源(P1)和第二面热源(P3)以及一个在所述第一面热源和第二面热源之间的体热源(P2);
所述第一面热源的芯片集电极侧PN结距离集电极表面非常近,该部分产生的热量定义在集电极表面,在热模型中定义为面热源,表示为P1=I·VP+N;
所述第二面热源的沟道区距离芯片发射极表面非常近,该部分产生的热量定义在发射极表面,在热模型中定义为面热源,表示为P3=I2·RCH;
所述体热源的基区厚度占整个芯片厚度的98%左右,该部分产生的热量定义在整个芯片有源区中,在热模型中定义为体热源,表示为P2=I2·FRN(I);
其中:VP+N是芯片集电极侧PN结开启电压,FRN(I)是芯片基区电阻,RCH是芯片发射极侧沟道区的电阻。
进一步的,所述芯片集电极侧PN结开启电压VP+N通过如下方式提取:
在较小电流范围(100mA以内)测量IGBT模块的I-V正向导通曲线,在如此小的测量电流内,沟道电阻和封装电阻上的导通压降忽略不计,但是基区的电阻较大,但是由于电流变化范围很小,基区电阻可以认为是恒定的,因此小电流下IGBT模块的导通压降可以表示为:
在较小电流范围内,I-V曲线几乎是线性的,对该线性区间进行反向延长,与横轴的交点即为VP+N。
所述基区电阻FRN(I)通过如下方式提取:
在较大电流范围内(100A以内)测量IGBT模块的I-V正向导通曲线,在小电流时呈现非线性,在大电流时呈现线性,通过变换得到基区电阻在任意电流下的微分表达式:
根据IGBT模块在小电流范围内的I-V曲线,可以得到特定电流时的具体基区电阻,以此作为初始值,然后利用四阶龙格库塔算法对上述微分表达式进行求解,得到任意电流下的基区电阻值FRN(I)。
进一步的,所述沟道电阻RCH通过如下方式提取:
沟道电阻和栅极电压紧密相关,当器件工作在饱和区时,沟道电阻可以表示为:
其中LCH、Z、μni和COX都是芯片的物理参数,和外部测试条件无关,因此用一个无量纲的数RCH0来表示,VG是施加的栅极电压,VTH则为阈值电压;
在不同栅极电压下测量模块的I-V曲线,电流相同时,不同栅极电压下通态压降的差值可以表示为:
上述公式中存在两个未知数RCH0和VTH,因此只需要3个栅压下的(I,V)值便可建立两个方程组,求解两个未知数,然后求出沟道电阻。
进一步的,热模型建模中封装电阻上的导通压降产生的热量不能定义在芯片中。
进一步的,所述封装电阻Rpackage通过如下方式提取:
根据已提取的VP+N、FRN(I)和RCH,可直接计算Rpackage:
本发明的有益效果:
本发明专利提出的一种基于芯片导通特性的热源分层模型,不需要进行复杂的半导体仿真,但提高了传统单一热源仿真模型的精度,属于对仿真难度和精度的折中。最重要的是,这种分层模型的参数提取方法非常简单实用,仅通过测量器件从器件的数据手册中进行获取。
附图说明
图1为IGBT芯片热源分层模型;
图2为小电流下IGBT模块的I-V正向导通特性曲线;
图3为大电流下IGBT模块的I-V正向导通特性曲线;
图4为不同电流下的基区电阻值;
图5为不同栅压下IGBT模块的I-V正向导通特性曲线。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
实施例:
以一种1200V/100A的半桥IGBT模块为例,具体说明本发明的技术内容和具体实施方式:
在恒定的电流下,测得IGBT模块的饱和压降VCE可以表示为:
其中VCE_Chip是芯片的饱和压降,VCE_Package是封装结构上产生的导通压降,VP+N是芯片集电极侧PN结开启电压,FRN(I)是芯片基区电阻,由于电导调制效应,其大小和电流有关,RCH是芯片发射极侧沟道区的电阻,Rpackage是封装电阻,具体包括电气端子、DBC上铜层、芯片焊料层和键合线等部分的电阻。
根据IGBT模块的饱和压降的组成部分,可以确定芯片的分层热源模型,如图1所示,具体包括两个面热源(P1和P3)和一个体热源(P2):
(1)芯片集电极侧PN结距离集电极表面非常的近,因此该部分产生的热量P1=I·VP+N可以定义在集电极表面,在热模型中定义为面热源;
(2)沟道区距离芯片发射极表面非常的近,因此该部分产生的热量P3=I2·RCH可以定义在发射极表面,在热模型中定义为面热源;
(3)基区的厚度占整个芯片厚度的98%左右,因此该部分产生的热量P2=I2·FRN(I)可以定义在整个芯片有源区中,在热模型中定义为体热源;
(4)封装电阻上的导通压降产生的热量不能定义在芯片中。
上述分层模型的参数准确提取对于模型的确定非常重要,本专利提出了相应的参数提取方法,具体实施步骤如下:
1.集电极侧PN结开启电压VP+N的提取;
1.1在较小的电流范围(100mA以内)测量IGBT模块的I-V正向导通曲线,如图2所示,在如此小的测量电流内,沟道电阻和封装电阻上的导通压降忽略不计,但是基区的电阻较大,但是由于电流变化范围很小,基区电阻可以认为是恒定的,因此小电流下IGBT模块的导通压降可以表示为:
1.2从图2也可以看出,测量电流50mA到100mA范围内,I-V曲线几乎是线性的,验证了上述公式(2)的正确性,对该线性区间进行反向延长,与横轴的交点即为VP+N,在本例中为0.5325V。
2.基区电阻FRN(I)的提取;
2.1在较大电流范围内(100A以内)测量IGBT模块的I-V正向导通曲线,如图3所示,可以看出与小电流下的I-V正向导通曲线非常类似,都是在小电流时呈现非线性,在大电流时呈现线性,这与基区电阻的非线性特性息息相关。根据公式(1),IGBT模块的饱和压降可以简化表示为:
其中R是沟道电阻和封装电阻的总和,两边同时对V取微分:
在I-V曲线上任意一点作切线,与横轴相交于V0’,于是上式可表示为:
进一步处理:
于是可以得到基区电阻在任意电流下的微分表达式:
2.2根据第一步的IGBT模块在小电流范围内的I-V曲线,可以得到电流0.1A时的基区电阻为0.925Ω,以此作为初始值,然后利用四阶龙格库塔算法对上述微分表达式进行求解,可以得到任意电流下的基区电阻值,如表1所示。可以看出基区电阻随电流增大而减小,并且逐渐趋于稳定,如图4所示。
表1计算得到不同电流下的基区电阻值
3.沟道电阻RCH的提取
3.1沟道电阻和栅极电压紧密相关,当器件工作在饱和区时,沟道电阻可以表示为:
其中LCH、Z、μni和COX都是芯片的物理参数,和外部测试条件无关,因此用一个无量纲的数RCH0来表示,VG是施加的栅极电压,VTH则为阈值电压。
在不同栅极电压下测量模块的I-V曲线,电流相同时,不同栅极电压下通态压降的差值可以表示为:
上述公式中存在两个未知数RCH0和VTH,因此只需要3个栅压下的(I,V)值便可建立两个方程组,求解两个未知数,然后可求出沟道电阻。
3.2在本例中,测量14V、15V和16V三个栅压下的I-V曲线,取电流100A时对应的三个通态压降值,如图5所示,代入上述公式(9)中,求得阈值电压5.837V,RCH0=46.566,可以计算得到栅压15V下的沟道电阻为5.102mΩ。
4.封装电阻Rpackage的提取
4.1根据前三步可以提取VP+N、FRN(I)和RCH,因此根据公式(1)可直接计算Rpackage:
4.2封装电阻产生的热量和芯片无关,无需在芯片热源分层模型中进行体现,一般建模时由于无法分离封装电阻的影响,封装电阻上产生的热量也计入芯片产生的热量中,对仿真结果造成较大的误差,本专利提出的参数提取方法也可以用于分离封装电阻的影响;
上述实施方法是基于IGBT芯片展开的,实际上本专利提出的方法也可以应用于二极管和MOSFET器件:
(1)二极管相比IGBT没有沟道区电阻,因此芯片热源分层模型只需要一个面热源P1和一个体热源P2,对应的参数提取方法相同;
(2)MOSFET相比IGBT没有集电极侧PN结,因此芯片热源分层模型只需要一个体热源P2和一个面热源P3,对应的参数提取方法相同。
以上所述实施例,只是本发明的较佳实例,并非来限制本发明的实施范围,故凡依本发明申请专利范围所述的构造、特征及原理所做的等效变化或修饰,均应属于本发明专利申请所保护的范围。
Claims (6)
1.一种芯片热源分层的热模型建模方法,其特征在于:将芯片分为第一面热源(P1)和第二面热源(P3)以及一个在所述第一面热源和第二面热源之间的体热源(P2);
所述第一面热源的芯片集电极侧PN结距离集电极表面非常近,该部分产生的热量定义在集电极表面,在热模型中定义为面热源,表示为P1=I·VP+N;
所述第二面热源的沟道区距离芯片发射极表面非常近,该部分产生的热量定义在发射极表面,在热模型中定义为面热源,表示为P3=I2·RCH;
所述体热源的基区厚度占整个芯片厚度的98%左右,该部分产生的热量定义在整个芯片有源区中,在热模型中定义为体热源,表示为P2=I2·FRN(I);
其中:VP+N是芯片集电极侧PN结开启电压,FRN(I)是芯片基区电阻,RCH是芯片发射极侧沟道区的电阻。
5.根据权利要求1所述的一种芯片热源分层的热模型建模方法,其特征在于:热模型建模中封装电阻上的导通压降产生的热量不能定义在芯片中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110459672.9A CN113158475A (zh) | 2021-04-27 | 2021-04-27 | 一种芯片热源分层的热模型建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110459672.9A CN113158475A (zh) | 2021-04-27 | 2021-04-27 | 一种芯片热源分层的热模型建模方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113158475A true CN113158475A (zh) | 2021-07-23 |
Family
ID=76871379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110459672.9A Pending CN113158475A (zh) | 2021-04-27 | 2021-04-27 | 一种芯片热源分层的热模型建模方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113158475A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106326532A (zh) * | 2016-08-12 | 2017-01-11 | 中国人民解放军海军工程大学 | Igbt传热多时间尺度模型建模方法 |
CN107622172A (zh) * | 2017-10-13 | 2018-01-23 | 重庆大学 | 芯片‑器件层级联合的压接式igbt温度场有限元建模方法 |
CN108345712A (zh) * | 2018-01-10 | 2018-07-31 | 杭州士兰集成电路有限公司 | 计算半导体器件的频率与电流关系的方法和装置 |
-
2021
- 2021-04-27 CN CN202110459672.9A patent/CN113158475A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106326532A (zh) * | 2016-08-12 | 2017-01-11 | 中国人民解放军海军工程大学 | Igbt传热多时间尺度模型建模方法 |
CN107622172A (zh) * | 2017-10-13 | 2018-01-23 | 重庆大学 | 芯片‑器件层级联合的压接式igbt温度场有限元建模方法 |
CN108345712A (zh) * | 2018-01-10 | 2018-07-31 | 杭州士兰集成电路有限公司 | 计算半导体器件的频率与电流关系的方法和装置 |
Non-Patent Citations (1)
Title |
---|
JIE CHEN 等: "The Distributed Heat Source Modeling Method for the Finite Element Simulation of IGBTs", 《IEEE》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
McNutt et al. | Silicon carbide power MOSFET model and parameter extraction sequence | |
Kraus et al. | Physics-based models of power semiconductor devices for the circuit simulator SPICE | |
Funaki et al. | Measuring terminal capacitance and its voltage dependency for high-voltage power devices | |
Jiang et al. | Online junction temperature measurement for SiC MOSFET based on dynamic threshold voltage extraction | |
CN110502805A (zh) | Igbt物理模型参数提取方法 | |
Zhou et al. | Investigation of gate voltage oscillations in an IGBT module after partial bond wires lift-off | |
Ji et al. | HVIGBT physical model analysis during transient | |
CN108345712A (zh) | 计算半导体器件的频率与电流关系的方法和装置 | |
Stark et al. | Accuracy of three interterminal capacitance models for SiC power MOSFETs under fast switching | |
CN106407542B (zh) | 用于电路仿真的门极换流晶闸管物理模型的建模方法 | |
CN113158475A (zh) | 一种芯片热源分层的热模型建模方法 | |
Castellazzi | Comprehensive compact models for the circuit simulation of multichip power modules | |
Nguyen et al. | Estimating current distributions in power semiconductor dies under aging conditions: Bond wire liftoff and aluminum reconstruction | |
Kotecha et al. | An accurate compact model for gallium nitride gate injection transistor for next generation of power electronics design | |
JP2013182525A (ja) | 回路シミュレーション用igbtモデル | |
Shi et al. | A current sensorless IGBT junction temperature extraction method via parasitic parameters between power collector and auxiliary collector | |
Zhu et al. | Investigation of Two High-Temperature Bipolar Phenomena and Characteristics of 1.2 kV SiC Power Diodes for High-Temperature Applications | |
Banu et al. | SiC Schottky diode surge current analysis and application design using behavioral SPICE models | |
Chen et al. | The distributed heat source modeling method for the finite element simulation of IGBTs | |
Long et al. | Investigation of negative gate capacitance in MOS-gated power devices | |
Miyaoku et al. | Compact modeling and analysis of the Partially-Narrow-Mesa IGBT featuring low on-resistance and low switching loss | |
Zhang et al. | An improved behavioral IGBT model and its characterization tool | |
Zhong et al. | Electro-thermal analysis of 1.2 kV-100A SiC JBS diodes under surge current stress | |
Protiwa et al. | New IGBT model for PSPICE | |
d'Alessandro et al. | On the safe operating area of bipolar cascode amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210723 |