JPS60128641A - 多層配線 - Google Patents
多層配線Info
- Publication number
- JPS60128641A JPS60128641A JP23614383A JP23614383A JPS60128641A JP S60128641 A JPS60128641 A JP S60128641A JP 23614383 A JP23614383 A JP 23614383A JP 23614383 A JP23614383 A JP 23614383A JP S60128641 A JPS60128641 A JP S60128641A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- conductive
- conductive layer
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、多層配線技術に適用して有効な技術に関する
ものであり、特に、半導体集積回路装置(以下、ICと
いう)を複数配置しそれらの相互配線を施すことのでき
る基板の多層配線技術に適用して有効な技術に関するも
のである。
ものであり、特に、半導体集積回路装置(以下、ICと
いう)を複数配置しそれらの相互配線を施すことのでき
る基板の多層配線技術に適用して有効な技術に関するも
のである。
大記憶容量を有するために、一つの基板上に複数のIC
1たとえばダイナミ1.り型ランダムアクセスメモリ
(以下、DRAMという)な配置し、それらを相互に電
気的に接続してなる回路装置が提案されている(特開昭
54−73564号公報等)。
1たとえばダイナミ1.り型ランダムアクセスメモリ
(以下、DRAMという)な配置し、それらを相互に電
気的に接続してなる回路装置が提案されている(特開昭
54−73564号公報等)。
この回路装置を構成する基板は、シリコン材料からなっ
ており、その上面部には絶縁層と導電層とが交互に重な
り合い複数層をなす多層配線構造が高集積化のために採
用されている。
ており、その上面部には絶縁層と導電層とが交互に重な
り合い複数層をなす多層配線構造が高集積化のために採
用されている。
かかる技術における検討の結果、本発明者は、ICの動
作速度の向上に対応して回路装置の充分な高速化を図る
ことができないであろうという問題点を見い出した。
作速度の向上に対応して回路装置の充分な高速化を図る
ことができないであろうという問題点を見い出した。
本発明者は、この問題点が、以下に述べる原因によって
生じるであろうと考察している。
生じるであろうと考察している。
例えば、2層配線構造を採用してなる回路装置において
、各導電層すなわち、各配線には、一般的にアルミニウ
ムまたはアルミニウム合金が使用されている。このため
に、第1層目の配線の膜厚は、第1層目の配線により誘
発される急峻な段差形状を有する段差部によって第2層
目の配線の被着性を低下させないように、2〔μm〕程
度以下にする必要がある。そして、第1層目の配線幅は
、高集積化のために、動作時間を向上するのに必要な充
分な寸法を得ることができない。従って、特K、IC間
等を電気的に接続する第1層目の配線において、前記の
ようK、回路装置の充分な高速化を図るのに必要な低い
抵抗値を得ることができないからである。
、各導電層すなわち、各配線には、一般的にアルミニウ
ムまたはアルミニウム合金が使用されている。このため
に、第1層目の配線の膜厚は、第1層目の配線により誘
発される急峻な段差形状を有する段差部によって第2層
目の配線の被着性を低下させないように、2〔μm〕程
度以下にする必要がある。そして、第1層目の配線幅は
、高集積化のために、動作時間を向上するのに必要な充
分な寸法を得ることができない。従って、特K、IC間
等を電気的に接続する第1層目の配線において、前記の
ようK、回路装置の充分な高速化を図るのに必要な低い
抵抗値を得ることができないからである。
本発明の目的は、絶縁層と導電層とが交互に重なり合い
複数層をなす多層配線部材において、少なくとも所定の
導電層の抵抗値を低減することが可能な技術手段を提供
することKある。
複数層をなす多層配線部材において、少なくとも所定の
導電層の抵抗値を低減することが可能な技術手段を提供
することKある。
本発明の他の目的は、前記多層配線部材の動作速度を向
上することが可能な技術手段を提供することKある。
上することが可能な技術手段を提供することKある。
本発明の仙の目的は、前記多層配線部材の集積度を向上
することが可能な技術手段を提供することにある。
することが可能な技術手段を提供することにある。
本発明のさらにもう一つの他の目的は、複数のICを具
備し1回路装置を構成する多層配線部材の動作速度、集
積度またはそれら両者の何上をすることが可能な技術手
段を提供することにある。
備し1回路装置を構成する多層配線部材の動作速度、集
積度またはそれら両者の何上をすることが可能な技術手
段を提供することにある。
本発明の前記ならびて他の目的と新規な特徴は、本明細
書の記述および添付した図面によって明らかになるであ
ろう。
書の記述および添付した図面によって明らかになるであ
ろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、回路装置を構成する多層配線部材において、
了ルミニウムまたはアルミニウム合金の4電性材料に代
えて、それよりも低い抵抗値の銅または銅合金の導電性
材料によって形成される第1導電層と、それを保護する
ために、アルミニウムまたはアルミニウム合金の導電性
材料によって第1導電層を包むように形成される第2尋
電層とにより導電層を構成することによって、導電層の
抵抗値が低減されるという作用で、アルミニウムまたは
アルミニウム合金の形成技術を用いて回路装置の動作速
度を向上することができる。
了ルミニウムまたはアルミニウム合金の4電性材料に代
えて、それよりも低い抵抗値の銅または銅合金の導電性
材料によって形成される第1導電層と、それを保護する
ために、アルミニウムまたはアルミニウム合金の導電性
材料によって第1導電層を包むように形成される第2尋
電層とにより導電層を構成することによって、導電層の
抵抗値が低減されるという作用で、アルミニウムまたは
アルミニウム合金の形成技術を用いて回路装置の動作速
度を向上することができる。
以下、本発明の構成について、実施例とともに説明する
。なお、全図において、同一機能を有するものは同一符
号を付して、そのくり返しの説明は省絡する。
。なお、全図において、同一機能を有するものは同一符
号を付して、そのくり返しの説明は省絡する。
本実施例は、2層配線構造を採用する多層配線部材を用
いて回路装置を構成した場合について、その説明をする
。
いて回路装置を構成した場合について、その説明をする
。
第1図は、本発明を説明するための多層配線部材に複数
のICを具備して構成されてなる回路装置の概観を示す
斜視図である。なお、第1図において、その図面を見易
くするべく配線を外部雰囲気から保護するための保護層
、第1層目の配線と第2層目の配線とを絶縁するための
絶縁層等の絶縁層は示していない。
のICを具備して構成されてなる回路装置の概観を示す
斜視図である。なお、第1図において、その図面を見易
くするべく配線を外部雰囲気から保護するための保護層
、第1層目の配線と第2層目の配線とを絶縁するための
絶縁層等の絶縁層は示していない。
第1図に訃いて、1は例えば単結晶シリコン。
多結晶シリコン、シリコン合金等のシリコン材料によっ
て構成された基板であり、多層配線部材な宿成し、さら
に回路装置を構成するためのものである。この基板lは
、後述するICと同等の熱膨張係数を有している。2人
は基板1上部に所定のパターンにより構成されて設けら
れた第1層目の配線、2Bは配線2人を介して基板1上
部に所定のパターンにより構成されて設けられた第2層
目の配線であり、後述するポンディングパッドとICと
を電気的に接続し、またはIC相互を電気的に接続して
回路装置を構成するためのものである。3は基板lの周
辺部に複数設けられたボンデインクパッド(外部端子)
であり、回路装置とその外部装置とを電気的和接続する
ためのものである0 多層配線部材は、主として基板l、配置2A。
て構成された基板であり、多層配線部材な宿成し、さら
に回路装置を構成するためのものである。この基板lは
、後述するICと同等の熱膨張係数を有している。2人
は基板1上部に所定のパターンにより構成されて設けら
れた第1層目の配線、2Bは配線2人を介して基板1上
部に所定のパターンにより構成されて設けられた第2層
目の配線であり、後述するポンディングパッドとICと
を電気的に接続し、またはIC相互を電気的に接続して
回路装置を構成するためのものである。3は基板lの周
辺部に複数設けられたボンデインクパッド(外部端子)
であり、回路装置とその外部装置とを電気的和接続する
ためのものである0 多層配線部材は、主として基板l、配置2A。
2B、ポンディングパッド3、第1図には図示されてい
ないが絶縁層および保廁層によって構成されている。
ないが絶縁層および保廁層によって構成されている。
4A、4Bは配線2A、2Eの所定部と電気的に接続し
て基板1の上部に複数具備されたICであり、大容量の
回路装置を構成するためのものである。4Aは記憶機能
を有する例えばDRAMであり、4Bは中央演算処理装
置等を備えたICである。IC4A、4Bは、そのボン
ディンダバノドとハンダ等の導電性材料を介して、配線
2A。
て基板1の上部に複数具備されたICであり、大容量の
回路装置を構成するためのものである。4Aは記憶機能
を有する例えばDRAMであり、4Bは中央演算処理装
置等を備えたICである。IC4A、4Bは、そのボン
ディンダバノドとハンダ等の導電性材料を介して、配線
2A。
2Bと電気的忙接続されている。
第2図は、第1層目の配線部たは第2層目の配線の具体
的な構成を示す多層配線部材の要部断面図である。
的な構成を示す多層配線部材の要部断面図である。
第2図において、5は基板1上面部を覆うように設けら
れた絶縁層であり、基板lと電気的な分離をするための
ものである。2Cは基板l上部に絶縁膜、後述するアル
ミニウムまたはアルミニウム合金の導電性材料を介して
所定のパターンで設けられた導電層であり、第1層目の
配線を構成するためのものである。この導電層2Cは、
アルミニウムまたはアルミニウム合金よりも低い抵抗値
(約2分の1)を有する銅または銅合金の導電性材料に
よって形成されている。2Dは導電層2Cを包むように
して設けられた導電層であり、第1層目の配線を構成す
るためのものである。この導電層2Dは、銅または銅合
金を使用した導電層2Cの耐腐食性ならびに第1層目の
配線の絶縁層への被着性な向上させるためのものである
。第1fri目の配線2人は、導電層2Cと導電層2D
とによって構成されている。6は第1層目の配線2Aを
覆うように設けられた絶縁層であり、第1層目の配、1
12Aと後述する第2層目の配線とを電気的に分離する
ためのものである。7は第1層目の配線2Aの所定上部
の絶縁層6を選択的に除去して設けられた接続孔であり
、第1層目の配線2人と後述する第2層目の配線とを電
気的に接続するためのものである。2Eは接続孔7を介
して第1層目の配線2人と電気的に接続し、絶縁層6上
部に後述するアルミニウムまたはアルミニウム合金の導
電性材料を介して所定のパターンで設けられた導電層で
あり、第2層目の配線を構成するためのものである。こ
れは、前記導電層2Cと同様に、鏑または銅合金の導電
性材料によって形成されている。2Fは導電層2Eを包
むようにして設けられた導電層であり、第2層目の配線
を構成するためのものである。これは、前記導電層2D
と同様に、アルミニウムまたはアルミニウム合金の導電
性材料によって形成されている。第2層目の配線2Bは
、導電層2Eと導電層2FとKよって構成されている。
れた絶縁層であり、基板lと電気的な分離をするための
ものである。2Cは基板l上部に絶縁膜、後述するアル
ミニウムまたはアルミニウム合金の導電性材料を介して
所定のパターンで設けられた導電層であり、第1層目の
配線を構成するためのものである。この導電層2Cは、
アルミニウムまたはアルミニウム合金よりも低い抵抗値
(約2分の1)を有する銅または銅合金の導電性材料に
よって形成されている。2Dは導電層2Cを包むように
して設けられた導電層であり、第1層目の配線を構成す
るためのものである。この導電層2Dは、銅または銅合
金を使用した導電層2Cの耐腐食性ならびに第1層目の
配線の絶縁層への被着性な向上させるためのものである
。第1fri目の配線2人は、導電層2Cと導電層2D
とによって構成されている。6は第1層目の配線2Aを
覆うように設けられた絶縁層であり、第1層目の配、1
12Aと後述する第2層目の配線とを電気的に分離する
ためのものである。7は第1層目の配線2Aの所定上部
の絶縁層6を選択的に除去して設けられた接続孔であり
、第1層目の配線2人と後述する第2層目の配線とを電
気的に接続するためのものである。2Eは接続孔7を介
して第1層目の配線2人と電気的に接続し、絶縁層6上
部に後述するアルミニウムまたはアルミニウム合金の導
電性材料を介して所定のパターンで設けられた導電層で
あり、第2層目の配線を構成するためのものである。こ
れは、前記導電層2Cと同様に、鏑または銅合金の導電
性材料によって形成されている。2Fは導電層2Eを包
むようにして設けられた導電層であり、第2層目の配線
を構成するためのものである。これは、前記導電層2D
と同様に、アルミニウムまたはアルミニウム合金の導電
性材料によって形成されている。第2層目の配線2Bは
、導電層2Eと導電層2FとKよって構成されている。
8は第1層目の配線2人と第2層目の配線2Bとの電気
的な接続部である。9は第2層目の配線2B上部を覆う
ように設けられた保護層であり、主として第2層目の配
線2Bを外部膠囲気から保睦するためのものであ私。
的な接続部である。9は第2層目の配線2B上部を覆う
ように設けられた保護層であり、主として第2層目の配
線2Bを外部膠囲気から保睦するためのものであ私。
次に、本実施例の具体的な製造方法を説明する。
第3図反型第6図は、本発明の実施例の製造方法を説明
するための冬製造工程における多層配線部材の要部断面
図である。
するための冬製造工程における多層配線部材の要部断面
図である。
まず、基板lを用意する。この基板1の上部に絶縁層5
を形成する。これは、熱酸化技術または化学的気相析出
(以下、CVDという)技術による酸化シリコン層を用
いればよい。そして、例えばフォトレジスト層10を形
成し、第1N目の配線が形成されるべき領域の前記フォ
トレジスト層ioを選択的に除去する。この後、第3図
に示すように、リフトオフ技術を用い第1層目の配線が
形成されるべき領域の絶縁層5上部に第1層目の配線2
人と、それ以外の7オトレジヌト層1O上部に第1層目
の配m2Aを形成する。これは、垂直蒸着技術な用い、
例えばアルミニウムまたはアルミニウム合金の導電性材
料によって形成された導電層2Dを1000〜2000
(A:l程度の膜厚で形成する。そして、導電層2Dの
上面部に垂直蒸着技術を用い、銅または銅合金の導電性
材料によっテ形成された導電層20層を]s 000〜
I 5oootU〕程度の膜厚で形成する。さらに、導
電層2C上面部を覆うようK、垂直蒸着技術を用いアル
ミニウムまたはアルミニウム合金の導電性材料によって
形成された導電層2Dを1000〜20001:A]程
度の膜厚で形成する。これによって、第1層目の配線2
人は、導電層2Dが導電層2Cを包むように形成される
。
を形成する。これは、熱酸化技術または化学的気相析出
(以下、CVDという)技術による酸化シリコン層を用
いればよい。そして、例えばフォトレジスト層10を形
成し、第1N目の配線が形成されるべき領域の前記フォ
トレジスト層ioを選択的に除去する。この後、第3図
に示すように、リフトオフ技術を用い第1層目の配線が
形成されるべき領域の絶縁層5上部に第1層目の配線2
人と、それ以外の7オトレジヌト層1O上部に第1層目
の配m2Aを形成する。これは、垂直蒸着技術な用い、
例えばアルミニウムまたはアルミニウム合金の導電性材
料によって形成された導電層2Dを1000〜2000
(A:l程度の膜厚で形成する。そして、導電層2Dの
上面部に垂直蒸着技術を用い、銅または銅合金の導電性
材料によっテ形成された導電層20層を]s 000〜
I 5oootU〕程度の膜厚で形成する。さらに、導
電層2C上面部を覆うようK、垂直蒸着技術を用いアル
ミニウムまたはアルミニウム合金の導電性材料によって
形成された導電層2Dを1000〜20001:A]程
度の膜厚で形成する。これによって、第1層目の配線2
人は、導電層2Dが導電層2Cを包むように形成される
。
第3図に示す工程の後に、第1層目の配線2人となるべ
き以外の第1層目の配線2人を7オトレジスト層10の
選択的な除去によって除去する。
き以外の第1層目の配線2人を7オトレジスト層10の
選択的な除去によって除去する。
この後、第1層目の配線2Aを覆うように、全面に絶縁
層6を形成する。これは、例えばバイアススパッタ技術
による酸化シリコン層を30000〜40000[A)
程度の膜厚で形成すればよい。そして、第4図に示すよ
うに第1層目の配線2人の所定上部の絶縁層6を選択的
に除去し、接続孔7を形成する。これは、例えば等方性
エツチングを用いれば、接続孔7はその急峻な段差形状
が緩和され、後の工程で形成される第2層目の配線の接
続(t7部分における被着性は、良好なものとなる。
層6を形成する。これは、例えばバイアススパッタ技術
による酸化シリコン層を30000〜40000[A)
程度の膜厚で形成すればよい。そして、第4図に示すよ
うに第1層目の配線2人の所定上部の絶縁層6を選択的
に除去し、接続孔7を形成する。これは、例えば等方性
エツチングを用いれば、接続孔7はその急峻な段差形状
が緩和され、後の工程で形成される第2層目の配線の接
続(t7部分における被着性は、良好なものとなる。
第4図に示す工程の後に1第5図に示すように、リフト
オフ技術を用い、前記第1層目の配線2Aと同様に、接
続孔7を介して所定の第1層目の配線2人と電気的に接
続するようK、導電層2E。
オフ技術を用い、前記第1層目の配線2Aと同様に、接
続孔7を介して所定の第1層目の配線2人と電気的に接
続するようK、導電層2E。
2Fによる第2層目の配a2Bを形成する。
第5図圧示す工程の後に、第2層目の配線2Bを覆うよ
うK、保護層9を形成する。これは、例えばバイアスス
パッタ技術による酸化シリコン層を30000〜4oo
oo[人〕程度の膜厚で形成すればよい。この後に、水
素ガス雰囲気中で高温アニールを施すことにより、8F
IJ6図に示すように、第1層目の配線2Aおよび第2
層目の配線2Bの導電層2C,2E、2D、2Fがそれ
らの接続部8において合金化される。これによって、接
続部8の電気抵抗は低下する。
うK、保護層9を形成する。これは、例えばバイアスス
パッタ技術による酸化シリコン層を30000〜4oo
oo[人〕程度の膜厚で形成すればよい。この後に、水
素ガス雰囲気中で高温アニールを施すことにより、8F
IJ6図に示すように、第1層目の配線2Aおよび第2
層目の配線2Bの導電層2C,2E、2D、2Fがそれ
らの接続部8において合金化される。これによって、接
続部8の電気抵抗は低下する。
これら一連の製造工程によって、本実施例の多層配線部
材は完成する。
材は完成する。
なお、この多層配線部材にICを装着させる場合は、第
1層目の配線2への所定上部の絶縁層6および保護層9
ま。たは、第2層目の配線2Bの所定上部の保護層9を
選択的に除去して開口部を形成し、ハンダ等の導電性材
料を介在させればよい。
1層目の配線2への所定上部の絶縁層6および保護層9
ま。たは、第2層目の配線2Bの所定上部の保護層9を
選択的に除去して開口部を形成し、ハンダ等の導電性材
料を介在させればよい。
そして、第1図ておいても図示していないが、キヤ、ノ
ブ等の封止部材知よってIC,多層配線部材を封止する
ことによって、大容量の回路装置は完成する。
ブ等の封止部材知よってIC,多層配線部材を封止する
ことによって、大容量の回路装置は完成する。
多層配線部材において、以下の効果な得ることができる
。
。
(1)配線を銅または銅合金の導電性材料てよって形成
したことにより、その抵抗率がアルミニウムまたはアル
ミニウムの導電性材料の抵抗率より小さいという作用で
、前記配線の抵抗値を低減できるという効果が得られる
。
したことにより、その抵抗率がアルミニウムまたはアル
ミニウムの導電性材料の抵抗率より小さいという作用で
、前記配線の抵抗値を低減できるという効果が得られる
。
(2)前記(1)Kより、配線の抵抗値を低減できると
いう作用で、多層配線部材を用いた回路装置の動作速度
を向上することができるという効果が得られる。
いう作用で、多層配線部材を用いた回路装置の動作速度
を向上することができるという効果が得られる。
(3)前記Fi+により、配線の抵抗値を低減できると
いう作用で、多層配線部材の配線の断面積、長さを縮小
することができ、その集積度を向上することができると
いう効果が得られる。
いう作用で、多層配線部材の配線の断面積、長さを縮小
することができ、その集積度を向上することができると
いう効果が得られる。
(4) 前記(3)により、多層配線部材の集状度を向
上することかできるという作用で、配線長を縮小でき、
多層配線部材を用いた回路装置の動作速度をさらに向上
することができるという効果が得られる。
上することかできるという作用で、配線長を縮小でき、
多層配線部材を用いた回路装置の動作速度をさらに向上
することができるという効果が得られる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲において、
種々変更可能であることはいうまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲において、
種々変更可能であることはいうまでもない。
例えば、^1■記実施例は第1層目の配線と第2層目の
配線とに銅または銅合金の導電性材料を用いたが、第1
層目の配線のみに設けてもよい。また、前記実施例は導
電性材料として銅または銅合金を用いたが、特に、アル
ミニウムまたはアルミニウム合金よりも低い抵抗値を有
していればそれ以外のものでもよい。1だ、前記実施例
は2層配線借造の多層配線部材について説明したが、3
層もしくはそれ以上の配線構造であってもよい。さらに
、前記実施例は、基板としてシリコン材料を用いたが、
ICと熱膨張率の近いものであればよい。
配線とに銅または銅合金の導電性材料を用いたが、第1
層目の配線のみに設けてもよい。また、前記実施例は導
電性材料として銅または銅合金を用いたが、特に、アル
ミニウムまたはアルミニウム合金よりも低い抵抗値を有
していればそれ以外のものでもよい。1だ、前記実施例
は2層配線借造の多層配線部材について説明したが、3
層もしくはそれ以上の配線構造であってもよい。さらに
、前記実施例は、基板としてシリコン材料を用いたが、
ICと熱膨張率の近いものであればよい。
第1図は、本発明の詳細な説明するための多層配線部材
に複数のICを具備して構成されてなる回路装置の斜視
図、 第2図は、本発明の詳細な説明するための多層配線部材
の要部断面図、 第3図乃至第6図は、本発明の実施例の具体的な製造方
法を説明するための各製造工程における多層配線部材の
要部断面図である。 l・・・基板、2A、2B・・・配線、2C乃至2F・
・導電性材料、3・・・ボンディングパ・ソド、4・・
IC。 5・・・絶縁膜、6・・・絶縁層、7・・・接続孔、8
・・接続部、9・・・保護層。 第 1 図 第 2 図 第 3 図
に複数のICを具備して構成されてなる回路装置の斜視
図、 第2図は、本発明の詳細な説明するための多層配線部材
の要部断面図、 第3図乃至第6図は、本発明の実施例の具体的な製造方
法を説明するための各製造工程における多層配線部材の
要部断面図である。 l・・・基板、2A、2B・・・配線、2C乃至2F・
・導電性材料、3・・・ボンディングパ・ソド、4・・
IC。 5・・・絶縁膜、6・・・絶縁層、7・・・接続孔、8
・・接続部、9・・・保護層。 第 1 図 第 2 図 第 3 図
Claims (1)
- 【特許請求の範囲】 15 基板上面部に導電層と絶縁層とが交互に重なり合
い複数層をなす多層配線部材であって、所定の前記導電
層が、第1の導電性材料で形成された第1導電層と、該
第4導電層を前記第1の導性材料と異1よる第2の導電
性材料で包むように形成された第2導電層とによって構
成されてなることを特徴とする多層配線。 2、M記第1尋電層は、銅または銅合金の導電性材料に
よって構成されてizることを特徴とする特許請求の範
囲第1項記載の多層配線。 8、III記第2導屯層は、アルミニウムまたはアルミ
ニウム合金の導電性材料によって構成されてなることを
特徴とする特許請求の範囲第1項記載の多層配線。 仝、前記多層配線部材は、その上面に半導体集積回路装
置を複数個具備し、導電層によってそれらを電気的に接
続し、回路装置を構成するためのものであることを特徴
とする特許請求のfi!囲第1項記載の多層配線。 5、前記基板は、シリコン材料によって構成された基板
であることを特徴とする特許請求の範囲第1項記載の多
層配線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23614383A JPS60128641A (ja) | 1983-12-16 | 1983-12-16 | 多層配線 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23614383A JPS60128641A (ja) | 1983-12-16 | 1983-12-16 | 多層配線 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60128641A true JPS60128641A (ja) | 1985-07-09 |
Family
ID=16996393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23614383A Pending JPS60128641A (ja) | 1983-12-16 | 1983-12-16 | 多層配線 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60128641A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0702379A1 (en) | 1994-09-16 | 1996-03-20 | Kabushiki Kaisha Toshiba | Electronic and/or magnetic devices |
-
1983
- 1983-12-16 JP JP23614383A patent/JPS60128641A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0702379A1 (en) | 1994-09-16 | 1996-03-20 | Kabushiki Kaisha Toshiba | Electronic and/or magnetic devices |
US5738931A (en) * | 1994-09-16 | 1998-04-14 | Kabushiki Kaisha Toshiba | Electronic device and magnetic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3106493B2 (ja) | 半導体装置 | |
JPH031538A (ja) | 半導体装置 | |
JPS60128641A (ja) | 多層配線 | |
JPS61225837A (ja) | 半導体装置の層間接続方法 | |
JPS59144171A (ja) | 半導体集積回路装置 | |
JPH0621061A (ja) | 半導体装置 | |
JPS6155255B2 (ja) | ||
JPH0290668A (ja) | 半導体装置 | |
JPS6325951A (ja) | 半導体装置 | |
JPH02183536A (ja) | 半導体装置 | |
JPH05218036A (ja) | 半導体装置 | |
JPH0661288A (ja) | 半導体集積回路の配線方法 | |
JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH07153756A (ja) | 半導体集積回路装置 | |
JPS606098B2 (ja) | 半導体集積回路 | |
JP3565872B2 (ja) | 薄膜多層配線基板 | |
JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
JP2800525B2 (ja) | 半導体装置 | |
JP2822996B2 (ja) | 半導体装置 | |
JP3039163B2 (ja) | 半導体装置の製造方法 | |
JPS60111442A (ja) | 半導体装置 | |
JPH0456239A (ja) | 半導体装置 | |
JPH0529318A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JPH04111324A (ja) | 半導体装置 | |
JPH03246945A (ja) | 半導体装置 |