JP2022002238A - 量子デバイス及びその製造方法 - Google Patents

量子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2022002238A
JP2022002238A JP2020106152A JP2020106152A JP2022002238A JP 2022002238 A JP2022002238 A JP 2022002238A JP 2020106152 A JP2020106152 A JP 2020106152A JP 2020106152 A JP2020106152 A JP 2020106152A JP 2022002238 A JP2022002238 A JP 2022002238A
Authority
JP
Japan
Prior art keywords
quantum
metal film
interposer
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020106152A
Other languages
English (en)
Inventor
兼二 難波
Kenji Nanba
彩未 山口
Ayami Yamaguchi
明 宮田
Akira Miyata
克 菊池
Masaru Kikuchi
秀 渡辺
Hide Watanabe
教徳 西
Norinari Nishi
英行 佐藤
Hideyuki Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020106152A priority Critical patent/JP2022002238A/ja
Priority to US17/349,281 priority patent/US11696517B2/en
Publication of JP2022002238A publication Critical patent/JP2022002238A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

【課題】品質を向上させることが可能な量子デバイス及びその製造方法を提供すること。【解決手段】量子デバイス１００は、インターポーザ１１２と、量子チップ１１１と、インターポーザ１１２と量子チップ１１１との間に設けられ、インターポーザ１１２の配線層と量子チップ１１１の配線層とを電気的に接続する接続部１３０と、を備え、接続部１３０は、インターポーザ１１２の主面に配置された複数のピラー１３１と、複数のピラー１３１の表面において量子チップ１１１の配線層と接触するように、かつ、複数のピラー１３１のそれぞれの先端外周部における厚みが先端中央部における厚みよりも厚くなるように設けられた金属膜１３２と、を有する。【選択図】図１

Description

本発明は、量子デバイス及びその製造方法に関する。
量子コンピュータ装置では、超電導材料を用いて構成された量子デバイスが搭載されている。この量子デバイスは、極低温の環境下に置かれることで、超電導現象を利用した動作を実現することができる。なお、極低温とは、例えば、ニオブ（Ｎｂ）の場合には９Ｋ程度、アルミニウム（Ａｌ）の場合には１．２Ｋ程度である。
量子デバイスに関連する技術は、例えば特許文献１に開示されている。特許文献１には、量子ドットデバイスパッケージとインターポーザとが結合コンポーネント（ソルダボール等を含む）によって結合された構造が開示されている。
特表２０１９−５３７２３９号公報
特許文献１には、量子ドットデバイスパッケージ（量子チップ）と、インターポーザとが、結合コンポーネントによってどのように結合されているのか具体的な内容が開示されていない。したがって、特許文献１では、デバイス冷却時などにおいて、各部材の熱膨張計数の差に起因して発生する意図しない応力が結合コンポーネントに加わってしまい、結合コンポーネントによる良好な結合を維持することができない可能性がある。つまり、特許文献１の構造では、量子デバイスの品質を低下させてしまうという課題があった。
本開示の目的は、上述した課題を解決する量子デバイス及びその製造方法を提供することにある。
一実施の形態によれば、量子デバイスは、インターポーザと、量子チップと、前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する接続部と、を備え、前記接続部は、前記インターポーザの主面に配置された複数のピラーと、前記複数のピラーの表面において前記量子チップの配線層と接触するように、かつ、前記複数のピラーのそれぞれの先端外周部における厚みが先端中央部における厚みよりも厚くなるように設けられた金属膜と、を有する。
一実施の形態によれば、量子デバイスの製造方法は、インターポーザの主面に複数のピラーを配置するステップと、前記複数のピラーの表面に金属膜を設けるステップと、量子チップの配線層と前記金属膜とが接するように、前記インターポーザの主面に前記量子チップを配置するステップと、を備え、前記金属膜を設けるステップでは、前記金属膜を、前記複数のピラーのそれぞれの先端外周部における厚みが先端中央部における厚みよりも厚くなるように設ける。
前記一実施の形態によれば、品質を向上させることが可能な量子デバイス及びその製造方法を提供することができる。
実施の形態１に係る量子デバイスの概略断面図である。 図１に示す量子デバイスの接続部を拡大した概略断面図である。 図１に示す量子デバイスの製造方法を説明するための図である。 図１に示す量子デバイスの変形例の接続部を拡大した概略断面図である。 構想段階の量子デバイスの概略断面図である。 図５に示す量子デバイスの接続部を拡大した概略断面図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。例えば、量子チップ、インターポーザがそれぞれ複数構成されることも含む。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、量子コンピューティングとは、量子力学的な現象（量子ビット）を用いてデータを操作する領域のことである。量子力学的な現象とは、複数の状態の重ね合わせ（量子変数が複数の異なる状態を同時にとること）、もつれ（複数の量子変数が空間または時間に関わらず関係する状態）などとなる。量子チップには、量子ビットを生成する量子回路が設けられている。
＜発明者らによる事前検討＞
実施の形態１に係る量子デバイス１００について説明する前に、発明者らが事前検討した内容について説明する。
図５は、実施の形態１に至る前の構想段階の量子デバイス５００の概略断面図である。また、図６は、図５に示す量子デバイス５００の接続部を拡大した概略断面図である。量子デバイス５００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス５００は、量子チップ５１１と、インターポーザ５１２と、接続部５３０と、試料台５１６と、ベース基板５２８と、ボンディングワイヤ５２６と、を備える。
試料台５１６の主面には、インターポーザ５１２及びベース基板５２８が近接配置されている。なお、試料台５１６は、冷却機能を有している。
インターポーザ５１２は、インターポーザ基板５１２ａと、配線層５１２ｂと、金属膜５１２ｃと、を備える。インターポーザ基板５１２ａ（以下、単にインターポーザ５１２とも称す）の一方の主面（試料台５１６に接する面とは逆の面）には、配線層５１２ｂが形成され、さらにその表面には、金属膜５１２ｃが配線層５１２ｂの一部として形成されている。
なお、配線層５１２ｂは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層５１２ｂが常電導材料のＣｕによって構成されている場合について説明する。
また、金属膜５１２ｃは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜５１２ｃが、Ｎｂによって構成されている場合について説明する。
量子チップ５１１は、量子チップ本体５１１ａと、配線層５１１ｂと、を備える。配線層５１１ｂは、量子チップ本体５１１ａ（以下、単に量子チップ５１１とも称す）の一方の主面に形成されている。なお、量子チップ５１１の配線層５１１ｂは、超電導材料によって構成されている。本例では、配線層５１１ｂが、Ｎｂによって構成されている場合について説明する。
量子チップ５１１とインターポーザ５１２とは、互いの配線層同士が対向するように配置されている。
接続部５３０は、量子チップ５１１とインターポーザ５１２との間に設けられ、量子チップ５１１の配線層５１１ｂと、インターポーザ５１２の配線層５１２ｂと、を電気的に接続している。それにより、量子チップ５１１及びインターポーザ５１２間の信号の受け渡しが可能となる。なお、量子チップ５１１及びインターポーザ５１２間では非接触の信号の受け渡しが行われる場合もある。
具体的には、接続部５３０は、複数のピラー５３１と、金属膜５３２と、を備える。複数のピラー５３１は、インターポーザ５１２の一方の主面から突出するようにして形成（配置）されている。例えば、各ピラー５３１の先端中央部は、インターポーザ５１２の一方の主面から最も突出しており、各ピラー５３１の先端外周部は、丸みを帯びている（Ｒ形状を有している）。金属膜５３２は、複数のピラー５３１の表面に形成（配置）されている。ここで、金属膜５３２は、インターポーザ５１２の配線層５１２ｂの表面に形成された金属膜５１２ｃに連なるようにして、複数のピラー５３１の表面に形成されている。
なお、複数のピラー５３１は、超電導材料及び常電導材料の何れかによって構成されている。本例では、複数のピラー５３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜５３２は、金属膜５１２ｃと同じく超電導材料によって構成されている。本例では、金属膜５３２が、Ｎｂによって構成されている場合について説明する。
インターポーザ５１２の配線層５１２ｂ（金属膜５１２ｃを含む）と、ベース基板５２８の配線層５２７とは、ボンディングワイヤ５２６によって接続されている。それにより、量子チップ５１１の信号線（端子）は、インターポーザ５１２、及び、ボンディングワイヤ５２６を介して外部に引き出される。
また、量子チップ５１１の熱は、インターポーザ５１２を介して、冷却機能を有する試料台５１６に放熱される。それにより、量子デバイス５００は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図６を参照すると、量子デバイス５００に設けられた接続部５３０では、ピラー５３１の表面に形成された金属膜５３２の厚みが均一になっている。具体的には、ピラー５３１の先端中央部における金属膜５３２の厚みｄ５と、ピラー５３１の先端外周部における金属膜５３２の厚みｄ６とが、同等程度となっている。それにより、接続部５３０と量子チップ５１１の配線層５１１ｂとの接触面が小さくなってしまうため、例えばデバイス冷却時などにおいて、各部材の熱膨張率の差に起因して発生した意図しない応力がピラー５３１の先端中央部に集中してしまう可能性がある。その場合、量子デバイス５００は、接続部５３０による良好な接続を維持することができない。換言すると、量子デバイス５００は、高い品質を維持することができない。また、歩留まりも低下してしまう。
そこで、品質及び歩留まりを向上させることが可能な、実施の形態１にかかる量子デバイス１００が見いだされた。
＜実施の形態１＞
図１は、実施の形態１に係る量子デバイス１００の概略断面図である。また、図２は、図１に示す量子デバイス１００の接続部を拡大した概略断面図である。量子デバイス１００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス１００は、量子チップ１１１と、インターポーザ１１２と、接続部１３０と、試料台１１６と、ベース基板１２８と、ボンディングワイヤ１２６と、を備える。
試料台１１６の主面には、インターポーザ１１２及びベース基板１２８が近接配置されている。なお、試料台１１６は、冷却機能を有している。具体的には、試料台１１６は、熱伝導の関係から銅（Ｃｕ）、銅を含む合金、又は、アルミニウム（Ａｌ）によって構成されることが好ましい。試料台１１６がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。
インターポーザ１１２は、インターポーザ基板１１２ａと、配線層１１２ｂと、金属膜１１２ｃと、を備える。インターポーザ基板１１２ａ（以下、単にインターポーザ１１２とも称す）の一方の主面（試料台１１６に接する面とは逆の面）には、配線層１１２ｂが形成され、さらにその表面には、金属膜１１２ｃが配線層１１２ｂの一部として形成されている。インターポーザ１１２は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ１１２は、量子チップ１１１を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料（ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板１１２ａの表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。
なお、配線層１１２ｂは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層１１２ｂが常電導材料のＣｕによって構成されている場合について説明する。
また、金属膜１１２ｃは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜１１２ｃが、Ｎｂによって構成されている場合について説明する。
量子チップ１１１は、量子チップ本体１１１ａと、配線層１１１ｂと、を備える。配線層１１１ｂは、量子チップ本体１１１ａ（以下、単に量子チップ１１１とも称す）の一方の主面に形成されている。量子チップ１１１は、例えば、シリコン（Ｓｉ）を含んでいる。なお、量子チップ１１１は、当該量子チップ１１１が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）等の他の電子材料を含んでもよい。また、量子チップ１１１は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ１１１の配線層１１１ｂは、超電導材料によって構成されている。本例では、配線層１１１ｂが、Ｎｂによって構成されている場合について説明する。
量子チップ１１１とインターポーザ１１２とは、互いの配線層同士が対向するように配置されている。
接続部１３０は、量子チップ１１１とインターポーザ１１２との間に設けられ、量子チップ１１１の配線層１１１ｂと、インターポーザ１１２の配線層１１２ｂと、を電気的に接続している。それにより、量子チップ１１１及びインターポーザ１１２間の信号の受け渡しが可能となる。なお、量子チップ１１１及びインターポーザ１１２間では非接触の信号の受け渡しが行われる場合もある。
具体的には、接続部１３０は、複数のピラー１３１と、金属膜１３２と、を備える。複数のピラー１３１は、インターポーザ１１２の一方の主面から突出するようにして形成（配置）されている。例えば、各ピラー１３１の先端中央部は、インターポーザ１１２の一方の主面から最も突出しており、各ピラー１３１の先端外周部は、丸みを帯びている（Ｒ形状を有している）。金属膜１３２は、複数のピラー１３１の表面に形成（配置）されている。ここで、金属膜１３２は、インターポーザ１１２の配線層１１２ｂの表面に形成された金属膜１１２ｃに連なるようにして、複数のピラー１３１の表面に形成されている。
なお、複数のピラー１３１は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー１３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜１３２は、金属膜１１２ｃと同じく超電導材料によって構成されている。本例では、金属膜１３２が、Ｎｂによって構成されている場合について説明する。
インターポーザ１１２の配線層１１２ｂ（金属膜１１２ｃを含む）と、ベース基板１２８の配線層１２７とは、ボンディングワイヤ１２６によって接続されている。それにより、量子チップ１１１の信号線（端子）は、インターポーザ１１２、及び、ボンディングワイヤ１２６を介して外部に引き出される。
また、量子チップ１１１の熱は、インターポーザ１１２を介して、冷却機能を有する試料台１１６に放熱される。それにより、量子デバイス１００は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、図２を参照すると、量子デバイス１００に設けられた接続部１３０では、ピラー１３１の表面に形成された金属膜１３２の厚みが均一になっていない。具体的には、ピラー１３１の先端外周部における金属膜１３２の厚みｄ２が、ピラー１３１の先端中央部における金属膜１３２の厚みｄ１よりも厚くなっている。換言すると、金属膜１３２は、ピラー１３１の先端中央部から先端外周部にかけて徐々に厚みを増すように形成されている。それにより、接続部１３０と量子チップ１１１の配線層１１１ｂとの接触面が大きくなるため、デバイス冷却時等において、各部材の熱膨張率の差に起因して意図しない応力が発生した場合でも、ピラー１３１の先端中央部に応力が集中するのを防ぐことができる。つまり、デバイス冷却時などにおいて、各部材の熱膨張率の差に起因して意図しない応力が発生した場合でも、ピラー１３１に加わる応力を分散させることができる。その結果、本実施の形態に係る量子デバイス１００は、接続部１３０による量子チップ１１１及びインターポーザ１１２間の安定した接続を確保することが可能になるため、品質及び歩留まりを向上させることができる。
続いて、図３を用いて、量子デバイス１００の製造方法の一部を簡単に説明する。
図３は、量子デバイス１００の製造方法を説明するための図である。
まず、インターポーザ１１２の主面に、配線層１１２ｂを形成し、その後、インターポーザ１１２の主面から突出するように複数のピラー１３１を形成する。その後、複数のピラー１３１の表面に、金属膜１３２を形成する。それにより、接続部１３０が形成される。なお、金属膜１３２は、配線層１１２ｂの表面に形成された金属膜１１２ｃに連なるようにして形成される。ここで、金属膜１３２を形成する工程では、金属膜１３２を、複数のピラー１３１のそれぞれの先端外周部における厚みが先端中央部における厚みよりも厚くなるように形成する。
その後、量子チップ１１１を、吸着孔１６１ａから吸い上げることによって、実装ヘッド１６１に吸着させる。また、インターポーザ１１２を、吸着孔１６２ａから吸い上げることによって、実装ステージ１６２に吸着させる。そして、実装ヘッド１６１及び実装ステージ１６２の少なくとも一方を移動させることにより、量子チップ１１１の配線層１１１ｂとインターポーザ１１２の配線層１１２ｂとを対向させる（ステップＳ１０１）。
その後、実装ヘッド１６１及び実装ステージ１６２の少なくとも一方をさらに移動させることにより、インターポーザ１１２の配線層１１２ｂに形成された接続部１３０と、量子チップ１１１の配線層１１１ｂと、接触させる（ステップＳ１０２）。
量子チップ１１１がインターポーザ１１２上に設置（固定）されると、実装ヘッド１６１及び実装ステージ１６２による吸着は解除され、量子デバイス１００が取り出される（ステップＳ１０３）。
このように、本実施の形態に係る量子デバイス１００では、複数のピラー１３１のそれぞれの先端外周部における金属膜１３２の厚みが先端中央部における金属膜１３２の厚みよりも厚くなっている。それにより、接続部１３０と量子チップ１１１の配線層１１１ｂとの接触面が大きくなるため、デバイス冷却時等において、各部材の熱膨張率の差に起因して意図しない応力が発生した場合でも、ピラー１３１の先端中央部に応力が集中するのを防ぐことができる。その結果、本実施の形態に係る量子デバイス１００は、接続部１３０による量子チップ１１１及びインターポーザ１１２間の安定した接続を確保することが可能になるため、品質及び歩留まりを向上させることができる。
本実施の形態では、インターポーザ１１２の配線層１１２ｂが常電導材料によって構成され、その表面に形成された金属膜１１２ｃが超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ１１２の配線層１１２ｂは、Ｎｂ等の超電導材料によって構成されてもよい。この場合、配線層１１２ｂの表面に金属膜１１２ｃが形成される必要は無い。またこの場合、例えば、インターポーザ１１２の配線層１１２ｂと、複数のピラー１３１のそれぞれの表面に形成された金属膜１３２とは、連なるようにして形成（一体形成）される。
（量子デバイス１００の変形例）
図４は、量子デバイス１００の変形例である量子デバイス１００ａの接続部１３０を拡大した概略断面図である。量子デバイス１００では、接続部１３０の構成要素である金属膜１３２（及び金属膜１１２ｃ）が単層構造であった。それに対し、量子デバイス１００ａでは、金属膜１３２（及び金属膜１１２ｃ）が多層構造を有している。
具合的には、量子デバイス１００ａでは、接続部１３０の構成要素である金属膜１３２が、三層構造を有し、最下位層１３２ａがＮｂにより構成され、最上位層１３２ｂがＩｎにより構成され、それらの間の中間層１３２ｃがＴｉ又はＴｉＮにより構成されている。なお、Ｔｉ又はＴｉＮの中間層１３２ｃは、Ｎｂ層１３２ａとＩｎ層１３２ｂとの間の接着性を向上させるためのものである。金属膜１３２に連なって配線層１１２ｂの表面に金属膜１１２ｃについては、金属膜１３２の場合と同様であるため、その説明を省略する。
なお、量子チップ１１１の配線層１１１ｂと接続部１３０との接合は、超音波接合によるＩｎ層１３２ｂに対する局所的な加熱によって行われる。それにより、量子素子への熱的なダメージが抑制される。
ここで、金属膜１３２の三層構造のうち、量子チップ１１１の配線層１１１ｂに接する最上位層１３２ｂは、他の層よりも展延性の高い金属材料（ここではＩｎ）によって構成されている。この展延性の高い金属材料によって、デバイス冷却時等において発生する意図しない応力はさらに緩和される。それにより、量子デバイス１００ａは、接続部１３０による量子チップ１１１及びインターポーザ１１２間のより安定した接続を確保することが可能になるため、品質及び歩留まりをさらに向上させることができる。
このように、量子デバイス１００ａは、金属膜１３２の三層構造のうち、量子チップ１１１の配線層１１１ｂに接する最上位層１３２ｂに展延性の高い金属材料を用いることにより、デバイス冷却時等において発生する意図しない応力をさらに緩和させることができる。それにより、量子デバイス１００ａは、接続部１３０による量子チップ１１１及びインターポーザ１１２間のより安定した接続を確保することが可能になるため、品質及び歩留まりをさらに向上させることができる。
以上、図面を参照して、本開示の実施の形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、本開示の要旨を逸脱しない範囲内において様々な設計変更等が可能である。
図４では、量子チップ１１１の配線層１１１ｂがＮｂによって構成され、接続部１３０の金属膜１３２が、三層構造を有し、最下位層がＮｂによって構成され、最上位層がＩｎによって構成され、中間層がＴｉ又はＴｉＮによって構成された場合を説明したが、これに限られない。
例えば、量子チップ１１１の配線層１１１ｂは、Ａｌによって構成され、接続部１３０が配置される部位には、Ｔｉ又はＴｉＮからなる層がさらに配置されてもよい。また、接続部１３０の金属膜１３２は、三層構造を有し、最下位層から最上位層にかけて順にＡｌ、Ｔｉ（又はＴｉＮ）、Ｉｎ又はこれを含む合金によって構成されてもよい。なお、Ｉｎ又はこれを含む合金の代わりに、Ｓｎ、Ｐｂ、又は、これらの何れかを含む合金が用いられても良い。Ｔｉ層又はＴｉＮ層は、ＡｌとＩｎとの合金化を防ぐために設けられている。これは、配線層１１２ｂの表面に形成された金属膜１１２ｃについても同様である。
或いは、例えば、量子チップ１１１の配線層１１１ｂは、Ｔａによって構成され、接続部１３０の金属膜１３２は、二層構造を有し、最下位層がＴａによって構成され、最上位層がＩｎ、Ｓｎ、Ｐｂ又はこれらの何れかを含む合金によって構成されてもよい。これは、配線層１１２ｂの表面に形成された金属膜１１２ｃについても同様である。
要するに、接続部１３０の構成要素である金属膜１３２は、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されていればよい。
１００ 量子デバイス
１００ａ 量子デバイス
１１１ 量子チップ
１１１ａ 量子チップ本体
１１１ｂ 配線層
１１２ インターポーザ
１１２ａ インターポーザ基板
１１２ｂ 配線層
１１２ｃ 金属膜
１１６ 試料台
１２６ ボンディングワイヤ
１２７ 配線層
１２８ ベース基板
１３０ 接続部
１３１ ピラー
１３２ 金属膜
１３２ａ Ｎｂ層
１３２ｂ Ｉｎ層
１３２ｃ Ｔｉ又はＴｉＮの層
１６１ 実装ヘッド
１６１ａ 吸着孔
１６２ 実装ステージ
１６２ａ 吸着孔
５００ 量子デバイス
５１１ 量子チップ
５１１ａ 量子チップ本体
５１１ｂ 配線層
５１２ インターポーザ
５１２ａ インターポーザ基板
５１２ｂ 配線層
５１２ｃ 金属膜
５１６ 試料台
５２６ ボンディングワイヤ
５２７ 配線層
５２８ ベース基板
５３０ 接続部
５３１ ピラー
５３２ 金属膜

Claims (9)

  1. インターポーザと、
    量子チップと、
    前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する接続部と、
    を備え、
    前記接続部は、
    前記インターポーザの主面に配置された複数のピラーと、
    前記複数のピラーの表面において前記量子チップの配線層と接触するように、かつ、前記複数のピラーのそれぞれの先端外周部における厚みが先端中央部における厚みよりも厚くなるように設けられた金属膜と、
    を有する、
    量子デバイス。
  2. 前記金属膜は、単層構造を有し、超電導材料によって構成されている、
    請求項１に記載の量子デバイス。
  3. 前記金属膜は、Ｎｂ又はそれを含む合金によって構成されている、
    請求項２に記載の量子デバイス。
  4. 前記金属膜は、多層構造を有し、少なくとも一つの層が超電導材料によって構成されている、
    請求項１に記載の量子デバイス。
  5. 前記金属膜は、多層構造を有し、最上位層がそれ以外の層よりも展延性の高い金属材料によって構成されている、
    請求項４に記載の量子デバイス。
  6. 前記金属膜は、多層構造を有し、前記複数のピラーに接する層がＮｂ又はそれを含む合金によって構成され、かつ、最上位層がＩｎ又はそれを含む合金によって構成されている、
    請求項４又は５に記載の量子デバイス。
  7. 前記金属膜は、三層構造を有し、前記複数のピラーに接する層がＮｂ又はそれを含む合金によって構成され、最上位層がＩｎ又はそれを含む合金によって構成され、かつ、これらの間の層がＴｉ又はＴｉＮによって構成されている、
    請求項４〜６の何れか一項に記載の量子デバイス。
  8. 前記金属膜は、前記インターポーザの配線層の表面から連続するようにして、前記複数のピラーの表面に設けられている、
    請求項１〜７の何れか一項に記載の量子デバイス。
  9. インターポーザの主面に複数のピラーを配置するステップと、
    前記複数のピラーの表面に金属膜を設けるステップと、
    量子チップの配線層と前記金属膜とが接するように、前記インターポーザの主面に前記量子チップを配置するステップと、
    を備え、
    前記金属膜を設けるステップでは、前記金属膜を、前記複数のピラーのそれぞれの先端外周部における厚みが先端中央部における厚みよりも厚くなるように設ける、
    量子デバイスの製造方法。
JP2020106152A 2020-06-19 2020-06-19 量子デバイス及びその製造方法 Pending JP2022002238A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020106152A JP2022002238A (ja) 2020-06-19 2020-06-19 量子デバイス及びその製造方法
US17/349,281 US11696517B2 (en) 2020-06-19 2021-06-16 Quantum device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020106152A JP2022002238A (ja) 2020-06-19 2020-06-19 量子デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2022002238A true JP2022002238A (ja) 2022-01-06

Family

ID=79022333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020106152A Pending JP2022002238A (ja) 2020-06-19 2020-06-19 量子デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US11696517B2 (ja)
JP (1) JP2022002238A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6938621B2 (ja) 2016-09-29 2021-09-22 インテル・コーポレーション 量子コンピューティングアセンブリ

Also Published As

Publication number Publication date
US20210399194A1 (en) 2021-12-23
US11696517B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
US8409929B2 (en) Forming a semiconductor package including a thermal interface material
US8472190B2 (en) Stacked semiconductor chip device with thermal management
JPS59151443A (ja) 半導体装置
JPH06283622A (ja) 多層相互接続金属構造体およびその形成方法
JPH0294532A (ja) 半導体パッケージ及びそれを用いたコンピュータ
US20050136640A1 (en) Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
JP2002305282A (ja) 半導体素子とその接続構造及び半導体素子を積層した半導体装置
KR20080079074A (ko) 반도체 패키지 및 그 제조방법
US6534792B1 (en) Microelectronic device structure with metallic interlayer between substrate and die
US11871682B2 (en) Quantum device and method of manufacturing the same
US8901753B2 (en) Microelectronic package with self-heating interconnect
JP2022002238A (ja) 量子デバイス及びその製造方法
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
JP2023105033A (ja) 量子デバイス
JP2022002234A (ja) 量子デバイス
JP4580027B1 (ja) 回路基板及び電子デバイス
JP7456304B2 (ja) 量子デバイス
US20210408358A1 (en) Quantum device and method of manufacturing the same
US20210399195A1 (en) Quantum device
US20240136274A1 (en) Quantum device
JP7015489B2 (ja) マイクロ電子構造体における相互接続パッドの表面仕上げ材
US20210398893A1 (en) Quantum device
US6617697B2 (en) Assembly with connecting structure
JP2015226061A (ja) 電子包装組立体のための相互接続デバイス
JP2022176437A (ja) 超伝導デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240214