JP2022176437A - 超伝導デバイス - Google Patents

超伝導デバイス Download PDF

Info

Publication number
JP2022176437A
JP2022176437A JP2021082873A JP2021082873A JP2022176437A JP 2022176437 A JP2022176437 A JP 2022176437A JP 2021082873 A JP2021082873 A JP 2021082873A JP 2021082873 A JP2021082873 A JP 2021082873A JP 2022176437 A JP2022176437 A JP 2022176437A
Authority
JP
Japan
Prior art keywords
interposer
superconducting
board
movable pin
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021082873A
Other languages
English (en)
Inventor
邦彦 石原
Kunihiko Ishihara
秀 渡辺
Hide Watanabe
克 菊池
Masaru Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2021082873A priority Critical patent/JP2022176437A/ja
Priority to US17/741,659 priority patent/US20220367780A1/en
Publication of JP2022176437A publication Critical patent/JP2022176437A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Connecting Device With Holders (AREA)
  • Structure Of Printed Boards (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

【課題】外部へ接続する端子の断線を抑制し、外部へ接続する端子を確保することができる超伝導デバイスを提供する。【解決手段】一実施の形態に係る超伝導デバイスは、超伝導チップ１０と、超伝導チップ１０が実装されたインターポーザ２０と、インターポーザ２０に対向して配置され、可動ピン４７及び可動ピン４７を支持するハウジング４５を含むソケット４０と、ソケット４０に対向して配置され、外部への入出力となるコネクタが形成されたボード５０を備え、ボード５０は、ビアホール５２の端子の一端が可動ピン４７の端子の一端と電気的に接続すると共に、ビアホール５２の穴径が、ビアホールに接続する可動ピン４７の先端部分の直径より小さい。【選択図】図１

Description

本発明は、超伝導デバイスに関する。
特許文献１には、超伝導状態を利用した超伝導チップをインターポーザにフリップチップ実装した量子デバイス（超伝導デバイス）が記載されている。このような超伝導デバイスを超伝導状態で用いるためには、超伝導デバイスを極低温まで冷却する必要がある。
国際公開第２０１８／２１２０４１号
超伝導チップを極低温まで冷却させた場合には、外部へ接続する端子との接点が、冷却時における体積変化を起因とした応力及び歪みによって断線する恐れがある。また、上述した超伝導デバイスにおいて、インターポーザの片面を試料台による冷却に使用した場合には、外部へ接続する端子数に限界がある。
本開示の目的は、このような課題を解決するためになされたものであり、外部へ接続する端子の断線を抑制し、外部へ接続する端子を確保することができる超伝導デバイスを提供することにある。
本開示にかかる超伝導デバイスは、量子ビットが構成された超伝導チップと、前記超伝導チップが実装されたインターポーザと、前記インターポーザに対向して配置され、可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、ソケットに対向して配置され、外部への入出力となるコネクタが形成されたボードを備え、ボードは、ビアホールが形成され、当該ビアホールの端子の一端が可動ピンの端子の一端と電気的に接続すると共に、ビアホールの穴径が、ビアホールに接続する可動ピンの先端部分の直径よりわずかに小さい。
本開示によれば、外部へ接続する端子の断線を抑制し、外部へ接続する端子を確保することができる超伝導デバイスを提供することができる。
実施形態１に係る超伝導デバイスを例示した断面図である。 実施形態１に係る超伝導デバイスにおいて、超伝導チップ及びインターポーザを例示した分解斜視図である。 実施形態１に係る超伝導デバイスにおいて、可動ピンとビアホールの接続部分を拡大した断面図である。 実施形態１のビアホールの変形例を示した断面図である。 実施形態２に係る超伝導デバイスを示した断面図である。 実施形態２の変形例に係る超伝導デバイスを示した断面図である。 実施形態３に係る超伝導デバイスを示した断面図である。 実施形態３の変形例に係る超伝導デバイスを示した断面図である。 実施形態３の他の変形例に係る超伝導デバイスを示した断面図である。
量子コンピューティングとは量子力学的な現象（量子ビット）を用いてデータを操作する領域である。量子力学的な現象とは、複数の状態の重ね合わせ（量子変数が複数の異なる状態を同時にとる）、もつれ（複数の量子変数が空間または時間に関わらず関係する状態）などとなる。超伝導チップは、量子ビットを生成する量子回路が設けられている。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
（実施形態１）
実施形態１に係る超伝導デバイスを説明する。図１は、実施形態１に係る超伝導デバイスを例示した断面図である。図２は、実施形態１に係る超伝導デバイスにおいて、超伝導チップ及びインターポーザを例示した分解斜視図である。図１及び図２に示すように、超伝導デバイス１は、超伝導チップ１０と、インターポーザ２０と、ソケット４０と、ボード５０を備えている。
超伝導チップ１０は、チップ基板１５と、配線層１６とを含んでいる。チップ基板１５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、チップ基板１５は、超伝導チップ１０が量子ビットを構成することができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。
チップ基板１５の形状は、例えば、板状であり、一方の板面及び一方の板面の反対側の他方の板面を有している。一方の板面を第１面１１と呼び、他方の板面を第２面１２と呼ぶ。したがって、超伝導チップ１０及びチップ基板１５は、第１面１１と、第２面１２とを有している。例えば、第１面１１及び第２面１２は、矩形である。超伝導デバイス１において、第１面１１は、インターポーザ２０側に向いている。第１面１１は、インターポーザ２０にバンプＢＰによって実装されている。
配線層１６は、チップ基板１５の第１面１１側に設けられている。配線層１６は、例えば、ニオブ（Ｎｂ）等の超伝導材料を含んでいる。なお、配線層１６に用いられる超伝導材料は、例えば、ニオブ（Ｎｂ）に限らず、ニオブ窒化物、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、錫（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、及び、これらのうちの少なくともいずれかを含む合金でもよい。
配線層１６は、量子回路１７を含む。量子回路１７には、超伝導材料がジョセフソン接合１７ａによって環状に接続されたループ回路１７ｂを有する共振器１７ｃが形成されている。ジョセフソン接合に用いる材料は、Ａｌが好ましいが、他の超伝導材料でもよい。量子回路１７は、超伝導における量子状態において、共振器１７ｃを用いた処理を行う。このように、超伝導チップ１０は、量子回路１７を含み、量子状態を用いた処理を行う。
配線層１６は、バンプＢＰを介して、インターポーザ２０に実装されている。よって、超伝導チップ１０は、インターポーザ２０にフリップチップ実装されている。
バンプＢＰは、上述した超伝導材料を含んでもよい。バンプＢＰは、配線層１６と同じ超伝導材料を含んでもよいし、配線層１６と異なる超伝導材料を含んでもよい。また、バンプＢＰが複数の金属層を含む場合には、少なくとも１層は、超伝導材料を含むことが好ましい。バンプＢＰは、Ｎｂ（超伝導チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（超伝導チップ１０の配線表面）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（超伝導チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔａ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。また、Ａｌ及びＩｎを含むバンプＢＰの場合には、ＡｌとＩｎとの間の合金化を防ぐために、ＴｉＮをバリア層に用いてもよい。その場合には、バンプＢＰは、Ａｌ（超伝導チップ１０の配線表面）／Ｔｉ／ＴｉＮ／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／ＴｉＮ／Ｔｉ／Ａｌ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。ここで、Ｔｉは密着層である。好ましいフリップチップ接続は、Ｎｂ（超伝導チップ１０の配線）／Ｉｎ／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕ、または、Ｎｂ（超伝導チップ１０の配線）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕである。Ｃｕの厚みを、インターポーザ配線層２３の２μｍ厚に、２～１０μｍの範囲で追加してφ１００μｍのバンプを設けることが好ましい。
インターポーザ２０は、インターポーザ配線層２３及び２４と、インターポーザ基板２５と、貫通ビア（Ｔｈｏｕｇｈ Ｖｉａ、以下、ＴＶ２６と呼ぶ）を含んでいる。なお、図１では、図が煩雑にならないように、ＴＶ２６を省略している。
インターポーザ基板２５は、例えば、板状である。インターポーザ基板２５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ基板２５は、超伝導チップ１０を実装することができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板２５の表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。インターポーザ基板２５及びインターポーザ２０は、超伝導チップ１０が実装された実装面２１と、実装面２１の反対側の反対面２２と、を有している。
ここで、超伝導デバイス１の説明の便宜のため、ＸＹＺ直交座標軸を導入している。インターポーザ２０の反対面２２に平行な面をＸＹ平面とし、反対面２２に直交する方向をＺ軸方向とする。＋Ｚ軸方向を上方とし、－Ｚ軸方向を下方とする。なお、上方及び下方は、説明の便宜のためであり、実際の超伝導デバイス１を使用する際の配置される方向を示すものではない。
例えば、インターポーザ２０の－Ｚ軸方向側に超伝導チップ１０が配置されている。超伝導チップ１０の＋Ｘ軸方向側に配置された配線層１６と、インターポーザ２０の－Ｚ軸方向側に配置された実装面２１とはバンプＢＰを介して接続されている。
インターポーザ配線層２３は、インターポーザ２０の実装面２１側、すなわち、インターポーザ２０の－Ｚ軸方向側に形成されている。インターポーザ配線層２３は、上述した超伝導材料を含んでいる。インターポーザ配線層２３は、配線層１６と同じ超伝導材料を含んでもよいし、配線層１６と異なる超伝導材料を含んでもよい。例えば、インターポーザ配線層２３は、表面からインターポーザ基板２５まで順に、Ｎｂ（０．１μｍ厚）、Ｃｕ（２μｍ厚）、Ｔｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の実装面２１側は、Ｎｂ／Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。インターポーザ配線層２３は、バンプＢＰを介して、超伝導チップ１０の配線層１６に接続されている。
インターポーザ配線層２３は、単層でも多層でもよい。インターポーザ配線層２３は、磁場印加回路２３ａ及び読み出し部２３ｂを含んでもよい。磁場印加回路２３ａは、ループ回路１７ｂに印加する磁場を生成する。ループ回路１７ｂに磁場を印加することにより、量子回路１７を発信器として機能させることができる。読み出し部２３ｂは、量子回路１７から情報を読み出す。
インターポーザ配線層２４は、インターポーザ基板２５の反対面２２側、すなわち、インターポーザ２０の＋Ｚ軸方向側に形成されている。インターポーザ配線層２４は、上述した超伝導材料を含んでもよい。インターポーザ配線層２４は、配線層１６及びインターポーザ配線層２３と同じ超伝導材料を含んでもよいし、配線層１６及びインターポーザ配線層２３と異なる超伝導材料を含んでもよい。また、インターポーザ配線層２４は、常伝導材料を含んでもよい。常伝導材料は、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらのうちの少なくともいずれかを含む合金である。例えば、インターポーザ配線層２４は、表面からインターポーザ基板２５まで順に、Ｃｕ、Ｔｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の反対面２２側は、Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。
インターポーザ配線層２４は、単層でも多層でもよい。インターポーザ配線層２４は、超伝導チップ１０からＴＶ２６を介して情報を取り出すための端子２４ａを含んでいる。図２では、１つの端子２４ａのみ示しているが、複数の端子２４ａが形成されてもよい。本実施形態の超伝導デバイス１では、反対面２２を、情報を取り出すための端子２４ａに最大限に活用することができる。
ＴＶ２６は、インターポーザ基板２５の実装面２１側から反対面２２側まで貫通する。インターポーザ配線層２３とインターポーザ配線層２４とは、ＴＶ２６によって接続されている。
ＴＶ２６は、上述した超伝導材料を含んでもよい。ＴＶ２６は、配線層１６等と同じ超伝導材料を含んでもよいし、配線層１６等と異なる超伝導材料を含んでもよい。また、ＴＶ２６は、上述した常伝導材料を含んでもよい。ＴＶ２６は、インターポーザ配線層２４と同じ常伝導材料を含んでもよいし、インターポーザ配線層２４と異なる常伝導材料を含んでもよい。例えば、ＴＶ２６は、φ５０μｍの貫通孔の側壁にＳｉＯ２（例えば、熱酸化膜）を形成し、Ｔｉを密着層としてＣｕを充填されたものである。
ソケット４０は、インターポーザ２０に対向して配置されている。例えば、本実施形態では、ソケット４０は、インターポーザ２０の反対面２２に対向して配置されている。ソケット４０は、ハウジング４５及び可動ピン４７を含んでいる。なお、図１では、図が煩雑にならないように、いくつかの符号を省略している。
ハウジング４５は、一端面４１及び一端面４１の反対側の他端面４２を有している。また、ハウジング４５は、一端面４１の周縁と他端面４２の周縁とを接続する側面４３を有している。一端面４１は、例えば、インターポーザ２０側を向いて下方に面し、他端面４２は、上方を向いている。ハウジング４５は、可動ピン４７を保持する。ハウジング４５は、複数の可動ピン４７を保持してもよい。
ハウジング４５は、絶縁性の材料を含むことが好ましい。ハウジング４５は、少なくとも可動ピン４７と接する部分は、絶縁性の材料を含んでいる。また、ハウジング４５は、非磁性の材料を含むことが好ましい。さらに、ハウジング４５は、インターポーザ２０の熱膨張係数と同等の材料を含むことが好ましい。
ハウジング４５は、酸化アルミニウム（Ａｌ２Ｏ３、アルミナとも呼ぶ。）、マイカ系マシナブルセラミック、窒化アルミニウム（ＡｌＮ）、ジルコニア（ＺｒＯ２）、マコール系マシナブルセラミック、ガラス、樹脂及びフィラー等を含んだ低熱膨張の複合材料を含んでもよいし、可動ピン４７との絶縁が取れるのであれば、超伝導材料を含んでもよい。
可動ピン４７は、ハウジング４５に保持されている。可動ピン４７は、一端及び一端の反対側の他端を有する。可動ピン４７は、Ｚ軸方向に延び、一端は、下方に向き、他端は、上方を向いている。よって、可動ピン４７の一端は、ハウジング４５の一端面４１から突出している。可動ピン４７の一端は、例えば、インターポーザ２０の端子２４ａに電気的に接する。可動ピン４７の他端は、他端面４２から突出し、ボード５０の端子に電気的に接する。このように、ハウジング４５は、可動ピン４７の一端が突出した一端面４１と、可動ピン４７の他端が突出した他端面４２と、を有する。図１では、ハウジング４５の一端面４１とインターポーザ２０との間に空間が形成されているが、可動ピン４７の一端が端子２４ａに接することができれば、空間は形成されなくてもよい。同様に、ハウジング４５の他端面４２とボード５０との間に空間が形成されているが、可動ピン４７の他端がボード５０の端子に接することができれば、空間は形成されなくてもよい。
可動ピン４７の一端及び他端は、コイルバネ、板バネ等の弾性手段を挟んで導通状態で接続されている。可動ピン４７は、超伝導材料を含んでもよいし、常伝導材料を含んでもよい。可動ピン４７は、配線層１６等と同じ超伝導材料を含んでもよいし、配線層１６等と異なる超伝導材料を含んでもよい。また、可動ピン４７は、インターポーザ配線層２４と同じ常伝導材料を含んでもよいし、インターポーザ配線層２４と異なる常伝導材料を含んでもよい。可動ピン４７は、非磁性材料であることが好ましい。可動ピン４７は、例えば、パラジウム合金、金合金、ベリリウム銅（ＢｅＣｕ）、リン青銅、金（メッキ仕上げ）、ニオブ（Ｎｂ）、ニオブチタン（Ｎｂ－Ｔｉ）、チタン（Ｔｉ）を含むことが好ましい。
ソケット４０は、位置決めピン４８を有してもよい。位置決めピン４８は、ソケット４０の配置位置を決めるピンである。位置決めピン４８は、ハウジング４５に保持されている。位置決めピン４８は、例えば、一端面４１から突出した一端を有している。位置決めピン４８は、インターポーザ２０の反対面２２の所定の位置に一端を接続させることにより、ソケット４０の配置位置を決める。なお、インターポーザ２０の反対面２２に穴を形成し、位置決めピン４８を穴に挿入することにより、ソケット４０の配置位置を決めてもよい。これにより、ソケット４０の位置ずれを抑制することができる。
ボード５０は、ソケット４０の他端面４２に対向して配置されている。ボード５０は、コネクタ５１と、ビアホール５２と、ボード基板５５と、端子とを含んでいる。ボード基板５５は、例えば、板状であり、上面及び下面を有している。ボード基板５５は、単層構造でも多層構造でも構わない。ボード基板５５の下面は、ソケット４０に対向している。ボード基板５５の下面には端子が設けられている。ボード基板５５の上面には外部への入出力となるコネクタ５１が形成されている。ボード５０のコネクタ５１は、ボード５０の端子と接続されている。可動ピン４７の他端は、ボード５０の端子に電気的に接している。なお、ボード５０の下面に形成された複数の端子が相互に接続されてもよい。この場合には、インターポーザ２０の実装面２１に形成された端子から、可動ピン４７の一端、可動ピン４７の他端、ボード５０の下面に形成された端子、ボード５０の上面に形成された端子の順に経由して、ボード５０のコネクタ５１に接続する。なお、ボード５０の下面に形成された端子とボード５０の上面（コネクタ５１側）に形成された端子は、電気的に接している。
図３は、可動ピン４７とビアホール５２との接続部分を拡大した断面図である。図３に示すように、ボード基板５５の内部には、ビアホール５２が形成されている。また、ビアホール５２の内壁は、めっきにより銅又は金のめっき層５３が形成されている。めっき層５３の厚みは、例えば、０．０１～０．０２ｍｍ（１０～２０ｕｍ）である。本実施形態において、ビアホール５２の穴径Ｒは、ビアホール自体の穴径からめっき層５３の厚みを除いた部分を指す。図３に示すように、可動ピン４７の先端部分がビアホール５２の端子の外縁と接触し、ビアホール５２のソケット４０側の端子が可動ピン４７の他端側の端子と電気的に接続している。ビアホール５２の穴径Ｒは、可動ピン４７の他端の先端部分の直径Ｌよりわずかに小さく、例えば、Φ０．１ｍｍ以下である。具体的には、ビアホール５２の穴径Ｒは、可動ピン４７の他端の先端部分の直径Ｌに対して、１０～５０％小さい。また、図３に示すように、ハウジング４５の貫通穴は、可動ピン４７の直径よりもわずかに大きく、可動ピン４７の周りにわずかに隙間（ソケット４０と可動ピン４７の間）がある。
外部からの入力及び外部への出力となるコネクタ５１が形成されたボード５０は、ソケット４０及びインターポーザ２０を介して、超伝導チップ１０との間で、電源及び信号等の入出力を行う。
次に、本実施形態の効果を説明する。本実施形態の超伝導デバイス１において、ボード基板５５に形成されたビアホール５２の穴径Ｒは、可動ピン４７の他端の先端部分の直径Ｌよりわずかに小さいため、可動ピン４７の他端がビアホール５２の窪みにおさまっている。これにより、超伝導デバイス１を極低温へ冷却する際に生じるボード基板５５とソケット４０の熱膨張係数の違いに基づく体積変化に伴い可動ピン４７が動いても、可動ピン４７の他端がビアホール５２の窪みにおさまった状態を保てるため、ビアホール５２の端子への接続を維持することができる。よって、断線をより効果的に防ぐことができる。また、ビアホール５２の穴径Ｒは、可動ピン４７の他端の先端部分の直径Ｌよりわずかだけ小さいと、可動ピン４７がビアホール５２に落ち込まず、可動ピン４７の先端部分とビアホール５２の端子との電気的に良好な接続状態を保つことができる。また、ハウジング４５の貫通穴は、可動ピン４７の直径よりもわずかに大きく、可動ピン４７の周りにわずかに隙間がある。これにより、ビアホール５２の窪みにはまった可動ピン４７が、熱収縮差にも対応して追従できることが可能である。
また、位置決めピン４８を設けることにより、ソケット４０の配置位置を容易に決めることができる。また、位置決めピン４８を反対面２２の穴に挿入することにより、ソケット４０の位置ずれを抑制することができる。
次に、実施形態１の変形例を説明する。図４は、実施形態１のビアホールの変形例を示した断面図である。図４に示すように、ボード基板５５は、多層構造となっている。本発明のビアホールは、可動ピン４７の他端がビアホール５２の窪みにおさまるような形状であれば、実施形態１で示したビアホールに限られない。実施形態１で説明したビアホールは、図４のビアホール５２のように、ビアホールの内壁面に銅又は金のめっき層５３が形成されていたが、ビアホール５２ａでは、ビアホール内部が銅又は金の金属によって充填されている。また、ビアホール５２ｂでは、層間においてめっき層が水平方向に延設され、ボード基板５５の上面と下面においてビアホールの位置が異なっている。また、ビアホール内部が金属により充填されている。なお、図４に示したビアホールの変形例は、本発明のビアホールの一例を示したものであり、本発明のビアホールはこれらに限られない。例えば、ボード基板５５表面に窪み等があり凹んでいれば、内部が金属で充填されていても充填されていなくてもよい。
（実施形態２）
次に、実施形態２に係る超伝導デバイスを説明する。図５は、実施形態２に係る超伝導デバイスを例示した断面図である。図５に示すように、ボード基板５５の上面（ソケット４０に対向している面とは反対の面）にビアホール５２と電気的に接続されたボード配線層５４を備えている。
ボード５０は、前述の実施形態と同様に、ソケット４０の他端面４２に対向して配置されている。そして、ボード基板５５の上面にビアホール５２のめっき層５３と電気的に接続されたボード配線層５４を備えている。ボード配線層５４は、コネクタ５１と電気的に接続されている。ボード配線層５４は、非磁性の材料を含むことが好ましく、例えば、銅や金である。この場合、インターポーザ２０の実装面２１に形成された端子から、可動ピン４７ａの一端、可動ピン４７ａの他端、ビアホール５２のめっき層５３、ボード配線層５４を経由してコネクタ５１に接続される。よって、コネクタ５１は、ボード５０、ソケット４０及びインターポーザ２０を介して、超伝導チップ１０との間で、電源及び信号等の入出力を行う。
次に、本実施形態の効果を説明する。本実施形態の超伝導デバイス２では、ボード基板５５の上面にビアホール５２と電気的に接続されたボード配線層５４を備えている。この構成によると、ボード基板５５の上面が空間となっているため、インピーダンスを整合しやすい。よって、ボード基板５５の下面（ソケット４０側）に配線する場合と比較して、インピーダンス不整合による伝送損失を抑制することができる。また、ボード基板５５の上面にボード配線層５４を備えることにより、後述する試料台３０とボード５０の下面との接触面積を広くとることができる。
（変形例）
次に、実施形態２に係る超伝導デバイスの変形例を説明する。実施形態２の変形例に係る超伝導デバイス２ａでは、ボード基板５５は、複数の絶縁層と複数の導体層を含む多層構造を有しており、ボード基板５５の内部に配線層が形成されている。詳細には、ボード配線層５４は、ボード基板５５における可動ピン４７と対向した面を除いた複数の導体層のうち、少なくともいずれかの一部に形成される。例えば、図６に示すように、ボード基板５５の内部にボード配線層５４を備えている。ボード配線層５４は、多層構造のボード基板５５内の層間に配置され、ビアホール５２が延在する方向（Ｚ軸方向）と直交する方向（Ｙ軸方向）に延設されている。ボード配線層５４の両端は、ボード５０のコネクタ５１にそれぞれ接続されている。この場合、インターポーザ２０の実装面２１に形成された端子から、可動ピン４７の一端、可動ピン４７の他端、ボード５０の下面に形成された端子、ボード配線層５４の順に経由して、ボード５０のコネクタ５１に接続する。
超伝導デバイス２ａでは、ボード基板５５の内部にボード配線層５４を備えている。これにより、ソケット４０の設置状態によらず、ボード基板５５のみで配線設計を行うことが可能となり、より容易にインピーダンスの整合を取ることが可能となる。
（実施形態３）
次に、実施形態３に係る超伝導デバイスを説明する。図７は、実施形態３に係る超伝導デバイスの変形例の断面図である。図７に示すように、実施形態３に係るインターポーザ２０の少なくとも一部及びボード５０の少なくとも一部は、それぞれ冷却機能を有する試料台３０に接している。また、超伝導デバイス３において、ハウジング４５の側面４３は、冷却機能を有する試料台３０との間に空間を介して配置されている。
試料台３０は、冷却機能を有する。例えば、試料台３０は、冷凍機によって、１０［ｍＫ］程度の極低温に冷却可能なコールドステージである。試料台３０は、例えば、Ｃｕ、Ｃｕ合金、Ａｌ等の金属を含むことが好ましい。Ａｌを含む試料台３０の場合には、アルマイト処理による絶縁化を施してもよい。本実施形態の超伝導デバイス２は、例えば、超伝導チップ１０の超伝導材料として、Ｎｂを含む場合には９．２［Ｋ］以下、Ａｌを含む場合には、１．２［Ｋ］以下の極低温における超伝導現象を用いる。このため、このような極低温に冷却可能な試料台３０を用いる。
試料台３０には、凹部３１が形成されている。超伝導チップ１０は、上方からインターポーザ２０を透過させて見ると、凹部３１よりも小さい。一方、インターポーザ２０は、上方から見ると、凹部３１よりも大きい。超伝導チップ１０は、冷却機能を有する試料台３０に形成された凹部３１の内部に配置されており、超伝導チップ１０の第２面１２は、試料台３０に接触していない。また、インターポーザ２０の超伝導チップ１０が実装された実装面２１の一部は、試料台３０の上面に接しており、インターポーザ２０の反対面２２は試料台３０に接していない。
インターポーザ２０の実装面２１の試料台３０に接した部分は、インターポーザ配線層２３が形成されていなくてもよい。また、実装面２１の試料台３０に接した部分に、試料台３０との電気的導通を防ぐために、絶縁膜が形成されていれば、インターポーザ配線層２３が形成されていてもよい。超伝導チップ周囲の温度変化を低減する断熱性を向上させるため、超伝導チップ１０の周囲を真空状態または減圧雰囲気にすることが好ましい。
次に、本実施形態の効果を説明する。本実施形態の超伝導デバイス２では、インターポーザ２０の少なくとも一部及びボード５０の少なくとも一部を試料台３０に接触させている。これにより、インターポーザ２０及びボード５０を熱流路として用いることで、超伝導チップ１０における量子回路１７を極低温に冷却し、超伝導現象を利用することができる。
また、インターポーザ２０の反対面２２は試料台３０に接していないので、インターポーザ２０の反対面２２を、超伝導チップ１０から情報を取り出すための端子２４ａに最大限用いることができる。よって、情報取り出し端子数を増加させることができる。
また、超伝導チップ１０は、冷却機能を有する試料台３０の内部に配置されており、試料台３０に接触していない。すなわち、超伝導チップ１０の第２面１２は、試料台３０の凹部３１の内面との間に空間を介して配置されている。このような構成とすることにより、極低温への温度変化によって生じる超伝導チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。これ以外の構成及び効果は、実施形態１及び２の記載に含まれている。
（変形例１）
次に、実施形態３に係る超伝導デバイスの変形例を説明する。図８は、実施形態３の変形例に係る超伝導デバイスの断面図である。図８に示すように、超伝導デバイス３ａにおいて、ボード５０の下面の一部は、冷却機能を有する試料台３０に接している。また、超伝導デバイス３ａにおいて、ハウジング４５の側面４３は、冷却機能を有する試料台３０に接している。試料台３０は、例えば、板状の部分３０ａを含んでいる。板状の部分３０ａは、ハウジング４５の側面４３を挟んでいる。なお、超伝導デバイス２において、ハウジング４５の側面４３に限らず、ハウジング４５の一端面４１の一部が試料台３０に接してもよいし、ハウジング４５の他端面４２の一部が試料台３０に接してもよい。
本実施形態の超伝導デバイス３ａでは、ボード５０の下面の少なくとも一部及びハウジング４５の側面４３を試料台３０に接触させている。これにより、ボード５０を熱流路として用いることで、超伝導チップ１０における量子回路１７を極低温に冷却し、超伝導現象を利用することができる。
（変形例２）
次に、実施形態３に係る超伝導デバイスの他の変形例を説明する。実施形態３の他の変形例に係る超伝導デバイス３ｂは、超伝導チップ１０の少なくとも一部、インターポーザ２０の少なくとも一部、ソケット４０の少なくともの一部、及び、ボード５０の少なくとも一部は、それぞれ冷却機能を有する試料台３０に接している。図９は、実施形態３の他の変形例に係る超伝導デバイスの断面図である。
図９に示すように、超伝導デバイス３ｂにおいて、超伝導チップ１０の少なくとも一部、インターポーザ２０の少なくとも一部、ソケット４０の少なくともの一部、及び、ボード５０の少なくとも一部は、試料台３０に接している。具体的には、例えば、超伝導チップ１０、インターポーザ２０及びソケット４０は、試料台３０の凹部３１の内部に配置されている。そして、超伝導チップ１０の第２面１２、インターポーザ２０の側面、及び、ソケット４０の側面４３は、試料台３０の凹部３１の内面に接しており、ボード５０の下面は、試料台３０の板状の部分３０ａに接している。なお、さらに、インターポーザ２０の実装面２１及び反対面２２の一部、ソケット４０の一端面４１及び他端面４２の一部のうち、少なくともいずれかを接するようにしてもよい。
超伝導チップ１０は、上方からインターポーザ２０を透過させて見ると、凹部３１よりも小さい。一方、インターポーザ２０は、上方から見ると、凹部３１よりも大きい。超伝導チップ１０は、冷却機能を有する試料台３０に形成された凹部３１の内部に配置されている。一方、インターポーザ２０の超伝導チップ１０が実装された実装面２１の一部は、試料台３０の上面に接している。
超伝導デバイス３ｂでは、超伝導チップ１０、インターポーザ２０、ソケット４０及び、ボード５０の各一部が、試料台３０に接しているので、超伝導デバイス３の冷却性能を向上させることができる。
また、超伝導チップ１０は、冷却機能を有する試料台３０の内部に配置されている。また、超伝導チップ１０の第２面１２は、試料台３０の凹部３１の内面に接している。なお、第２面１２の少なくとも一部が、凹部３１の内面に接してもよい。このような構成とすることにより、超伝導チップ１０を第２面１２側から試料台３０の熱伝導によって冷却することができ、冷却性能を向上させることができる。よって、超伝導チップ１０における量子回路１７を安定動作させることができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、複数の超伝導チップ１０がインターポーザ２０に接続されたもの、複数のインターポーザ２０がソケット４０に接続されたものも、本実施形態の技術的思想の範囲に含まれる。
１、２、２ａ、３、３ａ、３ｂ 超伝導デバイス
１０ 超伝導チップ
１１ 第１面
１２ 第２面
１５ チップ基板
１６ 配線層
１７ 量子回路
１７ａ ジョセフソン接合
１７ｂ ループ回路
１７ｃ 共振器
２０ インターポーザ
２１ 実装面
２２ 反対面
２３ インターポーザ配線層
２３ａ 磁場印加回路
２３ｂ 読み出し部
２４ インターポーザ配線層
２４ａ 端子
２５ インターポーザ基板
２６ ＴＶ
３０ 試料台
３０ａ 板状の部分
３１ 凹部
４０ ソケット
４１ 一端面
４２ 他端面
４３ 側面
４５ ハウジング
４７ 可動ピン
４８ 位置決めピン
５０ ボード
５１ コネクタ
５２ ビアホール
５３ めっき層
５４ ボード配線層
５５ ボード基板
ＢＰ バンプ

Claims (8)

  1. 超伝導チップと、
    前記超伝導チップが実装されたインターポーザと、
    前記インターポーザに対向して配置され、可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、
    前記ソケットに対向して配置され、外部への入出力となるコネクタが形成されたボードを備え、
    前記ボードは、ビアホールが形成され、当該ビアホールの端子の一端が前記可動ピンの端子の一端と電気的に接続すると共に、前記ビアホールの穴径が、前記ビアホールに接続する前記可動ピンの先端部分の直径より小さい、
    超伝導デバイス。
  2. 前記ボードは、前記ビアホールに接続された配線層を備え、前記配線層と前記コネクタが電気的に接続された、
    請求項１に記載の超伝導デバイス。
  3. 前記配線層は、前記ソケットに対向した面とは反対面に配置された、請求項２に記載の超伝導デバイス。
  4. 前記ボードは、複数の絶縁層及び複数の導体層を含む多層構造を有し、前記ボードの内部に前記配線層が形成された、請求項２に記載の超伝導デバイス。
  5. 前記超伝導チップ、前記インターポーザ、前記ソケット、及び、前記ボードのうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
    請求項１～４のいずれか１項に記載の超伝導デバイス。
  6. 前記超伝導チップは、冷却機能を有する試料台に形成された凹部の内部に配置され、
    前記インターポーザの一部は、前記試料台に接した、
    請求項５に記載の超伝導デバイス。
  7. 前記超伝導チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
    前記第２面の少なくとも一部は、前記凹部の内面に接した、
    請求項６に記載の超伝導デバイス。
  8. 前記ハウジングは、前記可動ピンの一端が突出した一端面と、前記可動ピンの他端が突出した他端面と、前記一端面の周縁と前記他端面の周縁とを接続する側面と、を有し、
    前記一端面、前記他端面及び前記側面のうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
    請求項１～７のいずれか１項に記載の超伝導デバイス。
JP2021082873A 2021-05-17 2021-05-17 超伝導デバイス Pending JP2022176437A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021082873A JP2022176437A (ja) 2021-05-17 2021-05-17 超伝導デバイス
US17/741,659 US20220367780A1 (en) 2021-05-17 2022-05-11 Superconducting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021082873A JP2022176437A (ja) 2021-05-17 2021-05-17 超伝導デバイス

Publications (1)

Publication Number Publication Date
JP2022176437A true JP2022176437A (ja) 2022-11-30

Family

ID=83998070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021082873A Pending JP2022176437A (ja) 2021-05-17 2021-05-17 超伝導デバイス

Country Status (2)

Country Link
US (1) US20220367780A1 (ja)
JP (1) JP2022176437A (ja)

Also Published As

Publication number Publication date
US20220367780A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
EP0117111B1 (en) Semiconductor device assembly
US10734567B2 (en) Bump bonded cryogenic chip carrier
US20220344562A1 (en) Quantum device
JP6153471B2 (ja) 超小型電子ユニット、積層アセンブリ、システム、及びモジュール
JP2023105033A (ja) 量子デバイス
US12108690B2 (en) Quantum device
US20240136274A1 (en) Quantum device
JP2022176437A (ja) 超伝導デバイス
JP7552091B2 (ja) 量子デバイス
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
US20210399193A1 (en) Quantum device and method of manufacturing the same
JP7456304B2 (ja) 量子デバイス
US20230008193A1 (en) Quantum device
JPH01500945A (ja) 低温一体的チップ
US20240065116A1 (en) Quantum device
US20240079281A1 (en) Quantum device
JP2016040799A (ja) 実装基板
US20210408358A1 (en) Quantum device and method of manufacturing the same
US11696517B2 (en) Quantum device and method of manufacturing the same
JP2012235008A (ja) 超電導電流リード及び超電導マグネット装置
JP2004297361A (ja) 超伝導フィルタパッケージ

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240415