JPH0519161B2 - - Google Patents
Info
- Publication number
- JPH0519161B2 JPH0519161B2 JP57011650A JP1165082A JPH0519161B2 JP H0519161 B2 JPH0519161 B2 JP H0519161B2 JP 57011650 A JP57011650 A JP 57011650A JP 1165082 A JP1165082 A JP 1165082A JP H0519161 B2 JPH0519161 B2 JP H0519161B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- low
- temperature operating
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000463 material Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 32
- 239000000758 substrate Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
ジヨセフソンデバイスを主たる能動素子として
用いるジヨセフソン計算機に係り、特に超電導性
配線を多用する実装方式に好適な構造、電気結線
方式および材料組合せと製造方法に関する。
用いるジヨセフソン計算機に係り、特に超電導性
配線を多用する実装方式に好適な構造、電気結線
方式および材料組合せと製造方法に関する。
従来のジヨセフソン計算機の実装構造では、電
気配線の一部に白金ピン(常電導体)を用いるな
ど完全な超電導性接続ができなかつた。これによ
り信号電流が減衰する欠点があつた。
気配線の一部に白金ピン(常電導体)を用いるな
ど完全な超電導性接続ができなかつた。これによ
り信号電流が減衰する欠点があつた。
本発明の基本的にすべての計算機内部の実装配
線を超電導性接続として、計算機内部における信
号の温度の減衰をなくし設計を容易にすると共に
不要のジユール損による発熱をなくすることを第
1の目的とする。さらに、実装配線構造全体の室
温での検査を容易にすることを第2の目的とす
る。
線を超電導性接続として、計算機内部における信
号の温度の減衰をなくし設計を容易にすると共に
不要のジユール損による発熱をなくすることを第
1の目的とする。さらに、実装配線構造全体の室
温での検査を容易にすることを第2の目的とす
る。
製造された実装基板等を77Kなど高温で動作す
る半導体デバイスにも適用可能にすることを第3
の目的とする。
る半導体デバイスにも適用可能にすることを第3
の目的とする。
ジヨセフソン計算機では、4.2Kなど極低温で
動作させデバイス自身は超電導性をもちそのチツ
プ内配線も超電導性をもつ。実装構造の中に従来
のように常電導性部分があると信号減衰、発熱、
信号遅延が生じ計算機設計を著しく困難にする。
動作させデバイス自身は超電導性をもちそのチツ
プ内配線も超電導性をもつ。実装構造の中に従来
のように常電導性部分があると信号減衰、発熱、
信号遅延が生じ計算機設計を著しく困難にする。
本発明はこの困難を解決するための実装構造を
提供する。本発明の構造は、高温領域で超電導材
料の抵抗値が比較的大きく検査困難であつた事態
をも同時に解決している。
提供する。本発明の構造は、高温領域で超電導材
料の抵抗値が比較的大きく検査困難であつた事態
をも同時に解決している。
第1図は、計算機の構成要素となるハードウエ
アを模式的に示すもので、100,110,12
0、は3枚のブラツタ(配線基板)をあらわす。
また200,210はブラツタ上に置かれるモジ
ユール(配線基板)をあらわす。このモジユール
上は複数枚のLSIチツプが搭載されるが図示され
ていない。
アを模式的に示すもので、100,110,12
0、は3枚のブラツタ(配線基板)をあらわす。
また200,210はブラツタ上に置かれるモジ
ユール(配線基板)をあらわす。このモジユール
上は複数枚のLSIチツプが搭載されるが図示され
ていない。
モジユール内配線はLSIチツプを相互に接続す
るためのもので、この接続用配線は第2図に示す
ような超電導線材(薄膜)1と常電導線材(薄
膜)2の重ね膜によつて構成される。プラツタ内
で行なわれるモジユール間の電気的接続も第2図
と同様を構成とし、第1図中の11,12で示さ
れるように超電導線11と常電導線12によつて
二重に接続される。プラツタ間の接続用配線も第
1図に示すように超電導線材1と常電動線材2に
よつて二重に接続される。この配線には、第3図
に示すような常電導線材(ワイヤ)2を芯としそ
の外周に超電導性被覆膜1をもつ構造材を使用で
きる。
るためのもので、この接続用配線は第2図に示す
ような超電導線材(薄膜)1と常電導線材(薄
膜)2の重ね膜によつて構成される。プラツタ内
で行なわれるモジユール間の電気的接続も第2図
と同様を構成とし、第1図中の11,12で示さ
れるように超電導線11と常電導線12によつて
二重に接続される。プラツタ間の接続用配線も第
1図に示すように超電導線材1と常電動線材2に
よつて二重に接続される。この配線には、第3図
に示すような常電導線材(ワイヤ)2を芯としそ
の外周に超電導性被覆膜1をもつ構造材を使用で
きる。
本構成によれば、第1図のハードウエアが超電
導材料の転移温度Tc以下の空間に置かれれば、
すべての接続は超電導性接続となる。
導材料の転移温度Tc以下の空間に置かれれば、
すべての接続は超電導性接続となる。
超電導線材としてはPb、Nbが用いられるが、
これらはTcより高温では一般の常電導性金属で
あるCu、Alにくらべて抵抗率がたかい。このた
め、Tc以上の温度では電流は主に常電導線材を
ながれる。また、Tc以下の温度では抵抗がゼロ
もある超電導線材をながれる。
これらはTcより高温では一般の常電導性金属で
あるCu、Alにくらべて抵抗率がたかい。このた
め、Tc以上の温度では電流は主に常電導線材を
ながれる。また、Tc以下の温度では抵抗がゼロ
もある超電導線材をながれる。
本構造を用いれば、モジユールやプラツタを室
温で検査する場合、配線抵抗が小さくできるため
電気的接続の良否判定が容易である。
温で検査する場合、配線抵抗が小さくできるため
電気的接続の良否判定が容易である。
本構造をジヨセフソン計算機用実装構造として
用いれば電流によるジユール発熱が僅少または
ゼロとなり、配線抵抗がゼロになるための信号
電流の減衰が僅少となり、配線に付随する寄生
インダクタンスLparaと配線抵抗Rparaの比、
(Lpara/Rpara)、で与えられる時定数で代表され
る、信号遅延を設計上考慮する必要がなく設計が
単純化される、などの利点がある。
用いれば電流によるジユール発熱が僅少または
ゼロとなり、配線抵抗がゼロになるための信号
電流の減衰が僅少となり、配線に付随する寄生
インダクタンスLparaと配線抵抗Rparaの比、
(Lpara/Rpara)、で与えられる時定数で代表され
る、信号遅延を設計上考慮する必要がなく設計が
単純化される、などの利点がある。
以下、本発明を実施例をもとに詳細に説明す
る。
る。
第4図は、4ケのLSI等、集積回路チツプ、3
00,301,302,303、を搭載したモジ
ユール200の構成を示す。モジユール内配線は
モジユール板表面上において、第2図に示したよ
うな薄膜重ね膜によつて電気的に接続される。
00,301,302,303、を搭載したモジ
ユール200の構成を示す。モジユール内配線は
モジユール板表面上において、第2図に示したよ
うな薄膜重ね膜によつて電気的に接続される。
モジユール基板は50mm×25mmの面積をもち、厚
さ約3mmのSi結晶基板を用いている。Si基板の主
面は熱酸化SiO2膜によつて被覆されているが、
このSiO2膜は必ずしも必要でない。モジユール
基板面上の配線層は、通常のホトエツチング法に
よつて形成される。SiO2膜直上に〜500Å厚さの
Cr膜を披着形成し重ねて〜2000Å厚さのAl膜を
披着形成して常電導性線部分となす。これらのエ
ツチングには硝酸第2セリウムアンモニウムを含
む溶液を用いることができる。このあと、AZレ
ジスト膜によるリフトオフ法によつて〜3000Å厚
さのNb膜を被着形成できる。なおSiO2被覆を用
いない場合は、使用温度でのSi基板抵抗が1〜
100Ωcm以上であることを要するが、上と同様の
工程でCrおよびAl膜を披着形成できる。このあ
と、フツ酸系のエツチング液を用いるホトエツチ
ング法により、Nb膜を被着形成できる。
さ約3mmのSi結晶基板を用いている。Si基板の主
面は熱酸化SiO2膜によつて被覆されているが、
このSiO2膜は必ずしも必要でない。モジユール
基板面上の配線層は、通常のホトエツチング法に
よつて形成される。SiO2膜直上に〜500Å厚さの
Cr膜を披着形成し重ねて〜2000Å厚さのAl膜を
披着形成して常電導性線部分となす。これらのエ
ツチングには硝酸第2セリウムアンモニウムを含
む溶液を用いることができる。このあと、AZレ
ジスト膜によるリフトオフ法によつて〜3000Å厚
さのNb膜を被着形成できる。なおSiO2被覆を用
いない場合は、使用温度でのSi基板抵抗が1〜
100Ωcm以上であることを要するが、上と同様の
工程でCrおよびAl膜を披着形成できる。このあ
と、フツ酸系のエツチング液を用いるホトエツチ
ング法により、Nb膜を被着形成できる。
このCr−Al−Nb重ね膜の組合せは、Crが基板
との接着性改善に有効であり、Alが軟かい金属
であるためにその上に形成するNb薄膜の内部応
力を緩和する役割をなすもので、配線構造のはく
離を生じ難い好適な組合せとなつている。
との接着性改善に有効であり、Alが軟かい金属
であるためにその上に形成するNb薄膜の内部応
力を緩和する役割をなすもので、配線構造のはく
離を生じ難い好適な組合せとなつている。
本モジユール表面上に、重ねてさらに第2層の
配線導体を形成するには、上で得られた配線基板
上にポリイミド系樹脂(ポリイミドイソインドロ
キナゾリン、商品名PIQ)を塗布して表面を平坦
化し、さらに上と同様の配線形成を行えばよい。
第2層導体と第1層導体との接続のためには、通
常のスルーホール形成技術を用いればよいが、
Al同志のスルーホール接続とNb同志のスルーホ
ール接続を別個に行う必要がある。
配線導体を形成するには、上で得られた配線基板
上にポリイミド系樹脂(ポリイミドイソインドロ
キナゾリン、商品名PIQ)を塗布して表面を平坦
化し、さらに上と同様の配線形成を行えばよい。
第2層導体と第1層導体との接続のためには、通
常のスルーホール形成技術を用いればよいが、
Al同志のスルーホール接続とNb同志のスルーホ
ール接続を別個に行う必要がある。
本モジユールとLSIと接続は超電導性の半田合
金によるCCB技術によつて行われているものと
する。
金によるCCB技術によつて行われているものと
する。
本法によればモジユール内のすべての配線は超
電導性の接続とすることができる。
電導性の接続とすることができる。
次に前記と同様の効果がある別の材料組合わせ
と製造方法について実施例を示す。モジユール基
板として同じSi基板を用いる。Si基板の主面は
SiO2膜によつて被覆されているが、このSiO2膜
は必らずしも必要でない。ここでは初めに常電導
配線形成のため、〜1000Å厚さのTi膜を披着形
成し重ねて〜4000Å厚さのCu膜を蒸着法により
被着形成する。同じ蒸着装置でさらに続けて〜
4000Å厚さのNb膜を被着形成する。このあとホ
トエツチング法により配線パターンの形成を行
う。Nb膜のエツチングはフツ酸系の液を用い、
つづけてCu膜のエツチングのためにH2SO4、
H2O2を含む水溶液を用いる。さらにつづけてTi
膜のエツチングのために、エチレンジアミン四酢
酸、H2O2、NH4OH、を含む水溶液を用いる。
このTi−Cu−Nb重ね膜の組合せは、Tiが基板と
の接着性を保ち、Cuが軟かい金属であるためそ
の上に形成するNb膜の内部応力を緩和し、Cuと
Nbの膜の拡散混合が多少生じてもNb膜の超電導
性が損われない好適な材料組合せとなつている。
と製造方法について実施例を示す。モジユール基
板として同じSi基板を用いる。Si基板の主面は
SiO2膜によつて被覆されているが、このSiO2膜
は必らずしも必要でない。ここでは初めに常電導
配線形成のため、〜1000Å厚さのTi膜を披着形
成し重ねて〜4000Å厚さのCu膜を蒸着法により
被着形成する。同じ蒸着装置でさらに続けて〜
4000Å厚さのNb膜を被着形成する。このあとホ
トエツチング法により配線パターンの形成を行
う。Nb膜のエツチングはフツ酸系の液を用い、
つづけてCu膜のエツチングのためにH2SO4、
H2O2を含む水溶液を用いる。さらにつづけてTi
膜のエツチングのために、エチレンジアミン四酢
酸、H2O2、NH4OH、を含む水溶液を用いる。
このTi−Cu−Nb重ね膜の組合せは、Tiが基板と
の接着性を保ち、Cuが軟かい金属であるためそ
の上に形成するNb膜の内部応力を緩和し、Cuと
Nbの膜の拡散混合が多少生じてもNb膜の超電導
性が損われない好適な材料組合せとなつている。
第5図は本発明の多層配線構造の実施例を示す
図である。モジユール板200は第4図と同様の
ものであり、前述のポリイミド系樹脂等を用いる
多層配線技術により、3層の配線導体201,2
02,203が形成されている。第1層配線と第
2層配線を上下に重なるように平行に配置して、
高速信号伝播用のストリツプライン構造とするこ
とは任意である。モジユール板を複数個搭載する
ためのプラツタ板についても、上述のプラツタ板
と同様の金属の組合せ、同様の配置構造、とする
ことができる。
図である。モジユール板200は第4図と同様の
ものであり、前述のポリイミド系樹脂等を用いる
多層配線技術により、3層の配線導体201,2
02,203が形成されている。第1層配線と第
2層配線を上下に重なるように平行に配置して、
高速信号伝播用のストリツプライン構造とするこ
とは任意である。モジユール板を複数個搭載する
ためのプラツタ板についても、上述のプラツタ板
と同様の金属の組合せ、同様の配置構造、とする
ことができる。
次に本発明の他の重要な構成要件であるピン接
続について述べる。
続について述べる。
第6図は回路基板(モジユール板)200の上
にピン接続を行うための、配線構造を示す。穴2
04はピンがはめ合うためのもので、穴径は〜
200μmとした。超電導性のピン接続を可能にす
るために、超電導性金属薄膜をピン穴204の周
辺で丸く拡がるように円板状に形成しておく必要
がある。
にピン接続を行うための、配線構造を示す。穴2
04はピンがはめ合うためのもので、穴径は〜
200μmとした。超電導性のピン接続を可能にす
るために、超電導性金属薄膜をピン穴204の周
辺で丸く拡がるように円板状に形成しておく必要
がある。
ピンはCu、pt、真ちゆう等の常電導性金属を
用いその周囲にPb、Nb等の超電導性金属を被覆
した構造とする。第7図にその断面形状を示す
が、ピンの先端はピン穴204にはめ合うものと
する。ピンの常電導金属芯22はここでPtとし
た。また周囲の超電導性金属21としてはメツキ
によるPbとした。ピン側のPb被覆21は、回路
基板側のNb膜23と直接に接触して超電導性接
続を可能にする。このNb膜23の下には、Al膜
24、Cr膜25があり、これらが回路基板側の
常電導性配線となつている。この配線は直接Si基
板26に接触しているが、Si基板の抵抗率は〜
100Ωcm以上と高抵抗性のものを用いており電流
がもれることは少ない。基板側ピン穴の周辺領域
27は、あらかじめ不純物元素Bなどが1018cm-3
〜1020cm-3の濃度で拡散されており局部的低抵抗
層27を形成している。ピン穴の内部には穴加工
のあとInなどの接着を目的とする金属半田が少量
充填され、ピンの先端29と接触している。この
構造によれば、ピンの先端29から、In28、基
板低抵抗層27、Cr膜25、Al膜24の経路に
よつて、ピンと基板配線との間の常電導性接続が
可能となる。
用いその周囲にPb、Nb等の超電導性金属を被覆
した構造とする。第7図にその断面形状を示す
が、ピンの先端はピン穴204にはめ合うものと
する。ピンの常電導金属芯22はここでPtとし
た。また周囲の超電導性金属21としてはメツキ
によるPbとした。ピン側のPb被覆21は、回路
基板側のNb膜23と直接に接触して超電導性接
続を可能にする。このNb膜23の下には、Al膜
24、Cr膜25があり、これらが回路基板側の
常電導性配線となつている。この配線は直接Si基
板26に接触しているが、Si基板の抵抗率は〜
100Ωcm以上と高抵抗性のものを用いており電流
がもれることは少ない。基板側ピン穴の周辺領域
27は、あらかじめ不純物元素Bなどが1018cm-3
〜1020cm-3の濃度で拡散されており局部的低抵抗
層27を形成している。ピン穴の内部には穴加工
のあとInなどの接着を目的とする金属半田が少量
充填され、ピンの先端29と接触している。この
構造によれば、ピンの先端29から、In28、基
板低抵抗層27、Cr膜25、Al膜24の経路に
よつて、ピンと基板配線との間の常電導性接続が
可能となる。
ピンの他端はコネクターを介して他のピンまた
は室温領域に向うケーブルに接続される。金属が
超導動性を示す温度範囲の空間から、超電導性を
失うより高い温度の空間にまでまたがつて、ケー
ブルが配置される場合を考える。ケーブルの基本
構造は第3図で述べたが、一般に超電導性金属は
室温付近では抵抗率が高く電流のながれを妨げ
る。このため高温度の空間範囲では常電導性金属
に主たる電気的接続を施して、ケーブル自体の導
通抵抗を小さくすることが望ましい。これらの接
続を可能にするケーブルと接続方式の実施例(断
面図)を第8図に示す。
は室温領域に向うケーブルに接続される。金属が
超導動性を示す温度範囲の空間から、超電導性を
失うより高い温度の空間にまでまたがつて、ケー
ブルが配置される場合を考える。ケーブルの基本
構造は第3図で述べたが、一般に超電導性金属は
室温付近では抵抗率が高く電流のながれを妨げ
る。このため高温度の空間範囲では常電導性金属
に主たる電気的接続を施して、ケーブル自体の導
通抵抗を小さくすることが望ましい。これらの接
続を可能にするケーブルと接続方式の実施例(断
面図)を第8図に示す。
ケーブルはCu線材32を芯としてもち、その
周囲にPbメツキ膜31を披着形成したものであ
る。Cu芯は400μm直径、Pbメツキの厚さは〜
150μmとした。その周囲はテフロン被覆を行つ
ているが図示されていない。このケーブル構造は
液体ヘリウムの満された空間では、Pbメツキ層
のみに電流が集中して流れることを可能にする。
液体ヘリウムの液面33より上では、Pb材料の
超電導性が失われPbメツキ層の抵抗率はCu母材
の抵抗率より大きくなる。このため、室温空間に
近づくとケーブル内電流は圧倒的にCu材に集中
して流れる。第8図の上部に室温付近にあるケー
ブルコネクター34の断面の一部を示すが、電気
的接続はCu母材32とコネクター34とを直接
かしめることによつて行つた。本ケーブル構造な
らびに電気的接続方式によれば、極低温領域と室
温領域とを極小の抵抗で接続することができ、微
小な電流信号を効果的に伝送することができる。
周囲にPbメツキ膜31を披着形成したものであ
る。Cu芯は400μm直径、Pbメツキの厚さは〜
150μmとした。その周囲はテフロン被覆を行つ
ているが図示されていない。このケーブル構造は
液体ヘリウムの満された空間では、Pbメツキ層
のみに電流が集中して流れることを可能にする。
液体ヘリウムの液面33より上では、Pb材料の
超電導性が失われPbメツキ層の抵抗率はCu母材
の抵抗率より大きくなる。このため、室温空間に
近づくとケーブル内電流は圧倒的にCu材に集中
して流れる。第8図の上部に室温付近にあるケー
ブルコネクター34の断面の一部を示すが、電気
的接続はCu母材32とコネクター34とを直接
かしめることによつて行つた。本ケーブル構造な
らびに電気的接続方式によれば、極低温領域と室
温領域とを極小の抵抗で接続することができ、微
小な電流信号を効果的に伝送することができる。
以上述べたごとく本発明によれば、低温で動作
するジヨセフソン計算機において、低温領域では
超電導性の電気配線とすることができ、室温に近
い高温領域では比較的低抵抗で常電導性の電気配
線を行うことができる。この結果、ジヨセフソン
計算機の信号減衰をなくし発熱を僅少にでき、そ
の設計を容易ならしめる効果がある。さらに第2
の効果として、多数の複雑な配線経路をもつ計算
機実装系の検査を室温で行うことが容易になる。
さらに本発明の実装系に、低温領域で動作する半
導体デバイス集積回路チツプを搭載することも可
能になる。
するジヨセフソン計算機において、低温領域では
超電導性の電気配線とすることができ、室温に近
い高温領域では比較的低抵抗で常電導性の電気配
線を行うことができる。この結果、ジヨセフソン
計算機の信号減衰をなくし発熱を僅少にでき、そ
の設計を容易ならしめる効果がある。さらに第2
の効果として、多数の複雑な配線経路をもつ計算
機実装系の検査を室温で行うことが容易になる。
さらに本発明の実装系に、低温領域で動作する半
導体デバイス集積回路チツプを搭載することも可
能になる。
第1図は本発明の実施例の実装系構成を示す概
念図、第2図第3図は電気的接続構造を示す鳥か
ん図、第4図は回路基板の構造を示す鳥かん図、
第5図は多層化回路基板を示す斜視図、第6図は
ピン接続構造を示す鳥かん図、第7図は回路基板
とピンとの接続状況を示す部分断面図、第8図は
ケーブルとその接続状況を示す断面図である。 1……超電導性接続部位、2……常電導性接続
部位、11……プラツタ上の超電導性配線、12
……プラツタ上の常電導性配線、21……ピンに
おける超電導性部位、22……ピンにおける常電
導性部位、23……回路基板上の超電導性配線
(Nb)、24……回路基板上の常電導性配線
(Al)、25……Cr薄膜、26……Si基板、27
……低抵抗層領域、28……金属半田、29……
ピンの先端部分、31……Pbメツキ膜、32…
…Cu線材、33……液体ヘリウムの液面境界、
34……常電導性コネクタ、100,110,1
20……プラツタ(基板)、200,210、…
…モジユール(基板)、201……回路基上の表
面層配線、202,203、……回路基板の内部
配線、204……回路基板上のピン挿入穴、30
0,301,302,303、……集積回路チツ
プ。
念図、第2図第3図は電気的接続構造を示す鳥か
ん図、第4図は回路基板の構造を示す鳥かん図、
第5図は多層化回路基板を示す斜視図、第6図は
ピン接続構造を示す鳥かん図、第7図は回路基板
とピンとの接続状況を示す部分断面図、第8図は
ケーブルとその接続状況を示す断面図である。 1……超電導性接続部位、2……常電導性接続
部位、11……プラツタ上の超電導性配線、12
……プラツタ上の常電導性配線、21……ピンに
おける超電導性部位、22……ピンにおける常電
導性部位、23……回路基板上の超電導性配線
(Nb)、24……回路基板上の常電導性配線
(Al)、25……Cr薄膜、26……Si基板、27
……低抵抗層領域、28……金属半田、29……
ピンの先端部分、31……Pbメツキ膜、32…
…Cu線材、33……液体ヘリウムの液面境界、
34……常電導性コネクタ、100,110,1
20……プラツタ(基板)、200,210、…
…モジユール(基板)、201……回路基上の表
面層配線、202,203、……回路基板の内部
配線、204……回路基板上のピン挿入穴、30
0,301,302,303、……集積回路チツ
プ。
Claims (1)
- 【特許請求の範囲】 1 集積回路チツプと上記集積回路チツプを外部
に接続するための第1の配線導体とを有する複数
個の配線基板と、上記配線基板間を接続する第2
の配線導体とを備え、上記第1及び第2の配線導
体はそれぞれ常電導性材質の第1の配線部材と超
電導性材質の第2の配線部材の多重構造からな
り、上記配線基板間の接続は、上記第1及び第2
の配線導体の第1の配線部材同士及び第2の配線
部材同士をそれぞれ接続することにより行うこと
を特徴とする低温動作形計算機。 2 特許請求の範囲第1項に記載の低温動作形計
算機において、前記多重構造は前記第1の配線部
材よりなる膜と、この膜上に形成された前記第2
の配線部材よりなる膜との積層構造である低温動
作形計算機。 3 特許請求の範囲第1項に記載の低温動作形計
算機において、前記多重構造は前記第1の配線部
材よりなる芯体と、この芯体を被覆する前記第2
の配線部材よりなる被覆膜との線材構造である低
温動作形計算機。 4 特許請求の範囲第2項に記載の低温動作形計
算機において、前記第1の配線部材はCr膜とこ
の上に積層されたAl膜よりなり、前記第2の配
線部材は上記Al膜の上に積層されたNb膜である
低温動作形計算機。 5 特許請求の範囲第2項に記載の低温動作形計
算機において、前記第1の配線部材はTi膜とこ
の上に積層されたCu膜よりなり、前記第2の配
線部材は上記Cu膜の上に積層されたNb膜である
低温動作形計算機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57011650A JPS58129616A (ja) | 1982-01-29 | 1982-01-29 | 低温動作形計算機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57011650A JPS58129616A (ja) | 1982-01-29 | 1982-01-29 | 低温動作形計算機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58129616A JPS58129616A (ja) | 1983-08-02 |
JPH0519161B2 true JPH0519161B2 (ja) | 1993-03-16 |
Family
ID=11783824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57011650A Granted JPS58129616A (ja) | 1982-01-29 | 1982-01-29 | 低温動作形計算機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58129616A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6484470B2 (ja) * | 2015-03-18 | 2019-03-13 | 昭和電線ケーブルシステム株式会社 | 電流リード |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50159693A (ja) * | 1974-05-30 | 1975-12-24 | ||
JPS55102116A (en) * | 1979-01-31 | 1980-08-05 | Hitachi Cable | Compound superconductor |
-
1982
- 1982-01-29 JP JP57011650A patent/JPS58129616A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50159693A (ja) * | 1974-05-30 | 1975-12-24 | ||
JPS55102116A (en) * | 1979-01-31 | 1980-08-05 | Hitachi Cable | Compound superconductor |
Also Published As
Publication number | Publication date |
---|---|
JPS58129616A (ja) | 1983-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4710592A (en) | Multilayer wiring substrate with engineering change pads | |
US4472876A (en) | Area-bonding tape | |
US4692839A (en) | Multiple chip interconnection system and package | |
JP3137596B2 (ja) | 自己整合コネクタを含む半導体構造及びその製造方法 | |
JP2000164765A (ja) | 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 | |
WO1993000703A1 (en) | Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting | |
JPS6338247A (ja) | Icチップ用高密度マイクロパッケ−ジ | |
JPS58187B2 (ja) | パツケ−ジ・モジユ−ル | |
JPH04234198A (ja) | 多層回路装置の製造方法 | |
CA1238959A (en) | Area-bonding tape | |
JP3280327B2 (ja) | テスト・プローブ構造体及びその製造方法 | |
JPH0519161B2 (ja) | ||
JP3096235B2 (ja) | プローブ構造およびその製造方法 | |
WO1991000683A2 (en) | Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting | |
JP2541102B2 (ja) | 同軸フリップチップ接続構造の形成方法 | |
JP2730492B2 (ja) | 半導体装置 | |
JP2729647B2 (ja) | 熱電装置の製造方法 | |
JPS603796B2 (ja) | 超電導回路用コンタクト | |
JPS63263745A (ja) | 配線 | |
JP2757639B2 (ja) | 超電導多層配線 | |
JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
JPS606098B2 (ja) | 半導体集積回路 | |
JPH0114715B2 (ja) | ||
Perfecto et al. | MCM-D/C packaging solution for IBM latest S/390 servers | |
JPS61272941A (ja) | 半導体基板の結合方法 |