AT511758A3 - Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug - Google Patents

Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug Download PDF

Info

Publication number
AT511758A3
AT511758A3 ATA506/2012A AT5062012A AT511758A3 AT 511758 A3 AT511758 A3 AT 511758A3 AT 5062012 A AT5062012 A AT 5062012A AT 511758 A3 AT511758 A3 AT 511758A3
Authority
AT
Austria
Prior art keywords
layer
semifinished product
opening area
circuit board
printed circuit
Prior art date
Application number
ATA506/2012A
Other languages
English (en)
Other versions
AT511758A2 (de
AT511758B1 (de
Inventor
Udo Bechtloff
Lutz Lange
Sven Uhlig
Original Assignee
Ksg Leiterplatten Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ksg Leiterplatten Gmbh filed Critical Ksg Leiterplatten Gmbh
Publication of AT511758A2 publication Critical patent/AT511758A2/de
Publication of AT511758A3 publication Critical patent/AT511758A3/de
Application granted granted Critical
Publication of AT511758B1 publication Critical patent/AT511758B1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbzeug und ein Verfahren zum Herstellen eines Halbzeuges für eine Leiterplatte. Das Verfahren umfasst die folgenden Schritte: Ausbilden einer Isolierschicht (2) aus einem elektrisch isolierenden Material, Herstellen einer außen liegenden Leitungsschicht (3; 4) aus Aluminium auf der Isolierschicht (2), Ausbilden einer Durchgangsöffnung (6) durch die Isolierschicht (2) und die Leitungsschicht (3; 4) hindurch, derart, dass im Bereich der Durchgangsöffnung (5) ein Öffnungsbereich, welcher der Leitungsschicht (3; 4) zugeordnet ist, und ein weiterer Öffnungsbereich gebildet werden, welcher der Isolierschicht (2) zugeordnet ist, Vorbereiten des Öffnungsbereiches für eine Metallisierung, indem im Öffnungsbereicheine Aktivierungsschicht (7) aufgetragen wird, Vorbereiten des weiteren Öffnungsbereiches für eine Metallisierung, indem im weiteren Öffnungsbereich eine weitere Aktivierungsschicht (10) aufgetragen wird, und Metallisieren des Öffnungsbereiches und des weiteren Öffnungsbereiches, indem auf der Aktivierungsschicht (7) im Öffnungsbereich und der weiteren Aktivierungsschicht (10) im weiteren Öffnungsbereich jeweils eine Metallisierungsschicht (11) aus einem oder mehreren elektrisch leitenden Materialien abgeschiedenwird.
ATA506/2012A 2011-05-17 2012-04-26 Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug AT511758B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011050424.9A DE102011050424B4 (de) 2011-05-17 2011-05-17 Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte

Publications (3)

Publication Number Publication Date
AT511758A2 AT511758A2 (de) 2013-02-15
AT511758A3 true AT511758A3 (de) 2013-12-15
AT511758B1 AT511758B1 (de) 2014-03-15

Family

ID=47087817

Family Applications (1)

Application Number Title Priority Date Filing Date
ATA506/2012A AT511758B1 (de) 2011-05-17 2012-04-26 Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug

Country Status (3)

Country Link
AT (1) AT511758B1 (de)
CH (1) CH705020B1 (de)
DE (1) DE102011050424B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT515069B1 (de) 2013-11-07 2019-10-15 At & S Austria Tech & Systemtechnik Ag Leiterplattenstruktur

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462832A (en) * 1966-10-24 1969-08-26 Gen Dynamics Corp Process for fabricating high density multilayer electrical interconnections
GB2057351A (en) * 1979-04-30 1981-04-01 Kollmorgen Tech Corp Laminated blanks
JPS6489392A (en) * 1987-09-29 1989-04-03 Ibiden Co Ltd Manufacture of printed wiring board
EP0471386A2 (de) * 1984-11-02 1992-02-19 Amp-Akzo Corporation Verfahren zur Herstellung von leitenden Mustern auf Substraten auf Basis von thermoplastischen Polymeren
JPH04287937A (ja) * 1991-02-26 1992-10-13 Sony Corp プリント配線板
JPH0774444A (ja) * 1993-09-01 1995-03-17 O K Print:Kk プリント配線基板
US20020195716A1 (en) * 2001-02-27 2002-12-26 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US20050178669A1 (en) * 2004-02-17 2005-08-18 Strubbe John L. Method of electroplating aluminum
US20070141310A1 (en) * 2005-12-19 2007-06-21 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462832A (en) * 1966-10-24 1969-08-26 Gen Dynamics Corp Process for fabricating high density multilayer electrical interconnections
GB2057351A (en) * 1979-04-30 1981-04-01 Kollmorgen Tech Corp Laminated blanks
EP0471386A2 (de) * 1984-11-02 1992-02-19 Amp-Akzo Corporation Verfahren zur Herstellung von leitenden Mustern auf Substraten auf Basis von thermoplastischen Polymeren
JPS6489392A (en) * 1987-09-29 1989-04-03 Ibiden Co Ltd Manufacture of printed wiring board
JPH04287937A (ja) * 1991-02-26 1992-10-13 Sony Corp プリント配線板
JPH0774444A (ja) * 1993-09-01 1995-03-17 O K Print:Kk プリント配線基板
US20020195716A1 (en) * 2001-02-27 2002-12-26 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US20050178669A1 (en) * 2004-02-17 2005-08-18 Strubbe John L. Method of electroplating aluminum
US20070141310A1 (en) * 2005-12-19 2007-06-21 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
DE102011050424A1 (de) 2012-11-22
CH705020A2 (de) 2012-11-30
DE102011050424B4 (de) 2017-09-28
AT511758A2 (de) 2013-02-15
AT511758B1 (de) 2014-03-15
CH705020B1 (de) 2016-03-31

Similar Documents

Publication Publication Date Title
JP2015042785A5 (de)
EP2883633A3 (de) Verfahren zur Herstellung von metallischen Werkstoffen mit verbesserter Leistung
CN104904326A (zh) 用于生产印制电路板的半成品、印制电路板及其生产方法
EP3796365A3 (de) Vorrichtung und verfahren zum bonden von substraten
MX2017007877A (es) Método para fabricar un panel emparedado.
EP2540176A3 (de) Handschuh und Verfahren für dessen Herstellung
AT516639A3 (de) Verfahren zur Fertigung eines elektronischen Moduls
CN102781168B (zh) 一种无引线金手指板的制作方法
MX2016008064A (es) Metodo de produccion de un sistema de pintura multicapa.
CN102781171A (zh) 一种多层无引线金手指电路板的制作方法
AT518252A5 (de) Verfahren zum Herstellen einer aus wenigstens zwei Leiterplattenbereichen bestehenden Leiterplatte sowie Leiterplatte
JP2015010275A5 (ja) キャリア付銅箔、その製造方法、銅張積層板の製造方法及びプリント配線板の製造方法
AT511758A3 (de) Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug
MX2022007895A (es) Recubrimiento para centros comestibles; sistema y proceso de recubrimiento y productos recubiertos preparados a partir de ellos.
PH12016500496B1 (en) Method of selectively treating copper in the presence of further metal
EP2009970A3 (de) Verfahren zur Herstellung einer elektisch leitfähigen Struktur
AT520249A5 (de) Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
EP2408279A8 (de) Verbiegbare Metallkernleiterplatte
EP3112497A8 (de) Graphenbeschichtung auf einem magnesiumlegierungssubstrat
WO2012096456A3 (ko) 고강도 고전기전도도 나노결정립 다층 동합금 판재 및 이의 제조방법
JP2013140982A5 (de)
JP2016519420A5 (de)
DE102012023212B3 (de) Elektrisch leitendes Bauteil mit verbesserter Haftung und Verfahren zu seiner Herstellung, sowie zur Herstellung eines Werkstoffverbunds
JP2015217580A5 (de)
EP2453471A3 (de) Verfahren zur galvanischen Abscheidung einer Elektrode auf einem dielektrischen Substrat

Legal Events

Date Code Title Description
HC Change of the firm name or firm address

Owner name: KSG GMBH, DE

Effective date: 20190828