AT511758A2 - Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug - Google Patents
Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug Download PDFInfo
- Publication number
- AT511758A2 AT511758A2 ATA506/2012A AT5062012A AT511758A2 AT 511758 A2 AT511758 A2 AT 511758A2 AT 5062012 A AT5062012 A AT 5062012A AT 511758 A2 AT511758 A2 AT 511758A2
- Authority
- AT
- Austria
- Prior art keywords
- layer
- opening
- conductor
- metallization
- region
- Prior art date
Links
- 239000011265 semifinished product Substances 0.000 title claims abstract description 25
- 239000002356 single layer Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 57
- 230000004913 activation Effects 0.000 claims abstract description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- 238000001465 metallisation Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 141
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000005476 soldering Methods 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 235000010210 aluminium Nutrition 0.000 claims 6
- 239000004411 aluminium Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- YMMGRPLNZPTZBS-UHFFFAOYSA-N 2,3-dihydrothieno[2,3-b][1,4]dioxine Chemical compound O1CCOC2=C1C=CS2 YMMGRPLNZPTZBS-UHFFFAOYSA-N 0.000 description 1
- QSQFARNGNIZGAW-UHFFFAOYSA-N 2-methylsulfonyloxyethyl methanesulfonate Chemical compound CS(=O)(=O)OCCOS(C)(=O)=O QSQFARNGNIZGAW-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000005246 galvanizing Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005445 natural material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical class [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
Die Erfindung betrifft ein Halbzeug und ein Verfahren zum Herstellen eines Halbzeuges für eine Leiterplatte. Das Verfahren umfasst die folgenden Schritte: Ausbilden einer Isolierschicht (2) aus einem elektrisch isolierenden Material, Herstellen einer außen liegenden Leitungsschicht (3; 4) aus Aluminium auf der Isolierschicht (2), Ausbilden einer Durchgangsöffnung (6) durch die Isolierschicht (2) und die Leitungsschicht (3; 4) hindurch, derart, dass im Bereich der Durchgangsöffnung (5) ein Öffnungsbereich, welcher der Leitungsschicht (3; 4) zugeordnet ist, und ein weiterer Öffnungsbereich gebildet werden, welcher der Isolierschicht (2) zugeordnet ist, Vorbereiten des Öffnungsbereiches für eine Metallisierung, indem im Öffnungsbereicheine Aktivierungsschicht (7) aufgetragen wird, Vorbereiten des weiteren Öffnungsbereiches für eine Metallisierung, indem im weiteren Öffnungsbereich eine weitere Aktivierungsschicht (10) aufgetragen wird, und Metallisieren des Öffnungsbereiches und des weiteren Öffnungsbereiches, indem auf der Aktivierungsschicht (7) im Öffnungsbereich und der weiteren Aktivierungsschicht (10) im weiteren Öffnungsbereich jeweils eine Metallisierungsschicht (11) aus einem oder mehreren elektrisch leitenden Materialien abgeschiedenwird.
Description
• ·
• ft
Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug
Die Erfindung betrifft Technologien auf dem Gebiet der Leiterplatten.
Hintergrund der Erfindung
Leiterplatten werden benutzt, um elektronische oder elektrische Bauelemente aufzunehmen. Leiterplatten sind in ein- und mehrlagiger Ausführung bekannt. Mehrlagige Leiterplatten verfügen über mehrere elektrische Leitungsebenen, die mit Hilfe von Isolierschichten voneinander getrennt sind.
Als Material für die die Leitungsebenen bildenden Leitungsschichten wird häufig Kupfer eingesetzt. Hierbei besteht jedoch das Problem, dass Kupfer aufgrund seiner natürlichen Materialeigenschaften erst oberllächenseitig behandelt werden muss, um beim anschließenden Ver-pressen der Leitungsschichten mit den Isolierschichten in ausreichendem Umfang eine haftende Verbindung mit dem elektrisch isolierenden Material der Isolierschichten einzugehen.
Das Dokument US 2005/0178669 beschreibt ein Verfahren zum Verzinken von Aluminiumoberflächen für eine nachfolgende Beschichtung.
Zusammenfassung der Erfindung
Aufgabe der Erfindung ist es, ein Halbzeug für eine ein- oder mehrlagige Leiterplatte und ein Verfahren zum Herstellen anzugeben, mit denen die Möglichkeiten zur individuellen Gestaltung von Leiterplatten für verschiedene Anwendungsaufgaben erweitert sind. Insbesondere sollen Haftprobleme zwischen Schichtmaterialien vermieden werden.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leitplatte nach dem unabhängigen Anspruch 1 sowie ein Halbzeug nach dem unabhängigen Anspruch 9 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von abhängigen Unteransprüchen. -2- • *
Das Verfahren zum Herstellen des Halbzeuges kann als Verfahren zum Herstellen einer ein-oder mehrlagigen Leiterplatte ausgeführt werden, indem insbesondere ein Schritt vorgesehen ist, mit dem die außen liegende Leitungsschicht mit Leiterbahnstrukturen gebildet wird. Hierdurch wird dann eine ein- oder mehrlagige Leiterplatte hergestellt, die auf dem beschriebenen Halbzeug basiert und dieses als eine Art Leiterplattenbasisstruktur verwendet. Die Leiterplatte wird mit einer Durchkontaktierung in der Durchgangsöffnung gebildet. Während eine einlagige Leiterplatte über nur eine Leitungsschicht oder -ebene aufweist, verfügt eine mehrlagige Leiterplatte über mehrere solcher Schichten oder Ebenen. t
Bei der Erfindung ist vorgesehen, dass die außen Hegende Leitungsschicht aus Aluminium besteht. Aluminium hat als Material den Vorteil, dass es wahlweise auch ohne Vorbehandlung eine gut haftende Verbindung mit Materialien eingeht, die üblicherweise für Isolierschichten in Leiterplatten eingesetzt werden, beispielsweise Harzmaterialen wie Epoxy, wenn Leitungsschicht und Isolierschicht miteinander verpresst werden. Darüber hinaus verfügt Aluminium über ein geringeres Gewicht im Vergleich zu dem häufig bei Leiterplatten zum Einsatz kommenden Kupfer. Mittels der Leitungsschicht aus Aluminium ist ein direktes Bonden mit Aluminiumdrähten ermöglicht.
Der Schritt zum „Metallisieren“ in der hier verwendeten Bedeutung betrifft das Ausbilden einer lötfähigen Oberflächenschicht, die geeignet ist, eine gut haftende Verbindung mit einem Lotmaterial beim Löten einzugehen. Das Metallisieren des Öffnungsbereiches imd des weiteren Öffnungsbereiches kann in einem gemeinsamen Schritt oder in getrennten Metallisierungsschritten durchgeführt werden. Auch kann in einer Ausgestaltung vorgesehen sein, den Öffnungsbereich einerseits und den weiteren Öffnungsbereich andererseits zum Ausbilden der jeweiligen lötfähigen Oberfläche mit unterschiedlichen elektrisch leitenden Materialien zu versehen.
Das Vorbereiten des Öffnungsbereiches einerseits und des weiteren Öffnungsbereiches andererseits wird vorzugsweise in getrennten Schritten durchgeführt. Das Vorbereiten für die Metallisierung entspricht einer Art Aktivierung der jeweiligen Oberflächenbereiche für die anschließende Metallisierung, d. h. das Ausbilden einer lötfähigen Oberfläche. Da im Öffnungs- • * 9 · · • * · · 4 « * · · · • 4 «444 *· · • « · 1 · 4 4M * ·* r · *·-«·· L _i _· JL · « • · · « * • · * · * * Φ 9 -3- bereich das Aluminiummaterial und im weiteren Öffnungsbereich das Material der Isolierschicht mit einer Aktivierungsschicht zu versehen sind, ist bevorzugt vorgesehen, dass die Aktivierungsschichten aus unterschiedlichen Werkstoffen hergesteilt werden, die jeweils auf das Material im Öffnungsbereich und im weiteren Öffnungsbereich abgestimmt sind.
Als Material für die Isolierschicht können beliebige Materialen zum Einsatz kommen, wie sie üblicherweise für die Leiterplattenherstellung genutzt werden. Hierzu gehören insbesondere Harzmaterialen wie Epoxy.
Eine bevorzugte Weiterbildung der Erfindung sieht vor, dass der Öffnungsbereich beim Vorbereiten für die Metallisierung mittels chemischen Vernickeln mit einer nickelhaltigen Aktivierungsschicht versehen wird. Das chemische Vernickeln unterscheidet sich vom galvanischen Abscheiden dadurch, dass kein Stromfluss zur Abscheidung genutzt wird. Es können Materialmischungen mit überwiegendem Nickelanteil zum Einsatz kommen, beispielsweise eine Nickel-Gold-Legierung. Ein zum chemischen Vernickeln der Aluminiumoberfläche im Öffnungsbereich vorteilhaft eingesetztes Material ist Zink.
Bei einer zweckmäßigen Ausgestaltung der Erfindung kann vorgesehen sein, dass auf der Isolierschicht eine weitere Leitungsschicht aus Aluminium hergestellt wird, durch welche sich die Durchgangsöffnung erstreckt, so dass im Bereich der Durchgangsöffnung ein zusätzlicher Öffnungsbereich gebildet ist, welcher der weiteren Leitungsschicht zugeordnet ist. Mit Hilfe der weiteren Leitungsschicht wird eine weitere elektrische Leitungsebene in dem Halbzeug bereitgestellt. Die auf diese Weise in der Durchgangsöffnung entstehenden zusätzlichen Öffnungsbereiche können hinsichtlich des Aktivierens und Metallisierens wie die der Leitungsschicht zugeordneten Öffnungsbereiche in der Durchgangsöffnung behandelt werden.
Eine vorteilhafte Ausführungsform der Erfindung sieht vor, dass die weitere Leitungsschicht als weitere außen liegende Schicht hergestellt wird. Auf diese Weise ist ein Halbzeug für eine Leiterplatte gebildet, bei der eine mittige Isolierschicht beidseitig von Leitungsebenen bedeckt ist und bei der eine Durchkontaktierung gebildet ist. • · • · · * · • *
Bevorzugt sieht eine alternative Fortbildung der Erfindung vor, dass die weitere Leitungsschicht als innen liegende Schicht zwischen der Isolierschicht und einer weiteren Isolierschicht hergestellt wird. Hierdurch ist ein Halbzeug für eine mehrlagige Leiterplatte gebildet, bei der wenigstens eine Leitungsebene innen liegend zwischen Isolierschichten angeordnet ist.
Bei einer vorteilhaften Ausgestaltung der Erfindung kann vorgesehen sein, dass die Leitungsschicht und / oder die weitere Leitungsschicht als eine strukturierte Leitungsschicht aus Aluminium mit einer Leiterbahnbasisstruktur gebildet werden. Im Unterschied zu der Leitungsschicht mit der Leiterbahnbasisstruktur kann alternativ vorgesehen sein, dass die Leitungsschicht unstrukturiert gebildet ist, sodass eine Art unstrukturierter Überzug auf wenigstens einer der flächigen Außenseiten der Isolierschicht gebildet ist. Halbzeuge für mehrlagige Leiterplatten können strukturierte und unstrukturierte Leitungsschichten kombinieren.
Eine Weiterbildung der Erfindung kann vorsehen, dass Leiterbahnbasisstruktur als Basisstruktur für die Leistungselektronik hergestellt wird. Hierbei weisen die Leiterbahnen vorzugsweise eine Dicke von wenigstens ΙΟΟμητ auf. Leitungsbahndicken von bis zu 400pm oder noch mehr können vorgesehen sein. Alternativ kann die Leiterbahnenbasisstruktur als Dünn-schichtstruktur ausgeführt sein.
Eine bevorzugte Weiterbildung der Erfindung sieht vor, dass auf der Leitungsschicht ein Lötbereich flir eine Metallisierung vorbereitet und der vorbereitete Lötbereich metallisiert wird, indem in dem vorbereiteten Lötbereich ein oder mehrere elektrisch leitende Materialien abgeschieden werden. Der Lölbereich bildet einen lötfahigen Bereich auf der außen liegenden O-berfläche der Leitungsschicht. Das Vorbereiten und / oder Metallisieren des Lötberciches kann zeitgleich oder zeitversetzt zum Vorbereiten und / oder Metallisieren der Öffnungsbereiche erfolgen. Beispielsweise kann vorgesehen sein, den Lötbereich in einem Verfahrensschritt zusammen mit dem Öffnungsbereich zu aktivieren, also die Aktivierungsschicht auszubilden. Auch die hierauf folgende Metallisierung kann für den Öffnungsbereich in der Durchgangsöffnung einerseits und den Lötbereich auf der Leitungsschicht andererseits zeitgleich in einem Arbeitsschritt erfolgen. Alternativ sind aber auch getrennte Arbeitsschritte möglich. Hinsichtlich des Vorbereitens und / oder des Metallisierens gelten die in Verbindung mit den Alumi-
niumoberflächen im Öffnungsbereich der Durchgangsöffnung gemachten Erläuterungen entsprechend. Weitere Lötbcreiche können auf der weiteren Leitungsschicht vorgesehen sein, insbesondere wenn diese ebenfalls außen liegend gebildet ist.
Beschreibung bevorzugter Ausfuhrungsbeispiele der Erfindung
Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf Figuren einer Zeichnung näher erläutert. Hierbei zeigen:
Fig. 1 eine schematische Darstellung einer Schichtanordnung für eine Leiterplatte, bei der eine Isolierschicht beidseitig mit einer Leitungsschicht aus Aluminium beschichtet ist,
Fig. 2 eine schematische Darstellung der Schichtanordnung aus Fig. 1, wobei außen liegende Oberflächebereiche der Leitungsschichten mit einer Aktivierungsschicht versehen sind, die sich auch in eine Durchgangsöffnung hinein erstreckt,
Fig. 3 eine schematische Darstellung der Schichtanordnung aus Fig. 2, wobei in der Durchgangsöffnung auf einem Öffnungsbereich, welcher von der Isolierschicht in der Durchgangsöffnung gebildet ist, eine weitere Aktivierungsschicht gebildet ist,
Fig. 4 eine schematische Darstellung der Schichtanordnung aus Fig. 3, wobei auf der Aktivierungsschicht und der weiteren Aktivierungsschicht eine Metallisierung gebildet ist,
Fig. 5 eine schematische Darstellung eines Abschnitts einer Leiterplatte unter Verwendung der Schichtanordnung aus Fig. 4 und
Fig. 6 eine schematische Darstellung einer Schichtanordnung für eine Leiterplatte, bei der innen und außen hegende Leitungsschichten aus Aluminium gebildet sind.
Die Fig. 1 zeigt eine schematische Darstellung eines als Schichtanordnung ausgeführtes Halbzeug 1 für eine Leiterplatte im Querschnitt. Es kann vorgesehen sein, auf Basis des Halbzeuges 1 eine Leiterplatte zu fertigen, zum Beispiel eine Leiterplatte mit zusätzlichen Leiterbahnstrukturen. Aber auch das dargestcllte Halbzeug 1 kann bereits als Leiterplatte zum Einsatz kommen. »4«· · • « -6-
Eine Isolierschicht 2 ist auf der Vorder- und der Rückseite mit einer Leitungsschicht 3 und einer weiteren Leitungsschicht 4 versehen, die jeweils aus Aluminium bestehen und außen liegend gebildet sind. Das material für die Isolierschicht 2 wird beispielsweise mittels sogenannter Prepregs oder in Form eines Folienmaterials bereitgestellt. Die Leitungsschichten 3, 4 aus Aluminium können mithilfe von Aluminiumfolien erzeugt werden.
Es ist ein Abschnitt des Halbzeuges 1 gezeigt, in dem eine Durchgangsöffnung 5 durch die Leitungsschichten 3, 4 und die Isolierschicht 2 hindurch gebildet ist. Die Leitungsschicht 3 auf der Vorderseite und / oder die weitere Leitungsschicht 4 auf der Rückseite der Isolierschicht 2 können als strukturierte Leitungsschichten mit zugeordnete Leiterbahnstrukturen ausgeführt sein.
Fig. 2 zeigt eine schematische Darstellung der Schichtanordnung aus Fig. 1, wobei außen liegende Oberllächenbereiche 6 der beiden Leitungsschichten 3, 4 mit einer Aktivierungsschicht 7 versehen sind. Die Aktivierungsschicht 7 auf den Leitungsschichten 3, 4 erstreckt sich auch in die Durchgangsöffnung 5 hinein, nämlich dort gebildete Öffnungsbereiche 8, die in der Durchgangsöffnung 5 von den Leitungsschichten 3, 4 gebildet werden.
Fig. 3 zeigt eine schematische Darstellung des Halbzeuges aus Fig. 2, wobei in der Durchgangsöffnung 5 auf einem Öffnungsbereich 9, weicher von der Isolierschicht 2 in der Durchgangsöffnung 5 gebildet ist, eine weitere Aktivierungsschicht 10 hergestellt ist.
Die Aktivierungsschicht 7 auf den Aluminiumoberflächen der Leitungsschichten 3, 4 ist mittels chemischen Vernickeln hergestellt, zum Beispiel in Form eines Zinkatüberzugs. Die weitere Aktivierungsschieht 10 ist mittels eines Direktmatellisierungs-Prozesses als DMSE-Schicht (insbesondere ,,Direct Metallisation Ethylenedioxythiophene“) gebildet mittels eines leitfähigen organischen Polymers. Auch andere Materialien können zur Aktivierung der Oberfläche in dem der Isolierschicht 2 zugeordneten Öffnungsbereich 9 in der Durchgangsöffnung 5 genutzt werden.
Fig. 4 zeigt eine schematische Darstellung des als Schichtanordnung ausgebildeten Halbzeuges 1 aus Fig. 3, wobei auf der Aktivierungsschicht 7 und der weiteren Aktivierungsschicht * * « · * * * * * **·* * * · * » ι · * · * * Λ· ·» ·» · *· · * -7- 10 nun eine Metallisierung 11 abgeschieden ist, die beispielsweise aus Kupfer besteht. Die Abscheidung kann mittels eines galvanischen Prozesses ausgeiuhrt werden. Auf diese Weise sind lötfähige Oberflächenbereiche gebildet, die beispielsweise zum Anschluss von elektronischen Bauelementen dienen.
Die hergestellte Schichtanordnung kann in dieser Form als Leiterplatte zum Einsatz kommen. Es können jedoch auch weitere Verarbeitungsschritte vorgesehen sein, insbesondere zur Ausbildung einer gewünschten Leiterbahnenstruktur. Hierzu können dann Verfahrensschritte der üblichen Leiterplattentechnologie zum Einsatz kommen, wozu insbesondere die Photolithografie, das Ätzen sowie das Beschichten mit Lötstopplack gehören. Lot- oder bondfähige O-berflächen können zum Beispiel erzeugt werden, Indem Nickel- oder Silberablagerungen aufgebracht werden. Hierzu können die im Zusammenhang mit der Leiterplattenherstellung als solche bekannten Technologien eingesetzt werden.
Fig. 5 zeigt eine schematische Darstellung eines Abschnitts einer Leiterplatte, die ausgehend von dem Halbzeug 1 nach den Fig. 1 bis 4 hergestellt wurde. Es ist eine Leiterbahnstrukur mit einer Lötfläche 20 und einer Bondfläche 21 gebildet. Die Bondfläche 21 ist hergestellt, indem die Metallisierung 11 und die Aktivierungsschicht 7 abgeätzt wurden. Darüber hinaus sind Lotstoppbereiche 22 hergestellt.
Fig. 6 zeigt eine schematische Darstellung einer Schichtanordnung für eine mehrlagige Leiterplatte, bei der mehrere Isolierschichten 30, 31, 32 übereinander gestapelt sind, die mittels sogenannter Prepregs oder in Form eines Folienmaterials erzeugt sind. Außenseitig ist der Stapel der Isolierschichten 30, 31, 32 auf der Vorder- und der Rückseite mit einer jeweiligen Leitungsschicht 33, 34 aus Aluminium versehen. Im Stapel der Isolierschichten 30, 31, 32 sind weiterhin Leiterbahnen 35 gebildet, die beim Aufbau des Stapels von Isolierschichten 30, 31, 32 mittels üblicher Technologie unter Verwendung der Photolithografie und des Ätzens hergestellt sind, Das in Fig. 6 dargestellte Halbzeug kann nun in der oben unter Bezugnahme auf die Fig. 1 bis 5 beschriebenen Art und Weise weiterverarbeitet werden, um im Bereich der Durchgangsöffnung 5 und auf den Aluminiumschichten 33, 34 löt- oder bondfahige Oberflächenbereiche auszubilden, -8-
Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungen von Bedeutung sein.
Claims (10)
- *·♦·· ·* * * * · « · · * .·** · • * „ · » * » - * · * * · • « « · · * Älkl » «* * * * Ansprüche 1. Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte, wobei das Verfahren die folgenden Schritte umfasst: - Ausbilden einer Isolierschicht (2; 30, 31* 32) aus einem elektrisch isolierenden Material, - Herstellen einer außen liegenden Leitungs Schicht (3; 4; 33; 34) aus Aluminium auf der Isolierschicht (2), - Ausbilden einer Durchgangsöffnung (5) durch die Isolierschicht (2) und die Leitungsschicht (3; 4) hindurch, derart, dass im Bereich der Durchgangsöffnung (5) ein Öffnungsbereich (8), welcher der Leitungsschicht (3; 4) zugeordnet ist, und ein weiterer Öffnungsbereich (9) gebildet werden, welcher der Isolierschicht (2) zugeordnet ist, - Vorbereiten des Öffnungsbereicbes (8) für eine Metallisierung, indem im Öffnungsbereich (8) eine Aktivierungsschicht (7) aufgetragen wird, - Vorbereiten des weiteren Öffnutigsbereiches (9) für eine Metallisierung, indem im weiteren Öffnungsbereich (9) eine weitere Aktivierungsschicht (10) aufgetragen wird, - Metallisieren des Öffnungsbereiches (8) und des weiteren öifnungsbereiches (9), indem auf der Aktivierungsschicht (7) im Öffnungsbereich (8) und der weiteren Aktivierungsschicht (10) im weiteren Öffnungsbereich (9) jeweils eine Metallisierungsschicht (11) aus einem oder mehreren elektrisch leitenden Materialien abgeschieden wird, und - Ausbilden der Leitungsschicht (3; 4; 33; 34) als eine strukturierte Leitungsschicht aus Aluminium mit einer Leiterbahnbasisstruktur mit einer Bondfläche (21), wobei hierbei im Bereich der Bondfläche (21) die Aktivierungsschicht (7) und die Metallisierungsschicht (11) entfernt werden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Öffnungsbereich (8) beim Vorbereiten für die Metallisierung mittels chemischen Vernickeln mit einer nickelhaltigen Aktivierungsschicht versehen wird.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf der Isolierschicht (2) eine weitere Leitungsschicht (4; 3; 34; 33) aus Aluminium hergestellt wird, durch welche sich die Durchgangsöffnung (6) erstreckt, so dass im Bereich der Durch- • ♦ ·• · · * * * * * • · · · » · * * Λθ gangsöffnung (5) ein zusätzlicher Öffnungsbereich gebildet ist, welcher der weiteren Leitungsschicht (4; 3; 34; 33) zugeordnet ist.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die weitere Leitungsschicht (4; 3; 34; 33) als weitere außen liegende Schicht hergestellt wird.
- 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die weitere Leitungsschicht als innen liegende Schicht zwischen der Isolierschicht und einer weiteren Isolierschicht hergestellt wird.
- 6. Verfahren nach mindestens einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die weitere Leitungsschicht (4; 3; 34; 33) als eine strukturierte Leitungsschicht aus Aluminium mit einer Leiterbahnbasisstruktur gebildet wird.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass Leiterbahnbasisstruktur als Basisstruktur für die Leistungselektronik hergestellt wird,
- 8. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf der Leitungsschicht (3; 4) ein Lötbereich (20) für eine Metallisierung vorbereitet und der vorbereitete Lötbereich metallisiert wird, indem in dem vorbereiteten Lötbereich ein oder mehrere elektrisch leitende Materialien abgeschieden werden.
- 9. Halbzeug für eine ein- oder mehrlagige Leiterplatte, mit: - einer Isolierschicht (2; 30, 31, 32) aus einem elektrisch isolierenden Material, - einer außen liegenden Leitungsschicht (3; 4) aus Aluminium auf der Isolierschicht (2; 30; 32) und - einer Durchgangsöffnung (6) durch die Isolierschicht (2; 30, 31, 32) und die Leitungsschicht (3; 4) hindurch, derart, dass im Bereich der Durchgangsöffnung (5) ein Öffnungsbereich (8), welcher der Leitungsschicht (3; 4) zugeordnet ist, und ein weiterer Öffnungsbereich (9) gebildet sind, welcher der Isolierschicht (2) zugeordnet ist, ΛΑ wobei die Durchgangsöffnung (5) im Öffnungsbereich (8) und im weiteren Öffnungsbe-reich (9) metallisiert ist, indem auf eine jeweilige Aktivierungsschicht (7) im Öffnungsbereich (8) und im weiteren Öffnungsbereich (9) jeweils eine Metallisierungsschicht (7,10) aus einem oder mehreren elektrisch leitenden Materialien abgeschieden ist, und 5 wobei die Leitungsschicht (3; 4; 33; 34) als eine strukturierte Leitungsschicht aus Alumi nium mit einer Leiterbahnbasisstruktur mit einer Bondfläche (21) gebildet ist, in deren Bereich die Aktivierungsschicht (7) und die Metallisierungsschicht (11) entfernt sind.
- 26. April 2012
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011050424.9A DE102011050424B4 (de) | 2011-05-17 | 2011-05-17 | Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| AT511758A2 true AT511758A2 (de) | 2013-02-15 |
| AT511758A3 AT511758A3 (de) | 2013-12-15 |
| AT511758B1 AT511758B1 (de) | 2014-03-15 |
Family
ID=47087817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ATA506/2012A AT511758B1 (de) | 2011-05-17 | 2012-04-26 | Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug |
Country Status (3)
| Country | Link |
|---|---|
| AT (1) | AT511758B1 (de) |
| CH (1) | CH705020B1 (de) |
| DE (1) | DE102011050424B4 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT515069A1 (de) * | 2013-11-07 | 2015-05-15 | Austria Tech & System Tech | Leiterplattenstruktur |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3462832A (en) * | 1966-10-24 | 1969-08-26 | Gen Dynamics Corp | Process for fabricating high density multilayer electrical interconnections |
| DE3012889C2 (de) * | 1979-04-30 | 1984-01-12 | Kollmorgen Technologies Corp., 75201 Dallas, Tex. | Basismaterial für die Herstellung gedruckter Schaltungen |
| JPS5933894A (ja) * | 1982-08-19 | 1984-02-23 | 電気化学工業株式会社 | 混成集積用回路基板の製造法 |
| DE3546611C2 (de) * | 1984-11-02 | 1989-07-27 | Kollmorgen Technologies Corp., Dallas, Tex., Us | |
| JPS6489392A (en) * | 1987-09-29 | 1989-04-03 | Ibiden Co Ltd | Manufacture of printed wiring board |
| JPH04287937A (ja) * | 1991-02-26 | 1992-10-13 | Sony Corp | プリント配線板 |
| JPH0774444A (ja) * | 1993-09-01 | 1995-03-17 | O K Print:Kk | プリント配線基板 |
| US6630743B2 (en) * | 2001-02-27 | 2003-10-07 | International Business Machines Corporation | Copper plated PTH barrels and methods for fabricating |
| CN1922340A (zh) * | 2004-02-17 | 2007-02-28 | 泰科印刷电路集团有限公司 | 在铝上电镀的方法 |
| US7601419B2 (en) * | 2005-12-19 | 2009-10-13 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
-
2011
- 2011-05-17 DE DE102011050424.9A patent/DE102011050424B4/de active Active
-
2012
- 2012-04-25 CH CH00563/12A patent/CH705020B1/de unknown
- 2012-04-26 AT ATA506/2012A patent/AT511758B1/de active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT515069A1 (de) * | 2013-11-07 | 2015-05-15 | Austria Tech & System Tech | Leiterplattenstruktur |
| US10225920B2 (en) | 2013-11-07 | 2019-03-05 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Printed circuit board structure |
| AT515069B1 (de) * | 2013-11-07 | 2019-10-15 | At & S Austria Tech & Systemtechnik Ag | Leiterplattenstruktur |
Also Published As
| Publication number | Publication date |
|---|---|
| CH705020A2 (de) | 2012-11-30 |
| DE102011050424A1 (de) | 2012-11-22 |
| AT511758B1 (de) | 2014-03-15 |
| DE102011050424B4 (de) | 2017-09-28 |
| CH705020B1 (de) | 2016-03-31 |
| AT511758A3 (de) | 2013-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68928150T2 (de) | Herstellungsverfahren von einer mehrschichtigen Leiterplatte | |
| WO2010072516A2 (de) | Leiterplatte mit aufgewachsener metallschicht in einer biegbaren zone | |
| DE102017111812A1 (de) | Mehrschichtspulenbauteil | |
| DE102013102541A1 (de) | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil | |
| DE10300530A1 (de) | Leiterplatte mit einem eingebauten passiven Bauelement, Herstellungsverfahren der Leiterplatte und Elementarplatte für die Leiterplatte | |
| DE112015006047T5 (de) | Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte | |
| DE102018214495A1 (de) | Spulenkomponente und mit einer spulenkomponente ausgestattetes befestigungssubstrat | |
| EP3508040B1 (de) | Leiterplatte und verfahren zu deren herstellung | |
| DE102013226549B4 (de) | Verfahren zur Herstellung einer Leiterplatte | |
| DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
| EP3152985B1 (de) | Verfahren zum herstellen einer folienanordnung und entsprechende folienanordnung | |
| AT511758B1 (de) | Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug | |
| DE10335805A1 (de) | Leiterplatte und Verfahren zu ihrer Herstellung | |
| CH628195A5 (en) | Printed-circuit board having at least two wiring layers | |
| EP3187029A1 (de) | Verfahren zur herstellung eines mehrschichtsubstrats und mehrschichtsubstrat | |
| WO2016030379A1 (de) | Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente | |
| WO2019170297A1 (de) | Elektrische vorrichtung, verfahren zur herstellung einer elektrischen vorrichtung | |
| DE102005032804B4 (de) | Mehrschichtstruktur zum Aufnehmen einer elektronischen Schaltung | |
| DE102014210889B4 (de) | Verfahren zur Herstellung einer mehrlagigen Leiterplatte | |
| DE112024001395T5 (de) | Mehrschichtschaltungsplatine | |
| DE102024101271A1 (de) | Verbundmaterial zur Herstellung von Leiterplatten und Herstellungsverfahren | |
| DE112019005093T5 (de) | Laminierung mit umgedrehtem leiter-patch für die erzeugung eines substrats mit ultrafeinen leitungen | |
| WO2005107348A1 (de) | Verfahren zur herstellung von durchkontaktierungen bei leiterplattengebilden | |
| DE10330754A1 (de) | Verfahren zur Herstellung einer elektrischen Schaltung | |
| DE202018006640U1 (de) | Leiterplatte |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| HC | Change of the firm name or firm address |
Owner name: KSG GMBH, DE Effective date: 20190828 |