JPH0513649A - Ｐｇａパツケージ - Google Patents
ＰｇａパツケージInfo
- Publication number
- JPH0513649A JPH0513649A JP3161951A JP16195191A JPH0513649A JP H0513649 A JPH0513649 A JP H0513649A JP 3161951 A JP3161951 A JP 3161951A JP 16195191 A JP16195191 A JP 16195191A JP H0513649 A JPH0513649 A JP H0513649A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead pin
- pga
- lead
- pga package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＰＧＡパッケージに関し、スルーホールとリ
ードピンの間隙で起こるはんだの這い上がりを抑えては
んだレジストの被着を省くことを目的とする。 【構成】 基板１と、該基板１の周囲に並設された多数
のスルーホール11に挿入されてはんだ付けされたリード
ピン２から構成されている。そして、リードピン２に
は、スルーホール11に挿入された外周部にはんだ溜まり
21が設けられているように構成する。
ードピンの間隙で起こるはんだの這い上がりを抑えては
んだレジストの被着を省くことを目的とする。 【構成】 基板１と、該基板１の周囲に並設された多数
のスルーホール11に挿入されてはんだ付けされたリード
ピン２から構成されている。そして、リードピン２に
は、スルーホール11に挿入された外周部にはんだ溜まり
21が設けられているように構成する。
Description
【０００１】
【産業上の利用分野】本発明はＰＧＡパッケージに係わ
り、リードピンにはんだ溜まりを設けてはんだの這い上
がりを抑え、樹脂ペレットによるはんだレジストの被着
を省くことができるＰＧＡパッケージに関する。
り、リードピンにはんだ溜まりを設けてはんだの這い上
がりを抑え、樹脂ペレットによるはんだレジストの被着
を省くことができるＰＧＡパッケージに関する。
【０００２】近年、電子機器の多機能化、高性能化、小
形・軽量化などに伴い、半導体装置の大容量化、高速
化、高密度実装化の要請がますます強まっている。こう
した要請に応えるゲートアレイなどを中心とした半導体
装置においては、多数の入出力端子が必要となるため、
パッケージの形態にはＱＦＰ（quad flat package)とか
ＰＧＡ（pin grid array) と呼ばれるパッケージがよく
用いられる。
形・軽量化などに伴い、半導体装置の大容量化、高速
化、高密度実装化の要請がますます強まっている。こう
した要請に応えるゲートアレイなどを中心とした半導体
装置においては、多数の入出力端子が必要となるため、
パッケージの形態にはＱＦＰ（quad flat package)とか
ＰＧＡ（pin grid array) と呼ばれるパッケージがよく
用いられる。
【０００３】こうしたパッケージは、半導体素子のチッ
プが搭載される前の基板はリードベースと呼ばれ、数十
〜数百本のリードが導出できるようになっている。そし
て、このリードベースにチップが搭載され封止されて半
導体装置に仕上がると、一般にプリント板に実装されて
使用される。
プが搭載される前の基板はリードベースと呼ばれ、数十
〜数百本のリードが導出できるようになっている。そし
て、このリードベースにチップが搭載され封止されて半
導体装置に仕上がると、一般にプリント板に実装されて
使用される。
【０００４】例えば、ＱＦＰの場合には、数百μｍ□の
リードが基板の周りから横方向に突出した構成になって
いる。そこで、プリント板に実装する際は、表面実装が
行われる。従って、ＱＦＰはＳＭＤ（surface mountdev
ice) の一種である。
リードが基板の周りから横方向に突出した構成になって
いる。そこで、プリント板に実装する際は、表面実装が
行われる。従って、ＱＦＰはＳＭＤ（surface mountdev
ice) の一種である。
【０００５】それに対して、ＰＧＡパッケージの場合に
は、数百μｍφのリードピンがリードベースの上面また
は下面から格子状または千鳥格子状に垂直に突出した構
成になっている。従って、プリント板に実装する際に
は、プリント板に設けられたスルーホールにリードピン
を挿入してはんだ付けされる。
は、数百μｍφのリードピンがリードベースの上面また
は下面から格子状または千鳥格子状に垂直に突出した構
成になっている。従って、プリント板に実装する際に
は、プリント板に設けられたスルーホールにリードピン
を挿入してはんだ付けされる。
【０００６】ところで、最近、セラミック製のＣＰＧＡ
（ceramicＰＧＡ) に替わってプラスチック製のＰＰＧ
Ａ（plastic ＰＧＡ) が出現し始めている。そして、こ
のＰＰＧＡ（以下、ＰＧＡと呼ぶ）は、リードピンの本
数も多くなってＣＰＧＡに遜色ない性能をもつようにな
ってきている。しかし、リードピンの本数が多くなって
間隔が狭くなってくると、プリント板にはんだ付け実装
する際のはんだの這い上がりに対して、相応の工夫が必
要となっている。
（ceramicＰＧＡ) に替わってプラスチック製のＰＰＧ
Ａ（plastic ＰＧＡ) が出現し始めている。そして、こ
のＰＰＧＡ（以下、ＰＧＡと呼ぶ）は、リードピンの本
数も多くなってＣＰＧＡに遜色ない性能をもつようにな
ってきている。しかし、リードピンの本数が多くなって
間隔が狭くなってくると、プリント板にはんだ付け実装
する際のはんだの這い上がりに対して、相応の工夫が必
要となっている。
【０００７】
【従来の技術】図５はＰＧＡの一例の一部切欠き斜視
図、図６は保護膜の形成を説明する模式図、図７はプリ
ント板への実装を説明する要部の拡大断面図である。図
において、１は基板、11はスルーホール、12はステー
ジ、13は配線パターン、２はリードピン、３はチップ、
4a、4bは保護膜、５はキャップ、6a、6bは樹脂ペレッ
ト、７はプリント板、71はプリント板スルーホール、８
ははんだ、９はリードベースである。
図、図６は保護膜の形成を説明する模式図、図７はプリ
ント板への実装を説明する要部の拡大断面図である。図
において、１は基板、11はスルーホール、12はステー
ジ、13は配線パターン、２はリードピン、３はチップ、
4a、4bは保護膜、５はキャップ、6a、6bは樹脂ペレッ
ト、７はプリント板、71はプリント板スルーホール、８
ははんだ、９はリードベースである。
【０００８】図５において、ＰＧＡのリードベース９の
基板１は例えばガラス−変性ポリイミドなどの高耐熱性
のエンジニアリングプラスチック製である。そして、基
板１の中央部に設けられた窪んだステージ12にはチップ
３が搭載されている。
基板１は例えばガラス−変性ポリイミドなどの高耐熱性
のエンジニアリングプラスチック製である。そして、基
板１の中央部に設けられた窪んだステージ12にはチップ
３が搭載されている。
【０００９】ステージ12の周りには、チップ３との間を
ワイヤボンディングしたり、表面実装の場合ならばリフ
ローはんだ付けしたりして接続する配線パターン13が設
けられている。
ワイヤボンディングしたり、表面実装の場合ならばリフ
ローはんだ付けしたりして接続する配線パターン13が設
けられている。
【００１０】一方、基板１の周りには数十本〜数百本の
リードピン２が格子状または千鳥格子状に植立されてお
り、基板１の下面から突出している。このリードピン２
は基板１に明けられたスルーホール11に圧入されはんだ
付けされて固着されており、印刷配線などによってそれ
ぞれ配線パターン13に接続されている。
リードピン２が格子状または千鳥格子状に植立されてお
り、基板１の下面から突出している。このリードピン２
は基板１に明けられたスルーホール11に圧入されはんだ
付けされて固着されており、印刷配線などによってそれ
ぞれ配線パターン13に接続されている。
【００１１】こゝで、ＰＧＡの組立工程について見る
と、まず、ステージ12にチップ３を搭載して配線パター
ン13との間を接続する。次いで、チップ３を保護した
り、リードピン２の頭部や間隙の狭い配線パターン13な
どを保護するために保護膜4a、4bが被着される。そして
最後に、キャップ５を被せて樹脂で固着すればＰＧＡパ
ッケージができあがる。
と、まず、ステージ12にチップ３を搭載して配線パター
ン13との間を接続する。次いで、チップ３を保護した
り、リードピン２の頭部や間隙の狭い配線パターン13な
どを保護するために保護膜4a、4bが被着される。そして
最後に、キャップ５を被せて樹脂で固着すればＰＧＡパ
ッケージができあがる。
【００１２】ところで、チップ３や、リードピン２の頭
部や配線パターン13などを被着する保護膜4a、4bは、例
えばエポキシ樹脂などの熱硬化性樹脂の皮膜である。そ
して、熱硬化性樹脂の初期縮合段階、つまり半硬化状態
にある樹脂のペレット状の薄いシートを用いて行われ
る。
部や配線パターン13などを被着する保護膜4a、4bは、例
えばエポキシ樹脂などの熱硬化性樹脂の皮膜である。そ
して、熱硬化性樹脂の初期縮合段階、つまり半硬化状態
にある樹脂のペレット状の薄いシートを用いて行われ
る。
【００１３】図６に示したように、チップ３の上は方形
の樹脂ペレット6aで覆い、チップ３の周りに配設された
リードピン２の頭部や配線パターン13の上は、真ん中が
抜けた枠状の樹脂ペレット6bで覆う。そして、所定の雰
囲気で加熱すると樹脂ペレット6b、6bが一旦溶融したあ
と硬化し、チップ３や、その周りのリードピン２の頭部
や配線パターン13などを覆い隠すように被着する。
の樹脂ペレット6aで覆い、チップ３の周りに配設された
リードピン２の頭部や配線パターン13の上は、真ん中が
抜けた枠状の樹脂ペレット6bで覆う。そして、所定の雰
囲気で加熱すると樹脂ペレット6b、6bが一旦溶融したあ
と硬化し、チップ３や、その周りのリードピン２の頭部
や配線パターン13などを覆い隠すように被着する。
【００１４】方形の樹脂ペレット6aを用いて設ける保護
膜4aは、チップ３や接続ワイヤなどを保護する役目を果
たしている。ところが、リードピン２の頭部や配線パタ
ーン13を被着する枠状の樹脂ペレット6bから形成された
保護膜4bは、はんだを弾くいわゆるはんだレジストとな
っている。
膜4aは、チップ３や接続ワイヤなどを保護する役目を果
たしている。ところが、リードピン２の頭部や配線パタ
ーン13を被着する枠状の樹脂ペレット6bから形成された
保護膜4bは、はんだを弾くいわゆるはんだレジストとな
っている。
【００１５】すなわち、図７において、ＰＧＡパッケー
ジをプリント板７に実装する際には、リードピン２を他
の部品類などと同様にプリント板スルーホール71に挿入
し、例えばディップソルダリングとも呼ばれる溶融はん
だ浸漬などによってはんだ付けされる。その際、リード
ピン２がはんだ８によって加熱され、溶融したはんだ８
がＰＧＡの基板１のスルーホール11とリードピン２との
隙間を毛管現象によって這い上がることが避けられな
い。
ジをプリント板７に実装する際には、リードピン２を他
の部品類などと同様にプリント板スルーホール71に挿入
し、例えばディップソルダリングとも呼ばれる溶融はん
だ浸漬などによってはんだ付けされる。その際、リード
ピン２がはんだ８によって加熱され、溶融したはんだ８
がＰＧＡの基板１のスルーホール11とリードピン２との
隙間を毛管現象によって這い上がることが避けられな
い。
【００１６】そして、その這い上がったはんだ８によっ
て、リードピン２や配線パターン13の間で短絡が間々起
こる。樹脂ペレット6bを被着してなる保護膜4bははんだ
レジストとなって、このはんだ８の這い上がりによる短
絡を防いでいる。
て、リードピン２や配線パターン13の間で短絡が間々起
こる。樹脂ペレット6bを被着してなる保護膜4bははんだ
レジストとなって、このはんだ８の這い上がりによる短
絡を防いでいる。
【００１７】
【発明が解決しようとする課題】このように、樹脂ペレ
ットを用いて基板の上にはんだレジストを被着すること
は、小さな面積に例えば液状のレジストを塗着する手段
に比べれば、非常に簡便で効率的な手段である。
ットを用いて基板の上にはんだレジストを被着すること
は、小さな面積に例えば液状のレジストを塗着する手段
に比べれば、非常に簡便で効率的な手段である。
【００１８】ところが、この樹脂ペレットは膜厚が数百
μｍと薄いシート状である上に、中央部が抜けた枠の形
状をなして扱い難い。従って、従来はこの樹脂ペレット
を手作業によってリードベースの基板の上に置いてい
た。そのため、作業が煩雑な上に、ハンドリングロボッ
トなどによる自動化が困難であった。
μｍと薄いシート状である上に、中央部が抜けた枠の形
状をなして扱い難い。従って、従来はこの樹脂ペレット
を手作業によってリードベースの基板の上に置いてい
た。そのため、作業が煩雑な上に、ハンドリングロボッ
トなどによる自動化が困難であった。
【００１９】そこで本発明は、リードピンにはんだ溜ま
りを設けて、プリント板にはんだ付け実装する際のはん
だの這い上がりを防いでなるＰＧＡを提供することを目
的としている。
りを設けて、プリント板にはんだ付け実装する際のはん
だの這い上がりを防いでなるＰＧＡを提供することを目
的としている。
【００２０】
【課題を解決するための手段】上で述べた課題は、基板
と、該基板の周囲に並設された多数のスルーホールに挿
入されてはんだ付けされたリードピンを有し、前記リー
ドピンは、スルーホールに挿入された外周面にはんだ溜
まりを有するものであるように構成されたＰＧＡパッケ
ージによって解決される。
と、該基板の周囲に並設された多数のスルーホールに挿
入されてはんだ付けされたリードピンを有し、前記リー
ドピンは、スルーホールに挿入された外周面にはんだ溜
まりを有するものであるように構成されたＰＧＡパッケ
ージによって解決される。
【００２１】
【作用】従来のＰＧＡパッケージは、リードピンとスル
ーホールの隙間から基板の上に這い上がったはんだに起
因して短絡したりする障害を防ぐために、はんだレジス
トとして樹脂ペレットを被着していた。それに対して、
本発明においては、はんだが這い上がらないようにして
いる。
ーホールの隙間から基板の上に這い上がったはんだに起
因して短絡したりする障害を防ぐために、はんだレジス
トとして樹脂ペレットを被着していた。それに対して、
本発明においては、はんだが這い上がらないようにして
いる。
【００２２】すなわち、基板に挿入されて固着されるリ
ードピンの外周囲に、いわゆるラビリンス(labyrinth)
と呼ばれるシールの役目を果たすはんだ溜まりを設ける
ようにしている。このラビリンスは、軸と孔の隙間を曲
折した狭い通路にして漏れを防ぐものとして知られてい
る。
ードピンの外周囲に、いわゆるラビリンス(labyrinth)
と呼ばれるシールの役目を果たすはんだ溜まりを設ける
ようにしている。このラビリンスは、軸と孔の隙間を曲
折した狭い通路にして漏れを防ぐものとして知られてい
る。
【００２３】こゝではこのラビリンスがはんだ溜まりに
なるようにしている。そして、這い上がってくるはんだ
が、リードピンとスルーホールの隙間にできた空洞や折
曲したはんだ溜まりに溜まって曲がり抵抗や速度変化を
受け、パッケージの基板の表面まで這い上がることを抑
制するようにしている。
なるようにしている。そして、這い上がってくるはんだ
が、リードピンとスルーホールの隙間にできた空洞や折
曲したはんだ溜まりに溜まって曲がり抵抗や速度変化を
受け、パッケージの基板の表面まで這い上がることを抑
制するようにしている。
【００２４】こうして、パッケージの基板の表面にはん
だが這い上がることを抑えれば、従来のような樹脂ペレ
ットをはんだレジストとして被着することが不要となる
ので、ＰＧＡパッケージの組立工程の効率化が達成でき
る。
だが這い上がることを抑えれば、従来のような樹脂ペレ
ットをはんだレジストとして被着することが不要となる
ので、ＰＧＡパッケージの組立工程の効率化が達成でき
る。
【００２５】
【実施例】図１は本発明の第一の実施例の要部の拡大図
で、図１（Ａ）は断面図、図１（Ｂ）は側面図、図２は
本発明の第二の実施例の要部の拡大側面図、図３は本発
明の第三の実施例の要部の拡大側面図、図４は本発明の
第四の実施例の要部の拡大側面図である。図において、
１は基板、11はスルーホール、13は配線パターン、２は
リードピン、21ははんだ溜まり、８ははんだである。
で、図１（Ａ）は断面図、図１（Ｂ）は側面図、図２は
本発明の第二の実施例の要部の拡大側面図、図３は本発
明の第三の実施例の要部の拡大側面図、図４は本発明の
第四の実施例の要部の拡大側面図である。図において、
１は基板、11はスルーホール、13は配線パターン、２は
リードピン、21ははんだ溜まり、８ははんだである。
【００２６】実施例：１
図１において、基板１は高耐熱性のエンジニアリングプ
ラスチック製で、基板１の周りには、格子状あるいは千
鳥格子状に数十個から数百個のスルーホール11が明けて
ある。このスルーホール11は配線パターン13に連なっ
て、図示してないチップと接続される。また、スルーホ
ール11の内壁には例えば10μｍ程度のはんだめっきが施
してあり、挿入したリードピン２がはんだ付けされて固
着できるようになっている。
ラスチック製で、基板１の周りには、格子状あるいは千
鳥格子状に数十個から数百個のスルーホール11が明けて
ある。このスルーホール11は配線パターン13に連なっ
て、図示してないチップと接続される。また、スルーホ
ール11の内壁には例えば10μｍ程度のはんだめっきが施
してあり、挿入したリードピン２がはんだ付けされて固
着できるようになっている。
【００２７】一方、リードピン２は、例えば 500μｍφ
程度の太さで、Ｆｅ−Ｎｉ−Ｃｏ系合金のコバールなど
の線材で作る。このリードピン２のスルーホール11に挿
入される部分には、図１（Ｂ）に示したように、例えば
深さが50μｍ程度で、長手方向を横切る環状のはんだ溜
まり21が鍛造加工によって複数個設けられている。
程度の太さで、Ｆｅ−Ｎｉ−Ｃｏ系合金のコバールなど
の線材で作る。このリードピン２のスルーホール11に挿
入される部分には、図１（Ｂ）に示したように、例えば
深さが50μｍ程度で、長手方向を横切る環状のはんだ溜
まり21が鍛造加工によって複数個設けられている。
【００２８】リードピン２は、まず、例えば厚みが20μ
ｍ程度のはんだめっきが施され、そのあと、基板１のス
ルーホール11に圧入される。次いで、加熱すればスルー
ホール11の内壁とリードピン２のはんだ溜まり21にめっ
きされたはんだ８が溶融してはんだ付け固着される。
ｍ程度のはんだめっきが施され、そのあと、基板１のス
ルーホール11に圧入される。次いで、加熱すればスルー
ホール11の内壁とリードピン２のはんだ溜まり21にめっ
きされたはんだ８が溶融してはんだ付け固着される。
【００２９】その際、図１（Ａ）に示したようにはんだ
溜まり21によって所々にはんだ８が埋まってない空隙22
が生じる。この空隙22と、はんだ溜まり21によって経路
が長くなることによって、ラビリンスシールの効果が現
れる。その結果、ＰＧＡをプリント板に実装してはんだ
浸漬する際にはんだ８の這い上がりが抑制される。
溜まり21によって所々にはんだ８が埋まってない空隙22
が生じる。この空隙22と、はんだ溜まり21によって経路
が長くなることによって、ラビリンスシールの効果が現
れる。その結果、ＰＧＡをプリント板に実装してはんだ
浸漬する際にはんだ８の這い上がりが抑制される。
【００３０】実施例：２
図２において、リードピン２のはんだ溜まり21が長手方
向を横切る螺旋状になっている。この場合も実施例１と
同様、はんだ溜まり21によって空隙が生じたりらせん状
のビリンス溝21によって経路が長くなったりして、ラビ
リンスシールの効果が現れ、はんだの這い上がりが抑制
される。
向を横切る螺旋状になっている。この場合も実施例１と
同様、はんだ溜まり21によって空隙が生じたりらせん状
のビリンス溝21によって経路が長くなったりして、ラビ
リンスシールの効果が現れ、はんだの這い上がりが抑制
される。
【００３１】実施例：３
図３において、リードピン２のはんだ溜まり21が複数個
の窪みになっていて、外周面が凸凹になるように散在し
ている。この場合も実施例１と同様、はんだ溜まり21に
よって空隙が生じたり経路が長くなってラビリンスシー
ルの効果が現れ、はんだの這い上がりが抑制される。
の窪みになっていて、外周面が凸凹になるように散在し
ている。この場合も実施例１と同様、はんだ溜まり21に
よって空隙が生じたり経路が長くなってラビリンスシー
ルの効果が現れ、はんだの這い上がりが抑制される。
【００３２】実施例：４
図４において、リードピン２のはんだ溜まり21が長手方
向に平行な細長い溝になっている。この場合も実施例１
と同様、長溝状のビリンス溝21によって空隙が生じたり
経路が長くなってラビリンスシールの効果が現れ、はん
だの這い上がりが抑制される。
向に平行な細長い溝になっている。この場合も実施例１
と同様、長溝状のビリンス溝21によって空隙が生じたり
経路が長くなってラビリンスシールの効果が現れ、はん
だの這い上がりが抑制される。
【００３３】こうして、リードピン２にいろいろな形状
のはんだ溜まり21を設けてラビリンスシール効果をもた
せ、溶けたはんだの這い上がりを抑えることができるの
で、従来のような扱い難い樹脂ペレットを用いたはんだ
レジストの被着を省くことができる。
のはんだ溜まり21を設けてラビリンスシール効果をもた
せ、溶けたはんだの這い上がりを抑えることができるの
で、従来のような扱い難い樹脂ペレットを用いたはんだ
レジストの被着を省くことができる。
【００３４】こゝでは、基板１のスルーホール11にリー
ドピン２のはんだ溜まり21を挿入してはんだ付け固着す
る際、はんだ溜まり21がはんだによって埋まって仕舞わ
ないようにスルーホール11の内壁もはんだ溜まり21も、
一様な厚みのはんだめっきを施しているが、めっきの膜
厚ははんだ溜まり21の形状や深さなどによって種々の変
形が可能である。
ドピン２のはんだ溜まり21を挿入してはんだ付け固着す
る際、はんだ溜まり21がはんだによって埋まって仕舞わ
ないようにスルーホール11の内壁もはんだ溜まり21も、
一様な厚みのはんだめっきを施しているが、めっきの膜
厚ははんだ溜まり21の形状や深さなどによって種々の変
形が可能である。
【００３５】
【発明の効果】特にＰＰＧＡの組立工程においては、取
り扱い難い樹脂ペレットを用いたはんだレジストの被着
が欠かせなかったが、本発明においては、リードピンに
はんだ溜まりを設けることによって、はんだの這い上が
りを抑制することができ、はんだレジストの被着を省く
ことができる。
り扱い難い樹脂ペレットを用いたはんだレジストの被着
が欠かせなかったが、本発明においては、リードピンに
はんだ溜まりを設けることによって、はんだの這い上が
りを抑制することができ、はんだレジストの被着を省く
ことができる。
【００３６】その結果、ＰＰＧＡの組立の自動化も可能
となる見通しが得られ、これからますます需要の増大が
見込まれるＰＰＧＡの生産製の向上に対して、本発明は
寄与するところが大である。
となる見通しが得られ、これからますます需要の増大が
見込まれるＰＰＧＡの生産製の向上に対して、本発明は
寄与するところが大である。
【図１】 本発明の第一の実施例の要部の拡大図で、
（Ａ）は断面図、（Ｂ）は側面図である。
（Ａ）は断面図、（Ｂ）は側面図である。
【図２】 本発明の第二の実施例の要部の拡大側面図で
ある。
ある。
【図３】 本発明の第三の実施例の要部の拡大側面図で
ある。
ある。
【図４】 本発明の第四の実施例の要部の拡大側面図で
ある。
ある。
【図５】 ＰＧＡの一例の一部切欠き斜視図である。
【図６】 保護膜の形成を説明する模式図である。
【図７】 プリント板への実装を説明する要部の拡大断
面図である。
面図である。
１ 基板 11 スルーホール 13
配線パターン ２ リードピン 21 はんだ溜まり 22
空隙 ８ はんだ
配線パターン ２ リードピン 21 はんだ溜まり 22
空隙 ８ はんだ
Claims (5)
- 【請求項１】 基板(1) と、該基板(1) の周囲に並設さ
れた多数のスルーホール(11)に挿入されてはんだ付けさ
れたリードピン(2) を有し、 前記リードピン(2) は、前記スルーホール(11)に挿入さ
れた外周面にはんだ溜まり(21)を有するものであること
を特徴とするＰＧＡパッケージ。 - 【請求項２】 前記はんだ溜まり(21)が、長手方向を横
切る複数個の環状をなしている請求項１記載のＰＧＡパ
ッケージ。 - 【請求項３】 前記はんだ溜まり(21)が、長手方向を横
切るらせん状をなしている請求項１記載のＰＧＡパッケ
ージ。 - 【請求項４】 前記はんだ溜まり(21)が、長手方向に平
行な複数個の縞状をなしている請求項１記載のＰＧＡパ
ッケージ。 - 【請求項５】 前記はんだ溜まり(21)が、散在する複数
個の窪みである請求項１記載のＰＧＡパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161951A JPH0513649A (ja) | 1991-07-03 | 1991-07-03 | Ｐｇａパツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161951A JPH0513649A (ja) | 1991-07-03 | 1991-07-03 | Ｐｇａパツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513649A true JPH0513649A (ja) | 1993-01-22 |
Family
ID=15745156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161951A Withdrawn JPH0513649A (ja) | 1991-07-03 | 1991-07-03 | Ｐｇａパツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513649A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030004644A (ko) * | 2001-07-06 | 2003-01-15 | 홍성결 | 피지에이 패키지용 압착 리드핀 |
| US6648054B2 (en) | 2000-01-12 | 2003-11-18 | Nippon Light Metal Co., Ltd. | Die casting method and die casting machine |
| US9307642B2 (en) | 2013-03-18 | 2016-04-05 | Fujitsu Limited | Printed board, printed board unit, and method of manufacturing printed board |
-
1991
- 1991-07-03 JP JP3161951A patent/JPH0513649A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6648054B2 (en) | 2000-01-12 | 2003-11-18 | Nippon Light Metal Co., Ltd. | Die casting method and die casting machine |
| KR100828896B1 (ko) * | 2000-01-12 | 2008-05-09 | 니폰게이긴조쿠가부시키가이샤 | 다이캐스트 방법 및 다이캐스트 기계 |
| KR20030004644A (ko) * | 2001-07-06 | 2003-01-15 | 홍성결 | 피지에이 패키지용 압착 리드핀 |
| US9307642B2 (en) | 2013-03-18 | 2016-04-05 | Fujitsu Limited | Printed board, printed board unit, and method of manufacturing printed board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0684641B1 (en) | Semiconductor device moulding capable of accomplishing a high moisture proof | |
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| JPH0410240B2 (ja) | ||
| JP2014533892A (ja) | 非露出パッドボールグリッドアレイパッケージ構造及びその製造方法 | |
| JPH05304247A (ja) | 樹脂封止型半導体装置 | |
| US6326233B1 (en) | Semiconductor device, method of fabricating the same and electronic apparatus | |
| US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
| KR100690999B1 (ko) | 볼 그리드 어레이 패키지의 실장방법 | |
| JP3817785B2 (ja) | インタポーザ基板 | |
| JPH0513649A (ja) | Ｐｇａパツケージ | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
| KR100246367B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| JPH0766318A (ja) | 半導体装置 | |
| KR100280412B1 (ko) | 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법 | |
| JPH10215049A (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH11297750A (ja) | 半導体装置およびその製造方法および半導体装置の実装方法 | |
| JP2606858B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JP4743764B2 (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |