JPH10215049A - チップ・オン・ボード実装構造およびその製造方法 - Google Patents
チップ・オン・ボード実装構造およびその製造方法Info
- Publication number
- JPH10215049A JPH10215049A JP9014179A JP1417997A JPH10215049A JP H10215049 A JPH10215049 A JP H10215049A JP 9014179 A JP9014179 A JP 9014179A JP 1417997 A JP1417997 A JP 1417997A JP H10215049 A JPH10215049 A JP H10215049A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- printed wiring
- wiring board
- bare chip
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ベアチップをプリント配線板へ直接実装する
チップ・オン・ボード（Chip・On・Board）実装構造およ
びその製造方法に関し、接地インピーダンスを十分に低
くして、プリント配線板の高密度実装を可能にすること
ができるチップ・オン・ボード実装構造およびその製造
方法を提供することを目的とする。 【解決手段】 プリント配線板上にベアチップを搭載す
るとともに、ベアチップの周囲に、ベアチップを保護す
る封止部材の流れ止め用枠を形成してなるチップ・オン
・ボード実装構造において、流れ止め用枠を導電性材料
により形成するとともに、流れ止め用枠を前記プリント
配線板の接地部に接続し、この流れ止め用枠には、流れ
止め用枠の外側に配置される実装部品の接地端子が接続
されていることを特徴とする。
チップ・オン・ボード（Chip・On・Board）実装構造およ
びその製造方法に関し、接地インピーダンスを十分に低
くして、プリント配線板の高密度実装を可能にすること
ができるチップ・オン・ボード実装構造およびその製造
方法を提供することを目的とする。 【解決手段】 プリント配線板上にベアチップを搭載す
るとともに、ベアチップの周囲に、ベアチップを保護す
る封止部材の流れ止め用枠を形成してなるチップ・オン
・ボード実装構造において、流れ止め用枠を導電性材料
により形成するとともに、流れ止め用枠を前記プリント
配線板の接地部に接続し、この流れ止め用枠には、流れ
止め用枠の外側に配置される実装部品の接地端子が接続
されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ベアチップをプリ
ント配線板へ直接実装するチップ・オン・ボード（Chip
・On・Board）実装構造およびこのチップ・オン・ボード
実装構造を製造するための製造方法に関する。
ント配線板へ直接実装するチップ・オン・ボード（Chip
・On・Board）実装構造およびこのチップ・オン・ボード
実装構造を製造するための製造方法に関する。
【０００２】
【従来の技術】近時、電子機器装置の小型化に伴い、プ
リント配線板上に電子部品が高密度に実装されるように
なってきており、ベアチップをプリント配線板上に直接
搭載するチップ・オン・ボード実装技術が使用されるよ
うになってきている。図７および図８は、このようなチ
ップ・オン・ボード実装技術を用いてベアチップが実装
されるプリント配線板の実装状態を示しており、符号１
はプリント配線板である。
リント配線板上に電子部品が高密度に実装されるように
なってきており、ベアチップをプリント配線板上に直接
搭載するチップ・オン・ボード実装技術が使用されるよ
うになってきている。図７および図８は、このようなチ
ップ・オン・ボード実装技術を用いてベアチップが実装
されるプリント配線板の実装状態を示しており、符号１
はプリント配線板である。
【０００３】プリント配線板１上には、ベアチップ３が
搭載される導体パターン１ａが形成されている。この導
体パターン１ａの上には、熱硬化性接着剤５が塗布さ
れ、ベアチップ３が固着されている。そして、ベアチッ
プ３に形成されるボンディングパッド３ａとベアチップ
３の周囲に形成される導体パターン１ｂとが、ボンディ
ングワイヤ７により接続されている。
搭載される導体パターン１ａが形成されている。この導
体パターン１ａの上には、熱硬化性接着剤５が塗布さ
れ、ベアチップ３が固着されている。そして、ベアチッ
プ３に形成されるボンディングパッド３ａとベアチップ
３の周囲に形成される導体パターン１ｂとが、ボンディ
ングワイヤ７により接続されている。
【０００４】また、ベアチップ３の周囲には、絶縁性の
流れ止め用枠９が形成されている。そして、封止部材１
１が、流れ止め用枠９の内側に形成され、ベアチップ３
がプリント配線板１の上に封止されている。さらに、プ
リント配線板１上の空き領域には、接地インピーダンス
を低くして、接地電圧レベルの変動を防止する接地パタ
ーン１ｃが複数形成されている。
流れ止め用枠９が形成されている。そして、封止部材１
１が、流れ止め用枠９の内側に形成され、ベアチップ３
がプリント配線板１の上に封止されている。さらに、プ
リント配線板１上の空き領域には、接地インピーダンス
を低くして、接地電圧レベルの変動を防止する接地パタ
ーン１ｃが複数形成されている。
【０００５】また、プリント配線板１上には、プリント
配線板１の接地電圧を外部の接地電圧に合わせるための
接地部１ｄが形成されている。さらに、プリント配線板
１上には、実装部品１３が搭載される導体パターン１ｅ
が形成されている。この導体パターン１ｅの上には、は
んだ１５が印刷され、実装部品１３が、接着剤１７を介
して仮止めされている。
配線板１の接地電圧を外部の接地電圧に合わせるための
接地部１ｄが形成されている。さらに、プリント配線板
１上には、実装部品１３が搭載される導体パターン１ｅ
が形成されている。この導体パターン１ｅの上には、は
んだ１５が印刷され、実装部品１３が、接着剤１７を介
して仮止めされている。
【０００６】そして、リフローはんだ付けにより、実装
部品１３の接地端子１３ａと導体パターン１ｅとが接続
されている。さらに、プリント配線板１に形成される導
体パターン１ｆにより、導体パターン１ｅと接地部１ｄ
とが接続されている。
部品１３の接地端子１３ａと導体パターン１ｅとが接続
されている。さらに、プリント配線板１に形成される導
体パターン１ｆにより、導体パターン１ｅと接地部１ｄ
とが接続されている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の流れ止め用枠９を形成したチップ・オン・ボ
ード実装構造では、接地パターン１ｃの面積が十分でな
いと、接地インピーダンスが高くなり、プリント配線板
１上に実装されるベアチップ３等の電子部品の接地電圧
レベルが変動しやすくなり、誤動作を起こす虞があっ
た。
うな従来の流れ止め用枠９を形成したチップ・オン・ボ
ード実装構造では、接地パターン１ｃの面積が十分でな
いと、接地インピーダンスが高くなり、プリント配線板
１上に実装されるベアチップ３等の電子部品の接地電圧
レベルが変動しやすくなり、誤動作を起こす虞があっ
た。
【０００８】このため、接地インピーダンスを低くする
ために、プリント配線板１上に接地パターン１ｃを広い
面積で形成しなくてはならず、この接地パターン１ｃの
形成が、小型・高密度実装化の弊害になっているという
問題があった。本発明は、かかる従来の問題点を解決す
るためになされたもので、接地インピーダンスを十分に
低くして、プリント配線板の小型・高密度実装化を可能
にすることができるチップ・オン・ボード実装構造およ
びその製造方法を提供することを目的とする。
ために、プリント配線板１上に接地パターン１ｃを広い
面積で形成しなくてはならず、この接地パターン１ｃの
形成が、小型・高密度実装化の弊害になっているという
問題があった。本発明は、かかる従来の問題点を解決す
るためになされたもので、接地インピーダンスを十分に
低くして、プリント配線板の小型・高密度実装化を可能
にすることができるチップ・オン・ボード実装構造およ
びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１のチップ・オン
・ボード実装構造は、プリント配線板上にベアチップを
搭載するとともに、前記ベアチップの周囲に、前記ベア
チップを保護する封止部材の流れ止め用枠を形成してな
るチップ・オン・ボード実装構造において、前記流れ止
め用枠を導電性材料により形成するとともに、前記流れ
止め用枠を前記プリント配線板の接地部に接続してなる
ことを特徴とする。
・ボード実装構造は、プリント配線板上にベアチップを
搭載するとともに、前記ベアチップの周囲に、前記ベア
チップを保護する封止部材の流れ止め用枠を形成してな
るチップ・オン・ボード実装構造において、前記流れ止
め用枠を導電性材料により形成するとともに、前記流れ
止め用枠を前記プリント配線板の接地部に接続してなる
ことを特徴とする。
【００１０】請求項２のチップ・オン・ボード実装構造
は、請求項１記載のチップ・オン・ボード実装構造にお
いて、前記流れ止め用枠には、前記流れ止め用枠の外側
に配置される実装部品の接地端子が接続されていること
を特徴とする。請求項３のチップ・オン・ボード実装構
造は、請求項１または請求項２記載のチップ・オン・ボ
ード実装構造において、前記導電性材料は、はんだであ
ることを特徴とする。
は、請求項１記載のチップ・オン・ボード実装構造にお
いて、前記流れ止め用枠には、前記流れ止め用枠の外側
に配置される実装部品の接地端子が接続されていること
を特徴とする。請求項３のチップ・オン・ボード実装構
造は、請求項１または請求項２記載のチップ・オン・ボ
ード実装構造において、前記導電性材料は、はんだであ
ることを特徴とする。
【００１１】請求項４のチップ・オン・ボードの製造方
法は、プリント配線板上にベアチップを搭載するととも
に、ベアチップの周囲に、前記ベアチップを保護する封
止部材の流れ止め用枠を形成してなるチップ・オン・ボ
ードの製造方法において、前記プリント配線板上に導電
性材料の流れ止め用枠を形成する枠形成工程と、前記プ
リント配線板上に塗布した熱硬化性接着剤上に前記ベア
チップを搭載するベアチップ搭載工程と、前記ベアチッ
プを前記熱硬化性接着剤を介して前記プリント配線板に
固着するとともに、前記導電性材料を溶融する熱処理工
程と、前記ベアチップに形成されるボンディングパッド
と前記ベアチップの周囲に形成される導体パターンとを
ボンディングワイヤで接続するボンディング工程と、前
記ベアチップを覆って前記流れ止め用枠の内側に封止部
材を供給し、前記ベアチップを封止する封止工程とを有
することを特徴とする。
法は、プリント配線板上にベアチップを搭載するととも
に、ベアチップの周囲に、前記ベアチップを保護する封
止部材の流れ止め用枠を形成してなるチップ・オン・ボ
ードの製造方法において、前記プリント配線板上に導電
性材料の流れ止め用枠を形成する枠形成工程と、前記プ
リント配線板上に塗布した熱硬化性接着剤上に前記ベア
チップを搭載するベアチップ搭載工程と、前記ベアチッ
プを前記熱硬化性接着剤を介して前記プリント配線板に
固着するとともに、前記導電性材料を溶融する熱処理工
程と、前記ベアチップに形成されるボンディングパッド
と前記ベアチップの周囲に形成される導体パターンとを
ボンディングワイヤで接続するボンディング工程と、前
記ベアチップを覆って前記流れ止め用枠の内側に封止部
材を供給し、前記ベアチップを封止する封止工程とを有
することを特徴とする。
【００１２】請求項５のチップ・オン・ボードの製造方
法は、請求項４記載のチップ・オン・ボードの製造方法
において、前記封止工程の後に、実装部品を流れ止め用
枠の外側の前記プリント配線板上に載置する載置工程
と、前記流れ止め用枠に前記実装部品の接地端子を接続
するとともに、前記実装部品の前記接地端子以外の端子
を前記プリント配線板に接続する部品実装工程とを有す
ることを特徴とする。
法は、請求項４記載のチップ・オン・ボードの製造方法
において、前記封止工程の後に、実装部品を流れ止め用
枠の外側の前記プリント配線板上に載置する載置工程
と、前記流れ止め用枠に前記実装部品の接地端子を接続
するとともに、前記実装部品の前記接地端子以外の端子
を前記プリント配線板に接続する部品実装工程とを有す
ることを特徴とする。
【００１３】（作用）請求項１のチップ・オン・ボード
実装構造では、ベアチップの周囲に、導電性材料により
流れ止め用枠が形成され、流れ止め用枠がプリント配線
板の接地部に接続される。そして、流れ止め用枠により
プリント配線板の接地インピーダンスが低くされる。
実装構造では、ベアチップの周囲に、導電性材料により
流れ止め用枠が形成され、流れ止め用枠がプリント配線
板の接地部に接続される。そして、流れ止め用枠により
プリント配線板の接地インピーダンスが低くされる。
【００１４】請求項２のチップ・オン・ボード実装構造
では、プリント配線板の接地部に接続される流れ止め用
枠に実装部品の接地端子が接続され、実装部品の接地イ
ンピーダンスが低くされる。請求項３のチップ・オン・
ボード実装構造では、流れ止め用枠が、はんだにより容
易に形成される。
では、プリント配線板の接地部に接続される流れ止め用
枠に実装部品の接地端子が接続され、実装部品の接地イ
ンピーダンスが低くされる。請求項３のチップ・オン・
ボード実装構造では、流れ止め用枠が、はんだにより容
易に形成される。
【００１５】請求項４のチップ・オン・ボードの製造方
法では、プリント配線板上のベアチップ搭載領域の周囲
に、導電性材料の流れ止め用枠が形成される。また、プ
リント配線板上のベアチップ搭載領域に熱硬化性接着剤
が塗布され、ベアチップが搭載される。そして、熱処理
により、ベアチップが熱硬化性接着剤を介してプリント
配線板に固着され、同時に、流れ止め用枠を形成する導
電性材料が溶融され、均一化される。
法では、プリント配線板上のベアチップ搭載領域の周囲
に、導電性材料の流れ止め用枠が形成される。また、プ
リント配線板上のベアチップ搭載領域に熱硬化性接着剤
が塗布され、ベアチップが搭載される。そして、熱処理
により、ベアチップが熱硬化性接着剤を介してプリント
配線板に固着され、同時に、流れ止め用枠を形成する導
電性材料が溶融され、均一化される。
【００１６】さらにベアチップに形成されるボンディン
グパッドとベアチップの周囲に形成される導体パターン
とが、ボンディングワイヤにより接続される。また、ベ
アチップを覆って流れ止め用枠の内側に封止部材が供給
され、熱処理されることで、ベアチップが封止される。
グパッドとベアチップの周囲に形成される導体パターン
とが、ボンディングワイヤにより接続される。また、ベ
アチップを覆って流れ止め用枠の内側に封止部材が供給
され、熱処理されることで、ベアチップが封止される。
【００１７】請求項５のチップ・オン・ボードの製造方
法では、封止工程の後に、実装部品がプリント配線板上
に載置され、流れ止め用枠に実装部品の接地端子が接続
される。そして、実装部品の接地端子以外の端子が、プ
リント配線板の導体パターンに電気的に接続される。
法では、封止工程の後に、実装部品がプリント配線板上
に載置され、流れ止め用枠に実装部品の接地端子が接続
される。そして、実装部品の接地端子以外の端子が、プ
リント配線板の導体パターンに電気的に接続される。
【００１８】
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１および図２は、本発明のチップ・
オン・ボード実装構造の一実施形態（請求項１ないし請
求項５に対応する）を示しており、符号２１は、プリン
ト配線板である。
用いて説明する。図１および図２は、本発明のチップ・
オン・ボード実装構造の一実施形態（請求項１ないし請
求項５に対応する）を示しており、符号２１は、プリン
ト配線板である。
【００１９】プリント配線板２１上には、ベアチップ２
３が搭載される導体パターン２１ａが形成されている。
この導体パターン２１ａの周囲には、複数の導体パター
ン２１ｂが形成され、さらに、導体パターン２１ｂの周
囲には、導体パターン２１ｃが環状に形成されている。
３が搭載される導体パターン２１ａが形成されている。
この導体パターン２１ａの周囲には、複数の導体パター
ン２１ｂが形成され、さらに、導体パターン２１ｂの周
囲には、導体パターン２１ｃが環状に形成されている。
【００２０】この導体パターン２１ｃは、プリント配線
板２１の導体パターン２１ｄを介して、接地部２１ｅに
接続されている。また、ベアチップ２３の接地端子であ
るボンディングパッド２３ａが接続される導体パターン
２１ｂと導体パターン２１ｃとが、導体パターン２１ｆ
により接続されている。
板２１の導体パターン２１ｄを介して、接地部２１ｅに
接続されている。また、ベアチップ２３の接地端子であ
るボンディングパッド２３ａが接続される導体パターン
２１ｂと導体パターン２１ｃとが、導体パターン２１ｆ
により接続されている。
【００２１】そして、導体パターン２１ｃの一部は、実
装部品２５の接地端子２５ａが接続されるように、パタ
ーン幅が広く形成されている。さらに、プリント配線板
２１の上には、実装部品２５の端子２５ｂが接続される
導体パターン２１ｇが形成されている。
装部品２５の接地端子２５ａが接続されるように、パタ
ーン幅が広く形成されている。さらに、プリント配線板
２１の上には、実装部品２５の端子２５ｂが接続される
導体パターン２１ｇが形成されている。
【００２２】そして、導体パターン２１ａの上には、熱
硬化性接着剤２７を介して、例えば、ＬＳＩ等のベアチ
ップ２３が接着されている。また、ベアチップ２３に形
成されるボンディングパッド２３ａと導体パターン２１
ｂとが、ボンディングワイヤ２９により接続されてい
る。さらに、導体パターン２１ｃの上には、はんだ層３
１ａが形成され、このはんだ層３１ａにより流れ止め用
枠３３が形成されている。
硬化性接着剤２７を介して、例えば、ＬＳＩ等のベアチ
ップ２３が接着されている。また、ベアチップ２３に形
成されるボンディングパッド２３ａと導体パターン２１
ｂとが、ボンディングワイヤ２９により接続されてい
る。さらに、導体パターン２１ｃの上には、はんだ層３
１ａが形成され、このはんだ層３１ａにより流れ止め用
枠３３が形成されている。
【００２３】そして、流れ止め用枠３３の内側に配置さ
れる封止部材３５により、ベアチップ２３が封止されて
いる。また、導体パターン２１ｇの上には、はんだ層３
１ｂが形成されている。さらに、導体パターン２１ｃ，
２１ｇの間に配置される接着剤３７により、プリント配
線板２１に仮止めされる実装部品２５が、はんだ層３１
ａ，３１ｂを介して導体パターン２１ｃ、２１ｇに接続
されている。
れる封止部材３５により、ベアチップ２３が封止されて
いる。また、導体パターン２１ｇの上には、はんだ層３
１ｂが形成されている。さらに、導体パターン２１ｃ，
２１ｇの間に配置される接着剤３７により、プリント配
線板２１に仮止めされる実装部品２５が、はんだ層３１
ａ，３１ｂを介して導体パターン２１ｃ、２１ｇに接続
されている。
【００２４】以上のように構成されたチップ・オン・ボ
ード実装構造は、以下に述べるようにして製造される。
先ず、図３（ａ）に示すように、予め導体パターン２１
ａ，２１ｂ，２１ｃ，２１ｅ，２１ｆおよび２１ｇが形
成されるプリント配線板２１の上に、メタルマスク３９
が載置される。
ード実装構造は、以下に述べるようにして製造される。
先ず、図３（ａ）に示すように、予め導体パターン２１
ａ，２１ｂ，２１ｃ，２１ｅ，２１ｆおよび２１ｇが形
成されるプリント配線板２１の上に、メタルマスク３９
が載置される。
【００２５】このメタルマスク３９には、導体パターン
２１ｃの形状に合わせて穴部３９ａが形成されている。
そして、図３（ｂ）に示すように、メタルマスク３９の
穴部３９ａを通して、プリント配線板２１の導体パター
ン２１ｃ上に、はんだ層３１ａが印刷され、はんだ層３
１ａが、メタルマスク３９の厚さに形成される。
２１ｃの形状に合わせて穴部３９ａが形成されている。
そして、図３（ｂ）に示すように、メタルマスク３９の
穴部３９ａを通して、プリント配線板２１の導体パター
ン２１ｃ上に、はんだ層３１ａが印刷され、はんだ層３
１ａが、メタルマスク３９の厚さに形成される。
【００２６】このはんだ層３１ａに用いられるはんだ
は、例えば、融点が１８３℃のSn-Pb共晶はんだ、また
は、融点が１７９℃のSn-Pb-Ag共晶はんだ等が使用され
ている。次に、図４（ａ）に示すように、導体パターン
２１ａ上に図示しない熱硬化性接着剤２７が塗布され、
ベアチップ２３が載置される。この熱硬化性接着剤２７
には、例えば、Agエポキシ系の導電性接着剤が使用さ
れ、１５０℃以上で１０分〜２０分間の熱処理を行うこ
とで硬化される。
は、例えば、融点が１８３℃のSn-Pb共晶はんだ、また
は、融点が１７９℃のSn-Pb-Ag共晶はんだ等が使用され
ている。次に、図４（ａ）に示すように、導体パターン
２１ａ上に図示しない熱硬化性接着剤２７が塗布され、
ベアチップ２３が載置される。この熱硬化性接着剤２７
には、例えば、Agエポキシ系の導電性接着剤が使用さ
れ、１５０℃以上で１０分〜２０分間の熱処理を行うこ
とで硬化される。
【００２７】そして、ベアチップ２３を載置したプリン
ト配線板２１が、はんだ層３１ａに用いられるはんだの
融点より高い温度で熱処理されることで、はんだ層３１
ａが溶融され、導体パターン２１ｃの上に均一に広が
り、流れ止め用枠３３が形成され、同時に、ベアチップ
２３がプリント配線板２１に固着され、図４（ｂ）に示
すような状態にされる。
ト配線板２１が、はんだ層３１ａに用いられるはんだの
融点より高い温度で熱処理されることで、はんだ層３１
ａが溶融され、導体パターン２１ｃの上に均一に広が
り、流れ止め用枠３３が形成され、同時に、ベアチップ
２３がプリント配線板２１に固着され、図４（ｂ）に示
すような状態にされる。
【００２８】また、図４（ｃ）に示すように、ベアチッ
プ２３の上に形成されるボンディングパッド２３ａとベ
アチップ２３の周囲に形成される導体パターン２１ｂと
が、ボンディングワイヤ２９により接続される。さら
に、図５（ａ）に示すように、封止部材３５が、流れ止
め用枠３３の内側に滴下される。
プ２３の上に形成されるボンディングパッド２３ａとベ
アチップ２３の周囲に形成される導体パターン２１ｂと
が、ボンディングワイヤ２９により接続される。さら
に、図５（ａ）に示すように、封止部材３５が、流れ止
め用枠３３の内側に滴下される。
【００２９】そして、この状態でプリント配線板２１
が、例えば、１５０℃〜１７０℃で１５分〜２０分間熱
処理されることにより、封止部材３５が硬化され、ベア
チップ２３が封止部材３５により封止される。この際、
熱処理の温度が、はんだ層３１ａに用いられるはんだの
融点より低いため、はんだ層３１ａが溶融されることは
ない。
が、例えば、１５０℃〜１７０℃で１５分〜２０分間熱
処理されることにより、封止部材３５が硬化され、ベア
チップ２３が封止部材３５により封止される。この際、
熱処理の温度が、はんだ層３１ａに用いられるはんだの
融点より低いため、はんだ層３１ａが溶融されることは
ない。
【００３０】また、図５（ｂ）に示すように、導体パタ
ーン２１ｇの上に、はんだ層３１ｂが印刷され、実装部
品２５を仮止めするための接着剤３７が、プリント配線
板２１の上に塗布される。そして、図５（ｃ）に示すよ
うに、実装部品２５が、はんだ層３１ａ，３１ｂの上に
載置される。
ーン２１ｇの上に、はんだ層３１ｂが印刷され、実装部
品２５を仮止めするための接着剤３７が、プリント配線
板２１の上に塗布される。そして、図５（ｃ）に示すよ
うに、実装部品２５が、はんだ層３１ａ，３１ｂの上に
載置される。
【００３１】さらに、リフローはんだ付けにより、実装
部品２５の接地端子２５ａと、他の端子２５ｂとが、そ
れぞれ流れ止め用枠３３のはんだ層３１ａと、はんだ層
３１ｂとに接続される。以上のようにして構成されたチ
ップ・オン・ボード実装構造では、導電性材料で形成し
た流れ止め用枠３３をプリント配線板２１の接地部２１
ｅに接続したので、接地インピーダンスを十分に低くし
て、プリント配線板２１の小型・高密度実装化を可能に
することができる。
部品２５の接地端子２５ａと、他の端子２５ｂとが、そ
れぞれ流れ止め用枠３３のはんだ層３１ａと、はんだ層
３１ｂとに接続される。以上のようにして構成されたチ
ップ・オン・ボード実装構造では、導電性材料で形成し
た流れ止め用枠３３をプリント配線板２１の接地部２１
ｅに接続したので、接地インピーダンスを十分に低くし
て、プリント配線板２１の小型・高密度実装化を可能に
することができる。
【００３２】また、接地した流れ止め用枠３３に、隣接
する実装部品２５の接地端子２５ａを接続したので、プ
リント配線板２１上に実装部品２５を高密度に実装で
き、実装部品２５の接地インピーダンスを十分に低くし
て、実装部品２５の誤動作を防止することができる。そ
して、ベアチップ２３の接地端子であるボンディングパ
ッド２３ｂを、ボンディングワイヤ２９と導体パターン
２１ｆとを介して導体パターン２１ｃに電気的に接続す
ることで、ベアチップ２３を流れ止め用枠３３に接地し
たので、ベアチップ２３の接地インピーダンスを十分に
低くして、ベアチップ２３の誤動作を防止することがで
きる。
する実装部品２５の接地端子２５ａを接続したので、プ
リント配線板２１上に実装部品２５を高密度に実装で
き、実装部品２５の接地インピーダンスを十分に低くし
て、実装部品２５の誤動作を防止することができる。そ
して、ベアチップ２３の接地端子であるボンディングパ
ッド２３ｂを、ボンディングワイヤ２９と導体パターン
２１ｆとを介して導体パターン２１ｃに電気的に接続す
ることで、ベアチップ２３を流れ止め用枠３３に接地し
たので、ベアチップ２３の接地インピーダンスを十分に
低くして、ベアチップ２３の誤動作を防止することがで
きる。
【００３３】さらに、流れ止め用枠３３にはんだを用い
たので、容易に流れ止め用枠３３を形成することができ
る。そして、上述したチップ・オン・ボードの製造方法
では、ベアチップ２３のプリント配線板２１への固着
と、流れ止め用枠３３の形成とを、同一の熱処理工程で
行うことができるので、チップ・オン・ボード実装構造
の電子機器装置の製造工数を削減することができる。
たので、容易に流れ止め用枠３３を形成することができ
る。そして、上述したチップ・オン・ボードの製造方法
では、ベアチップ２３のプリント配線板２１への固着
と、流れ止め用枠３３の形成とを、同一の熱処理工程で
行うことができるので、チップ・オン・ボード実装構造
の電子機器装置の製造工数を削減することができる。
【００３４】また、ベアチップ２３の封止工程の処理温
度が、はんだ層３１ａに用いたはんだの融点より低いた
め、流れ止め用枠３３を形成する枠形成工程の後、実装
部品２５をリフローする部品実装工程まではんだ層３１
ａが溶融することがなく、作業性良くチップ・オン・ボ
ード実装構造の電子機器装置を製造することができる。
度が、はんだ層３１ａに用いたはんだの融点より低いた
め、流れ止め用枠３３を形成する枠形成工程の後、実装
部品２５をリフローする部品実装工程まではんだ層３１
ａが溶融することがなく、作業性良くチップ・オン・ボ
ード実装構造の電子機器装置を製造することができる。
【００３５】そして、流れ止め用枠３３をメタルマスク
３９を用いて形成したので、メタルマスク３９の厚さに
より流れ止め用枠３３の高さを変更することができ、流
れ止め用枠３３の接地インピーダンスを調整することが
できる。なお、上述した実施形態では、導体パターン２
１ｇに形成するはんだの印刷を、封止工程の後に行った
例について述べたが、本発明はかかる実施形態に限定さ
れるものではなく、例えば、枠形成工程において、導体
パターン２１ｃと同時に印刷しても良い。
３９を用いて形成したので、メタルマスク３９の厚さに
より流れ止め用枠３３の高さを変更することができ、流
れ止め用枠３３の接地インピーダンスを調整することが
できる。なお、上述した実施形態では、導体パターン２
１ｇに形成するはんだの印刷を、封止工程の後に行った
例について述べたが、本発明はかかる実施形態に限定さ
れるものではなく、例えば、枠形成工程において、導体
パターン２１ｃと同時に印刷しても良い。
【００３６】また、上述した実施形態では、導体パター
ン２１ｃを環状に形成した例について述べたが、例え
ば、図６に示すように、流れ止め用枠３３の一部の幅を
広げて導体パターン２１ｈを形成し、導体パターン２１
ｈ上にはんだ層３１ｃを印刷することにより、容易に接
地面積を増やすことができ、接地インピーダンスを低く
することができる。
ン２１ｃを環状に形成した例について述べたが、例え
ば、図６に示すように、流れ止め用枠３３の一部の幅を
広げて導体パターン２１ｈを形成し、導体パターン２１
ｈ上にはんだ層３１ｃを印刷することにより、容易に接
地面積を増やすことができ、接地インピーダンスを低く
することができる。
【００３７】この場合、流れ止め用枠３３は、例えば、
導電性を有するエポキシ樹脂等を用いて形成しても良
い。
導電性を有するエポキシ樹脂等を用いて形成しても良
い。
【００３８】
【発明の効果】以上述べたように、請求項１のチップ・
オン・ボード実装構造では、導電性材料で形成した流れ
止め用枠をプリント配線板の接地部に接続したので、接
地インピーダンスを十分に低くして、プリント配線板の
小型・高密度実装化を可能にすることができる。
オン・ボード実装構造では、導電性材料で形成した流れ
止め用枠をプリント配線板の接地部に接続したので、接
地インピーダンスを十分に低くして、プリント配線板の
小型・高密度実装化を可能にすることができる。
【００３９】請求項２のチップ・オン・ボード実装構造
では、接地した流れ止め用枠に、隣接する実装部品の接
地端子を接続したので、プリント配線板上に実装部品を
高密度に実装でき、実装部品の接地インピーダンスを十
分低くして、実装部品の誤動作を防止することができ
る。
では、接地した流れ止め用枠に、隣接する実装部品の接
地端子を接続したので、プリント配線板上に実装部品を
高密度に実装でき、実装部品の接地インピーダンスを十
分低くして、実装部品の誤動作を防止することができ
る。
【００４０】請求項３のチップ・オン・ボード実装構造
では、流れ止め用枠にはんだを用いたので、容易に流れ
止め用枠を形成することができる。請求項４のチップ・
オン・ボードの製造方法では、ベアチップのプリント配
線板への固着と、流れ止め用枠の形成とを、同一の熱処
理工程で行うことができるので、チップ・オン・ボード
実装構造の電子機器装置の製造工数を削減することがで
きる。
では、流れ止め用枠にはんだを用いたので、容易に流れ
止め用枠を形成することができる。請求項４のチップ・
オン・ボードの製造方法では、ベアチップのプリント配
線板への固着と、流れ止め用枠の形成とを、同一の熱処
理工程で行うことができるので、チップ・オン・ボード
実装構造の電子機器装置の製造工数を削減することがで
きる。
【００４１】請求項５のチップ・オン・ボードの製造方
法では、ベアチップの封止工程の処理温度が、はんだの
融点より低いため、流れ止め用枠を形成する枠形成工程
の後、実装部品がリフローする部品実装工程まではんだ
が溶融することがなく、作業性良くチップ・オン・ボー
ド実装構造の電子機器装置を製造することができる。
法では、ベアチップの封止工程の処理温度が、はんだの
融点より低いため、流れ止め用枠を形成する枠形成工程
の後、実装部品がリフローする部品実装工程まではんだ
が溶融することがなく、作業性良くチップ・オン・ボー
ド実装構造の電子機器装置を製造することができる。
【図１】本発明のチップ・オン・ボード実装構造の一実
施形態を示す断面図である。
施形態を示す断面図である。
【図２】図１の上面図である。
【図３】本発明のチップ・オン・ボード実装構造の一実
施形態における枠形成工程を示す説明図である。
施形態における枠形成工程を示す説明図である。
【図４】本発明のチップ・オン・ボード実装構造の一実
施形態におけるベアチップ搭載工程，熱処理工程および
ボンディング工程を示す説明図である。
施形態におけるベアチップ搭載工程，熱処理工程および
ボンディング工程を示す説明図である。
【図５】本発明のチップ・オン・ボード実装構造の一実
施形態における封止工程，印刷工程，部品装着工程およ
びリフロー工程を示す説明図である。
施形態における封止工程，印刷工程，部品装着工程およ
びリフロー工程を示す説明図である。
【図６】流れ止め用枠の一部の幅を広げたチップ・オン
・ボード実装構造を示す説明図である。
・ボード実装構造を示す説明図である。
【図７】従来のチップ・オン・ボード実装構造を示す断
面図である。
面図である。
【図８】図７の上面図である。
２１ プリント配線板 ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｆ，２１ｇ 導
体パターン ２１ｄ 接地部 ２３ ベアチップ ２３ａ ボンディングパッド ２５ 実装部品 ２５ａ 接地端子 ２７ 熱硬化性接着剤 ２９ ボンディングワイヤ ３１ａ，３１ｂ はんだ層（はんだ） ３３ 流れ止め用枠 ３５ 封止部材
体パターン ２１ｄ 接地部 ２３ ベアチップ ２３ａ ボンディングパッド ２５ 実装部品 ２５ａ 接地端子 ２７ 熱硬化性接着剤 ２９ ボンディングワイヤ ３１ａ，３１ｂ はんだ層（はんだ） ３３ 流れ止め用枠 ３５ 封止部材
Claims (5)
- 【請求項１】 プリント配線板上にベアチップを搭載す
るとともに、前記ベアチップの周囲に、前記ベアチップ
を保護する封止部材の流れ止め用枠を形成してなるチッ
プ・オン・ボード実装構造において、 前記流れ止め用枠を導電性材料により形成するととも
に、前記流れ止め用枠を前記プリント配線板の接地部に
接続してなることを特徴とするチップ・オン・ボード実
装構造。 - 【請求項２】 請求項１記載のチップ・オン・ボード実
装構造において、 前記流れ止め用枠には、前記流れ止め用枠の外側に配置
される実装部品の接地端子が接続されていることを特徴
とするチップ・オン・ボード実装構造。 - 【請求項３】 請求項１または請求項２記載のチップ・
オン・ボード実装構造において、 前記導電性材料は、はんだであることを特徴とするチッ
プ・オン・ボード実装構造。 - 【請求項４】 プリント配線板上にベアチップを搭載す
るとともに、ベアチップの周囲に、前記ベアチップを保
護する封止部材の流れ止め用枠を形成してなるチップ・
オン・ボードの製造方法において、 前記プリント配線板上に導電性材料の流れ止め用枠を形
成する枠形成工程と、 前記プリント配線板上に塗布した熱硬化性接着剤上に前
記ベアチップを搭載するベアチップ搭載工程と、 前記ベアチップを前記熱硬化性接着剤を介して前記プリ
ント配線板に固着するとともに、前記導電性材料を溶融
する熱処理工程と、 前記ベアチップに形成されるボンディングパッドと前記
ベアチップの周囲に形成される導体パターンとをボンデ
ィングワイヤで接続するボンディング工程と、 前記ベアチップを覆って前記流れ止め用枠の内側に封止
部材を供給し、前記ベアチップを封止する封止工程と、 を有することを特徴とするチップ・オン・ボードの製造
方法。 - 【請求項５】 請求項４記載のチップ・オン・ボードの
製造方法において、 前記封止工程の後に、実装部品を前記流れ止め用枠の外
側の前記プリント配線板上に載置する載置工程と、 前記流れ止め用枠に前記実装部品の接地端子を接続する
とともに、前記実装部品の前記接地端子以外の端子を前
記プリント配線板に接続する部品実装工程と、 を有することを特徴とするチップ・オン・ボードの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01417997A JP3423174B2 (ja) | 1997-01-28 | 1997-01-28 | チップ・オン・ボード実装構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01417997A JP3423174B2 (ja) | 1997-01-28 | 1997-01-28 | チップ・オン・ボード実装構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10215049A true JPH10215049A (ja) | 1998-08-11 |
| JP3423174B2 JP3423174B2 (ja) | 2003-07-07 |
Family
ID=11853924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01417997A Expired - Fee Related JP3423174B2 (ja) | 1997-01-28 | 1997-01-28 | チップ・オン・ボード実装構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423174B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299553A (ja) * | 1999-04-13 | 2000-10-24 | Ricoh Microelectronics Co Ltd | 電子回路基板製造方法 |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| JP2010034603A (ja) * | 2009-11-16 | 2010-02-12 | Panasonic Corp | 電子回路装置 |
| JP2011119609A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
-
1997
- 1997-01-28 JP JP01417997A patent/JP3423174B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299553A (ja) * | 1999-04-13 | 2000-10-24 | Ricoh Microelectronics Co Ltd | 電子回路基板製造方法 |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| JP2010034603A (ja) * | 2009-11-16 | 2010-02-12 | Panasonic Corp | 電子回路装置 |
| JP2011119609A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
| US8673684B2 (en) | 2009-12-07 | 2014-03-18 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3423174B2 (ja) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| US7268414B2 (en) | Semiconductor package having solder joint of improved reliability | |
| KR100231276B1 (ko) | 반도체패키지의 구조 및 제조방법 | |
| US5847458A (en) | Semiconductor package and device having heads coupled with insulating material | |
| US5637920A (en) | High contact density ball grid array package for flip-chips | |
| US7851894B1 (en) | System and method for shielding of package on package (PoP) assemblies | |
| US7087991B2 (en) | Integrated circuit package and method of manufacture | |
| US6256877B1 (en) | Method for transforming a substrate with edge contacts into a ball grid array | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| US20050263887A1 (en) | Circuit carrier and fabrication method thereof | |
| US6326233B1 (en) | Semiconductor device, method of fabricating the same and electronic apparatus | |
| US8138608B2 (en) | Integrated circuit package substrate having configurable bond pads | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JPH10135366A (ja) | Ｂｇａ半導体パッケージの外部端子の製造方法 | |
| CN105244327A (zh) | 电子装置模块及其制造方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2988286B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH10178144A (ja) | Ｂｇａ型電子部品の同軸電極構造 | |
| KR100447895B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
| JPS63126258A (ja) | 半導体装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| KR100475338B1 (ko) | 와이어본더를이용한칩스케일패키지및제조방법 | |
| JPH08330359A (ja) | 集積回路の実装方法 | |
| JPH07176681A (ja) | 半導体回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |