KR0157896B1 - 반도체 패키지 실장방법 - Google Patents

반도체 패키지 실장방법 Download PDF

Info

Publication number
KR0157896B1
KR0157896B1 KR1019950030138A KR19950030138A KR0157896B1 KR 0157896 B1 KR0157896 B1 KR 0157896B1 KR 1019950030138 A KR1019950030138 A KR 1019950030138A KR 19950030138 A KR19950030138 A KR 19950030138A KR 0157896 B1 KR0157896 B1 KR 0157896B1
Authority
KR
South Korea
Prior art keywords
solder
pcb
package
pads
substrate
Prior art date
Application number
KR1019950030138A
Other languages
English (en)
Other versions
KR970018435A (ko
Inventor
김영곤
김영선
차기본
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950030138A priority Critical patent/KR0157896B1/ko
Publication of KR970018435A publication Critical patent/KR970018435A/ko
Application granted granted Critical
Publication of KR0157896B1 publication Critical patent/KR0157896B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 패키지 실장방법에 관한 것으로, 종래에는 패키지를 피시비 기판에 실장시 1차 리플로우만을 실시함으로써 솔더볼과 피시비 기판 상의 패드가 접촉이 안되는 오픈(OPEN)불량이 수개 발생하는 문제점이 있었다.
본 발명의 반도체 패키지 실장방법은 용융점이 서로다른 솔서(12a)와 솔더볼(14)과 피시비 기판(15)의 패드(16)가 접촉이 불량하여 발생하는 오픈(OPEN)불량을 방지하여, 그로인한 제작업 비용을 절감하는 효과가 있는 것이다.

Description

반도체 패키지 실장방법
제1도는 종래 비지에이 패키지의 구조를 보인 개략구성도.
제2도는 종래 비지에이 패키지가 피시비 기판에 실장된 상태를 보인 종단면도.
제3도는 본 발명 비지에이 패키지의 구조를 보인 개략구성도.
제4도는 본 발명 비지에이 패키지가 피시비 기판에 실장된 상태를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 서브스트레이트 11 : 리드
12,16 : 패드 12a : 솔더
13 : 접착부재 14 : 솔더볼
15 : 피시비 기판
본 발명은 반도체 패키지의 실장방법에 관한 것으로, 특히 솔더와 솔더볼을 응용점이 다른 금속을 채용하여 오픈(OPEN)불량을 방지하는데 적합한 반도체 패키지의 실장방법에 관한 것이다.
최근 다(多)핀 패키지의 하나로써 각광을 받고 있는 플라스틱(PLASTIC) 비지에이(BALL GRID ARRAYS) 패키지는 큐에프피(QUAD FLAT PACKAGES)보다 통상 3배나 넓은 리드 피치(PITCH)로 2배 이상의 핀(PIN)을 낼 수 있으므로 널리 사용되고 있다.
상기 큐에프피는 다핀화(HIGH PIN化)로 되면서 아웃리드가 미세 피치화(FINE PITCH化) 되게 되므로 리드의 휨(BENT)이 발생되고, 피시피(PRINTED CIRCUIT BOARD)에 표면실장할때 정렬(ALIGMENT) 및 솔더(SOLDER)의 양의 조절이 어려운 단점이 내재하지만, 상기 비지에이는 아웃리드가 없고 그대신 솔더볼이 상기 아웃리드의 역할을 하게 되므로 상기 쿠에프피의 단점을 해소할 수 있다. 또한, 상기 비지에이는 큐에프피에 비하여 반도체 칩으로부터 솔더볼 까지의 전기적 경로(ELECTRICAL PATH)가 짧기 때문에 전기적 저항이 작아지게 되어 전기적 특성도 우수하다.
이에, 종래에 일반적으로 사용되고 있는 플라스틱 비지에이의 구조 및 피시비 기판에 실장방법을 제1도 및 제2도를 참고하여 개략적으로 살펴보면 다음과 같다.
우선, 제1도는 종래 비지에이 패키지의 구성을 보인 개략구성도이다.
제1도에 도시한 바와 같이, 상기 비지에이는 서브스트레이트(1)의 상부에 리드(2)가 설치되어 있고, 상기 서브스트레이트(1)의 하면에는 수개의 패드(3)가 설치되어 있으며, 상기 패트(3)에는 각각 솔더볼(4)이 부착되어 있는 구조로 되어 있는 것이다.
한편, 제2도는 종래의 비지에이 패키지가 피시비 기판에 실장된 상태를 보인 종단면도이다.
종래 비지에이 패키지를 피시비 기판에 실장하는 방법은 다음과같다.
우선, 비지에이 패키지를 피시비 기판(5)에 실장하기 위해서는, 피시비 기판(5)에 제1도에 도시된 바와 같은 상기 플라스틱 비지에이 패키지를 정렬시키고, 리플로우(REFLOW)시킴으로써 상기 플라스틱 비지에이 패키지의 솔더볼(4)이 피시비 기판(5)의 패드(5a)에 전기적 연결되게 된다.
즉, 1회의 리플로우(REFLOW)로 비지에이 패키지를 피시비 기판(5)에 실장하는 것이다.
그러나, 상기와 같이 비지에이 패키지를 피시비 기판(5)에 실장하기 위해서는 패키지의 서브스트레이트(1)의 하면에 설치되어 있는 패트(3)에 솔더볼(4)을 부착하고, 그 솔더볼(4)을 피시비 기판(5)의 상면에 설치되어 있는 패드(5a)에 정렬시킨 후 리플로우시킴으로써 패키지를 실장하게 되는데 이때 상기 솔더볼(4)이 피시비 기판(5)의 패트(5a)에 접촉하지 않아 전기적인 연결이 되지 않은 오픈(OPEN)불량이 부분적으로 발생하게되어 패키지 전체를 재작업하여야 하는 문제점이 있는 것이었다.
본 발명의 목적은 솔더와 솔더볼을 융점이 다른 금속을 채용하여 2GHL 리플로우(REFLOW)를 실시 함으로써 솔더볼의 오픈(OPEN) 불량을 방지하는데 적합한 반도체 패키지의 실장방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 반도체 패키지의 서부스트레이트 하면서 설치된 다수개의 패드에 솔더를 각각 형성시키는 단계와, 상기 다수개의 솔더에 그 솔더 보다 융점이 낮은 솔더볼을 각각 부착시키는 단계와, 상기 서브스트레이트의 하면 모서리 부분에 상기 솔더볼과 융점이 갖거나 혹은 낮은 접착부재를 각각 설치하는 단계와, 상기 솔더 볼과 접착부재를 솔더볼의 용융온도에서 1차 리플로우를 실시하여 패드와 서브스트레이트 하면서 각각 부착시키는 단계와, 상기 솔더볼과 접착부재를 각각 피시비 기판의 패드와 피시비 기판의 상면에 정렬하는 단계와, 상기 솔더의 용융온도에서 2차 리플로우를 실시하여 접착부재와 솔더볼을 피시비 기판의 상면과 패드에 각각 부착하고 오픈된 솔더볼은 용융된 솔더로 패드와 접촉시키는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 패키지 실장방법이 제공된다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시례를 상세히 설명하면 다음과 같다.
제3도는 본 발명 비지에이 패키지를 보인 개략구성도이고, 제4도는 본 발명 비지에이 패키지가 실장된 상태를 보인 종단면도이다.
도시된 바와 같이, 본 발명의 반도체 패키지는 서브스트레이트(10)의 상부에 리드(11)가 설치되어 있고, 그 서부스트레이트(10)의 하면의 모서리 부분과 다수개의 패드(12)에는 접착부재(13)와 솔더볼(14)이 각각 부착되어 있으며, 상기 접착부재(13)와 솔더볼(14)이 피시비 기판(15)의 상면과 패드(16)에 각각 부착되어 실장되는 것이다.
도면중 미설명 부호 12a는 2차 리플로우시 용융되는 솔더이다.
상기와 같이 실장되어 있는 본 발명 비지에이 패키지의 실장하는 방법은 다음과 같다.
반도체 패키지의 서브스트레이트(10) 하면에 설치된 다수개의 패드(12)에 솔더(12a)를 각각 형성시키는 단계와, 상기 다수개의 솔더(12a)에 그 솔더(12a) 보다 융점이 낮은 솔더볼(14)을 각각 부착시키는 단계와, 상기 서브스트레이트(10)의 하면 모서리 부분에 상기 솔더볼(14)과 융점이 갖거나 혹은 낮은 접착부재(13)를 각각 설치하는 단계와, 상기 솔더를(14)과 접착부재(13)를 솔더볼(14)의 용융온도에서 1차 리플로우를 실시하여 상기 패드(12)와 서브스트레이트(10) 하면에 각각 부착시키는 단계와, 상기 솔더볼(14)과 접착부재(13)를 각각 피시비 기판(15)의 패드(16)와 피시비 기판(15)의 상면에 정렬하는 단계와, 상기 솔더(12a)의 용융 온도에서 2차 리플로우를 실시하여 상기 접착부재(13)와 솔거볼(14)을 피시비 기판 (15)의 상면과 패드(16)에 각각 부착하고 오픈(OPEN)된 솔더볼(14)은 용융된 솔더(12a)로 패드(16)와 접촉시키는 단계의 순서로 진행하는 것을 특징으로 한다.
상기 솔더의 용융온도를 Tm1, 솔더볼의 용융온도를 Tm2, 상기 접착 부재의 용융온도를 Tm3라고 하면, Tm3 ≤ Tm2 ≤ Tm1 가 되어야 한다.
즉, 마지막 단계에서 용융점이 가장높은 솔더(12a)가 용융되면 피시비 기판(15)의 패드(16)에 접착이 된 솔더볼(14)은 팽창하며 체적이 약간 커지고, 접착이 안된 오픈(OPEN)불량의 솔더볼(14)은 용융된 솔더(12a)에 의해 패트(16)에 접착되어 전기적으로 연결이 안된 솔더볼(14)을 제거하게 되는 것이다.
또한, 상기 접착부재(13)는 서브스트레이트(10)와 피시비 기판(15)을 고정지지 함으로써 2차 리플로우시 솔더볼(14)의 부피증가로 인한 패키지의 상승을 방지하게 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명의 반도체 패키지 실장 방법은 용융점이 서로다른 솔더와 솔더볼을 채용하고, 패키지 실장시 2차 리플로우를 실시함으로써 솔더볼과 피시비 기판의 패드가 접촉이 불량하여 발생하는 오픈(OPEN)불량을 방지하여, 그로인한 재작업 비용을 절감하는 효과가 있는 것이다.

Claims (1)

  1. 반도체 패키지의 서브스트레이트 하면에 설치된 다수개의 패드에 솔더를 각각 형성시키는 단계와, 상기 다수개의 솔더에 그 솔더 보다 융점이 낮은 솔더볼을 각각 부착시키는 단계와, 상기 서브스트레이트의 하면 모서리 부분에 상기 솔더볼과 융점이 갖거나 혹은 낮은 접착부재를 각각 설치하는 단계와, 상기 솔더볼과 접착부재를 솔더볼의 용융온도에서 1차 리플로우를 실시하여 패드와 서브스트레이트 하면에 각각 부착시키는 단계와, 상기 솔더볼과 접착부재를 각각 피시비 기판의 패드와 피시비 기판의 상면에 정렬하는 단계와, 상기 솔더의 용융온도에서 2차 리플로우를 실시하여 접착부재와 솔더볼을 피시비 기판의 상면과 패드에 각각 부착하고 오픈된 솔더볼은 용융된 솔더로 패드와 접촉시키는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 패키지 실장 방법.
KR1019950030138A 1995-09-14 1995-09-14 반도체 패키지 실장방법 KR0157896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030138A KR0157896B1 (ko) 1995-09-14 1995-09-14 반도체 패키지 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030138A KR0157896B1 (ko) 1995-09-14 1995-09-14 반도체 패키지 실장방법

Publications (2)

Publication Number Publication Date
KR970018435A KR970018435A (ko) 1997-04-30
KR0157896B1 true KR0157896B1 (ko) 1998-12-01

Family

ID=19426882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030138A KR0157896B1 (ko) 1995-09-14 1995-09-14 반도체 패키지 실장방법

Country Status (1)

Country Link
KR (1) KR0157896B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199076A (zh) * 2012-01-04 2013-07-10 矽品精密工业股份有限公司 封装结构及其制法
KR20160090990A (ko) * 2015-01-22 2016-08-02 엘지디스플레이 주식회사 반도체 칩 패키지 및 이를 이용한 표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690245B1 (ko) * 2005-04-06 2007-03-12 삼성전자주식회사 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199076A (zh) * 2012-01-04 2013-07-10 矽品精密工业股份有限公司 封装结构及其制法
KR20160090990A (ko) * 2015-01-22 2016-08-02 엘지디스플레이 주식회사 반도체 칩 패키지 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
KR970018435A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
KR100239198B1 (ko) 반도체 장치
US6541857B2 (en) Method of forming BGA interconnections having mixed solder profiles
US6127204A (en) Column grid array or ball grid array pad on via
US5568363A (en) Surface mount components and semifinished products thereof
KR19980079438A (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
KR101003684B1 (ko) 패키지 기판용 리드핀
US6013953A (en) Semiconductor device with improved connection reliability
US7042088B2 (en) Package structure with two solder arrays
JPH10247700A (ja) 電子部品及びその実装方法並びにマスク
KR100690999B1 (ko) 볼 그리드 어레이 패키지의 실장방법
KR0157896B1 (ko) 반도체 패키지 실장방법
KR0146063B1 (ko) 반도체 패키지 및 그 제조방법
JPH08139226A (ja) 半導体回路装置及びその回路実装方法
JP3563170B2 (ja) 半導体装置の製造方法
KR100280412B1 (ko) 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법
KR100255858B1 (ko) 볼 그리드 어레이 패키지용 다층회로기판
US20050199996A1 (en) Two solder array structure with two high melting solder joints
KR0128205Y1 (ko) 반도체 패키지
KR100206977B1 (ko) 직립형 볼 그리드 어레이 패키지
JPH05206359A (ja) 半導体電子部品及び半導体電子部品の実装方法
JPH0758247A (ja) 半導体パッケージ
JPH03125468A (ja) 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置
JPH09167811A (ja) 表面実装型電子部品
JPH0851178A (ja) ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
KR20040080815A (ko) 볼 어레이형 패키지의 배열구조

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950914

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950914

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980622

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980801

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020716

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120709