CN103199076A - 封装结构及其制法 - Google Patents
封装结构及其制法 Download PDFInfo
- Publication number
- CN103199076A CN103199076A CN2012100155802A CN201210015580A CN103199076A CN 103199076 A CN103199076 A CN 103199076A CN 2012100155802 A CN2012100155802 A CN 2012100155802A CN 201210015580 A CN201210015580 A CN 201210015580A CN 103199076 A CN103199076 A CN 103199076A
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductive component
- weld pad
- electrical contact
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004806 packaging method and process Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 89
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000002775 capsule Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims 2
- 238000002360 preparation method Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 206010023204 Joint dislocation Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Abstract
一种封装结构及其制法，该封装结构包括第一基板、第二基板与第一导电组件，该第一基板具有多个第一焊垫，该第二基板具有多个第二焊垫，该第一导电组件对应连接各该第二焊垫与各该第一焊垫，且该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度。相比于现有技术，本发明的封装结构具有自我对准的优点，而能有效对位并接合，以成为高可靠性的封装结构。
Description
技术领域
本发明涉及一种封装结构及其制法，尤指一种具有高密度的输入/输出端的封装结构及其制法。
背景技术
随着半导体芯片的封装技术愈趋进步，电子产品的尺寸愈趋轻薄短小，及高性能芯片的需求随之上升，又高性能芯片的输入/输出(I/O)端的数量也变得愈来愈多，造成输入/输出(I/O)端之间的间距愈来愈小，也就是金属凸块也必须随之缩小，而芯片接合(die bonding)的困难度也愈来愈高。
请参阅图1A、图1B与图1B’，其为现有芯片接合的作法的剖视图，其中，图1B’为图1B的另一情况。
如图1A所示，提供高性能的第一芯片11与第二芯片12，其表面分别具有多个第一电性接点111与第二电性接点121，且各该第二电性接点121上形成有金属凸块13。
如图1B与图1B’所示，开始进行芯片接合工艺，即以该金属凸块13对应接合于该第二电性接点121，但由于该第一电性接点111与第二电性接点121之间的间距狭小，因此即使对位上仅有些许偏差，即有可能形成假焊点或是焊点受到应力集中的影响而断裂，引起可靠性(reliability)问题，如图1B所示；或者，焊点错位，而造成错误的接合结果，如图1B’所示。
因此，如何避免上述现有技术中的种种问题，以解决芯片接合时的对位问题，进而提升封装结构的可靠性，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种封装结构及其制法，能有效对位并接合，以成为高可靠性的封装结构。
本发明的封装结构包括：第一基板，其具有多个第一焊垫；第二基板，其具有多个第二焊垫；以及第一导电组件，其对应连接各该第二焊垫与各该第一焊垫，且该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度。
本发明还提供另一种封装结构，其包括：第一基板，其具有多个第一焊垫及多个第一电性接点；第二基板，其具有多个第二焊垫及多个第二电性接点；第一导电组件，其对应连接各该第二焊垫与各该第一焊垫；以及第二导电组件，其对应连接各该第一电性接点与各该第二电性接点，其中，该第一导电组件大于第二导电组件。
本发明还提供一种封装结构的制法，其包括：提供一具有多个第一焊垫的第一基板与具有多个第二焊垫的第二基板，于各该第二焊垫上具有第一导电组件，且该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度；以及令各该第二焊垫借由该第一导电组件对应电性连接各该第一焊垫。
本发明还提供另一种封装结构的制法，其包括：提供一具有多个第一焊垫及第一电性接点的第一基板与具有多个第二焊垫及第二电性接点的第二基板，且于各该第二焊垫上具有第一导电组件，各该第一电性接点或第二电性接点上具有第二导电组件；连接该第一基板与第二基板，仅使该第二焊垫上的第一导电组件接触该第一焊垫；回焊该第一导电组件，使该第一导电组件连接该第一焊垫，借由该第一导电组件提供一拉力，使该第一基板与第二基板相对地移动；以及借由该第二导电组件连接该第一电性接点与第二电性接点，以使该第一基板电性连接至该第二基板。
由上可知，因为本发明通过于待接合的两基板上巧妙设计焊垫与其对应的导电组件，以使于合理对位偏离范围内，借由该导电组件与焊垫的作用力而自动对位与校正位置，减少接合对位的偏移，并增进封装结构的可靠度，进而可利用低精度的接合机台实现高精度的接合，以减少设备成本的支出。
附图说明
图1A、图1B与图1B’为现有芯片接合的作法的剖视图，其中，图1B’为图1B的另一情况。
图2A至图2D为本发明的封装结构及其制法的剖视图，其中，图2A’至图2D’分别为图2A至图2D的局部俯视图，图2A”为图2A的第一基板的俯视图，图2A-1、图2A-2、图2A-3与图2A-4为图2A的不同实施例。
图3A至图3D为本发明的封装结构的第一焊垫的不同实施例。
图4A至图4D为本发明的封装结构的第二焊垫的不同实施例。
主要组件符号说明
11 第一芯片
111 第一电性接点
12 第二芯片
121 第二电性接点
13 金属凸块
21 第一基板
210 通孔
211 第一焊垫
2110 定位标记
213 凸部
214 凹部
212 第一电性接点
22 第二基板
221 第二焊垫
222 第二电性接点
23 第一导电组件
24 第二导电组件
25 微机电组件
26 半导体芯片
D，L 平面投影宽度。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“平面”、“凸”、“顶”、“凹”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2D，其为本发明的封装结构及其制法的剖视图，其中，图2A’至图2D’分别为图2A至图2D的局部俯视图，图2A”为图2A的第一基板的俯视图，图2A-1、图2A-2、图2A-3与图2A-4为图2A的不同实施例。
首先，如图2A与图2A’所示，提供第一基板21与第二基板22，该第一基板21具有多个第一焊垫211、多个第一电性接点212及形成于该第一电性接点212上的第二导电组件24，该第二基板22具有多个第二焊垫221、多个第二电性接点222及形成于该第二焊垫221上的第一导电组件23，且该第一导电组件23的连接该第二焊垫221部份的平面投影宽度D小于该第一焊垫211的平面投影宽度L，且该第一导电组件23的平面投影宽度大于该第二导电组件24的平面投影宽度；其中，该第一导电组件23与第二导电组件24可为焊球，该第一基板21与第二基板22可各别为半导体晶片、半导体芯片、玻璃基板、硅基板或封装基板，该第一导电组件23的宽度较佳大于该第二导电组件24的宽度，该第一导电组件23的熔点较佳大于或等于该第二导电组件24的熔点。
于本实施例中，该第一导电组件23与第二导电组件24为无铅焊锡；于其它实施例中，该第一导电组件23可以是无铅焊锡，该第二导电组件24可以是具有一层无铅焊锡层与其上的一层铜导电柱的金属凸块，且该第二导电组件24的无铅焊锡层的熔点较佳者为大于或等于第一导电组件23的熔点；接着，进行初步的对位步骤，该第一导电组件23接触到该第一基板21的第一焊垫211，于此情况下，该第一导电组件23并未经过回焊的步骤，此时当机台的精度较低时，会造成中间的该第二导电组件24无法准确地对准该第二电性接点222，此时该第一基板21与第二基板22并无法完全对齐。
图2A’所示为图2A于该第一焊垫211区域的俯视图，该第一焊垫211上更具有一定位标记2110。于本实施例中，该第一焊垫211为金属材质，可以为镍、镍/金、铜、铝、锡/银、锡/铅、锡/银/铜等单层或多层金属合金结构，该第一焊垫211可以是经由电镀、无电电镀、溅镀、印刷或其它相似的方式形成，该定位标记2110为设置于该第一焊垫211中的十字形的缺口，该定位标记2110也可以是介电层材质或是与该第一焊垫211不同材质的金属层，以作为该第一基板21与第二基板22接合时的定位使用。另外，如图2A”所示，其为该第一基板21的俯视图，该第一焊垫211可分布于该第一基板21的角落处，于本实施例中，该第一焊垫211分别设置该第一基板21的四角落处，以于该第一基板21与第二基板22发生X-Y轴的偏移或角度旋转偏移时，可以进行后续的自动对位而提供该第一基板21与第二基板22相对位置偏移的回正，且该等第二导电组件24可矩阵排列于该第一基板21的中心处。于其它实施例中(未图标)，该第一基板21与第二基板22为晶片，具有多个芯片单元设至于芯片设置区中，而焊垫设置于晶片的非芯片设置区。
接着，如图2B至图2D与图2B’至图2D’所示，借由回焊或热处理以熔化该第一导电组件23，该第一导电组件23逐渐熔融成液体后，并连接至该第一焊垫211时，因该第一导电组件23上与第一焊垫211的润湿(wetting)而使该第一导电组件23逐渐覆盖整个该第一焊垫211，如图2C所示。之后，如图2D所示，该第一导电组件23全部覆盖于该第一焊垫211，由于该第一导电组件23的内聚力，因而提供一拉力，同时带动该第一基板21与第二基板22水平相对移动直至对齐彼此，借由此拉力将原本该第一基板21与第二基板22的X-Y轴偏移或角度旋转偏移的位置拉回至该第二导电组件24能到达预定接合的位置，且该第一导电组件23的高度因熔化而降低，使得该第二导电组件24对齐并对应连接该第二电性接点222，最终完成两基板的自对准(self-align)与接合，而成为一封装结构。
要注意的是，本发明的实施除了图2A的方式外，也可变换该第一导电组件23与第二导电组件24的位置，如图2A-1所示；或者，该第二基板22上可具有多个微机电(MEMS)组件25，如图2A-2所示；或者，该第一基板21可形成有多个贯穿通孔210与多个凸部213，令各该第一焊垫211位于各该凸部213的顶面上，且该第一基板21上并设有封盖该通孔210并电性连接第一基板21的半导体芯片26，且该第二基板22为透明材质所构成，如图2A-3所示；或者，该第一基板21可形成有多个凹部214，以令各该第一焊垫211设置于各该凹部214上，因此在该第一基板21与第二基板22对位后，且该第一导电组件23的高度因熔化而降低，回焊后的该第一基板21与第二基板22间的高度与原先未进行回焊的高度相比，下沉约8％～75％，使得该第二导电组件24对齐并对应连接该第二电性接点222，最终完成两基板的自对准(self-align)与接合，该凹部结构能增加自对准的准确性以及降低整体封装结构的体积，如图2A-4所示。
此外，图2A’所示者为该第一焊垫211与第一导电组件23处的俯视图，此处显示该第一焊垫211中还包括一定位标记2110，该定位标记2110可呈十字形的缺口，但该定位标记2110也可呈L字形、圆形、矩形或五角形的缺口，如图3A至图3D所示；又该第二焊垫221可呈矩形、八角形、圆形或长条胶囊形，如图4A至图4D所示，当然，该第二焊垫221也可呈椭圆形(未图标此情况)。
综上所述，相比于现有技术，由于本发明通过于待接合的两基板上巧妙设计焊垫与其对应的导电组件，以使于合理对位偏离范围内，借由该导电组件与焊垫的作用力而自动对位与校正位置(进行平移或旋转)，减少接合对位的偏移，并增进封装结构的可靠度，进而可利用低精度的接合机台实现高精度的接合，以减少设备成本的支出。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (25)
1.一种封装结构，其包括：
第一基板，其具有多个第一焊垫；
第二基板，其具有多个第二焊垫；以及
第一导电组件，其对应连接各该第二焊垫与各该第一焊垫，且该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度。
2.一种封装结构，其包括：
第一基板，其具有多个第一焊垫及多个第一电性接点；
第二基板，其具有多个第二焊垫及多个第二电性接点；
第一导电组件，其对应连接各该第二焊垫与各该第一焊垫；以及
第二导电组件，其对应连接各该第一电性接点与各该第二电性接点，其中，该第一导电组件大于第二导电组件。
3.根据权利要求1所述的封装结构，其特征在于，该第一基板上并具有多个第一电性接点及形成于该第一电性接点上的第二导电组件，该第二基板上并具有多个第二电性接点，使各该第一电性接点借由该第二导电组件对应电性连接各该第二电性接点。
4.根据权利要求1所述的封装结构，其特征在于，该第一基板上形成有多个第一电性接点，该第二基板上并形成有多个第二电性接点及形成于该第二电性接点上的第二导电组件，使各该第二电性接点借由该第二导电组件对应电性连接各该第一电性接点。
5.根据权利要求2所述的封装结构，其特征在于，该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度。
6.根据权利要求1或2所述的封装结构，其特征在于，该第一导电组件为焊块。
7.根据权利要求2、3或4所述的封装结构，其特征在于，该第二导电组件为焊块。
8.根据权利要求1或2所述的封装结构，其特征在于，该第一基板为半导体晶片、半导体芯片、玻璃基板或封装基板，且该第二基板为半导体芯片或封装基板。
9.根据权利要求1或2所述的封装结构，其特征在于，该第二焊垫呈矩形、八角形、圆形、长条胶囊形或椭圆形。
10.根据权利要求1或2所述的封装结构，其特征在于，该第一焊垫中还包括一定位标记。
11.根据权利要求10所述的封装结构，其特征在于，该定位标记呈L字形、圆形、多边形或十字形的缺口。
12.根据权利要求1或2所述的封装结构，其特征在于，该第一基板形成有多个贯穿通孔与多个凸部，令各该第一焊垫位于各该凸部的顶面上，且该第一基板上并设有封盖该通孔并电性连接第一基板的半导体芯片。
13.根据权利要求1或2所述的封装结构，其特征在于，该第一基板形成有多个凹部，以令各该第一焊垫设置于各该凹部上。
14.一种封装结构的制法，其包括：
提供一具有多个第一焊垫的第一基板与具有多个第二焊垫的第二基板，于各该第二焊垫上具有第一导电组件，且该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度；以及
令各该第二焊垫借由该第一导电组件对应电性连接各该第一焊垫。
15.根据权利要求14所述的封装结构的制法，其特征在于，该第一导电组件为焊球。
16.根据权利要求14所述的封装结构的制法，其特征在于，该第一基板上并具有多个第一电性接点及形成于该第一电性接点上的第二导电组件，该第二基板上并具有多个第二电性接点，使各该第一电性接点借由该第二导电组件对应电性连接各该第二电性接点。
17.根据权利要求14所述的封装结构的制法，其特征在于，该第一基板上形成有多个第一电性接点，该第二基板上并形成有多个第二电性接点及形成于该第二电性接点上的第二导电组件，使各该第二电性接点借由该第二导电组件对应电性连接各该第一电性接点。
18.根据权利要求16或17所述的封装结构的制法，其特征在于，该第二导电组件为焊球。
19.根据权利要求14所述的封装结构的制法，其特征在于，该第二焊垫呈矩形、八角形、圆形、长条胶囊形或椭圆形。
20.根据权利要求14所述的封装结构的制法，其特征在于，该第一焊垫中还包括一定位标记。
21.根据权利要求20所述的封装结构的制法，其特征在于，该定位标记呈L字形、圆形、多边形或十字形的缺口。
22.一种封装结构的制法，其包括：
提供一具有多个第一焊垫及第一电性接点的第一基板与具有多个第二焊垫及第二电性接点的第二基板，且于各该第二焊垫上具有第一导电组件，各该第一电性接点或第二电性接点上具有第二导电组件；
连接该第一基板与第二基板，仅使该第二焊垫上的第一导电组件接触该第一焊垫；
回焊该第一导电组件，使该第一导电组件连接该第一焊垫，借由该第一导电组件提供一拉力，使该第一基板与第二基板相对地移动；以及
借由该第二导电组件连接该第一电性接点与第二电性接点，以使该第一基板电性连接至该第二基板。
23.根据权利要求22所述的封装结构的制法，其特征在于，该第一导电组件的平面投影宽度小于该第一焊垫的平面投影宽度。
24.根据权利要求14或22所述的封装结构的制法，其特征在于，该第一基板形成有多个凹部，以令各该第一焊垫设置于各该凹部上。
25.根据权利要求22所述的封装结构的制法，其特征在于，该第一导电组件的平面投影宽度小于该第二导电组件的平面投影宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101100274A TWI453881B (zh) | 2012-01-04 | 2012-01-04 | 封裝結構及其製法 |
| TW101100274 | 2012-01-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103199076A true CN103199076A (zh) | 2013-07-10 |
Family
ID=48721528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100155802A Pending CN103199076A (zh) | 2012-01-04 | 2012-01-18 | 封装结构及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103199076A (zh) |
| TW (1) | TWI453881B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698175A (zh) * | 2017-10-24 | 2019-04-30 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN115172310A (zh) * | 2022-09-05 | 2022-10-11 | 江苏长晶浦联功率半导体有限公司 | 三维立体封装结构及其制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108288616B (zh) * | 2016-12-14 | 2023-04-07 | 成真股份有限公司 | 芯片封装 |
| CN113692115B (zh) * | 2021-07-09 | 2023-01-10 | 平头哥(上海)半导体技术有限公司 | 封装结构和电子装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0157896B1 (ko) * | 1995-09-14 | 1998-12-01 | 문정환 | 반도체 패키지 실장방법 |
| US20010001216A1 (en) * | 1994-01-31 | 2001-05-17 | Lafontaine William Rena | Method for joining a semiconductor chip to a chip carrier substrate and resulting chip package |
| US20020043396A1 (en) * | 2000-10-12 | 2002-04-18 | Ryoichi Morimoto | Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof |
| CN1387252A (zh) * | 2001-05-21 | 2002-12-25 | 矽品精密工业股份有限公司 | 具散热结构的半导体封装件 |
| CN1421920A (zh) * | 2001-11-29 | 2003-06-04 | 矽品精密工业股份有限公司 | 可设置无源组件的基板 |
| JP2008124363A (ja) * | 2006-11-15 | 2008-05-29 | Nec Electronics Corp | 半導体装置 |
| US20090243080A1 (en) * | 2008-03-25 | 2009-10-01 | Stats Chippac, Ltd. | Flip Chip Interconnection Structure with Bump on Partial Pad and Method Thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100473259C (zh) * | 2004-04-13 | 2009-03-25 | 纬创资通股份有限公司 | 电路板组装方法与结构及用以组装该结构的工装用具 |
| CN101123234B (zh) * | 2006-08-11 | 2010-05-12 | 日月光半导体制造股份有限公司 | 封装结构及其制造方法 |
-
2012
- 2012-01-04 TW TW101100274A patent/TWI453881B/zh active
- 2012-01-18 CN CN2012100155802A patent/CN103199076A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010001216A1 (en) * | 1994-01-31 | 2001-05-17 | Lafontaine William Rena | Method for joining a semiconductor chip to a chip carrier substrate and resulting chip package |
| KR0157896B1 (ko) * | 1995-09-14 | 1998-12-01 | 문정환 | 반도체 패키지 실장방법 |
| US20020043396A1 (en) * | 2000-10-12 | 2002-04-18 | Ryoichi Morimoto | Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof |
| CN1387252A (zh) * | 2001-05-21 | 2002-12-25 | 矽品精密工业股份有限公司 | 具散热结构的半导体封装件 |
| CN1421920A (zh) * | 2001-11-29 | 2003-06-04 | 矽品精密工业股份有限公司 | 可设置无源组件的基板 |
| JP2008124363A (ja) * | 2006-11-15 | 2008-05-29 | Nec Electronics Corp | 半導体装置 |
| US20090243080A1 (en) * | 2008-03-25 | 2009-10-01 | Stats Chippac, Ltd. | Flip Chip Interconnection Structure with Bump on Partial Pad and Method Thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698175A (zh) * | 2017-10-24 | 2019-04-30 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN115172310A (zh) * | 2022-09-05 | 2022-10-11 | 江苏长晶浦联功率半导体有限公司 | 三维立体封装结构及其制作方法 |
| CN115172310B (zh) * | 2022-09-05 | 2022-11-29 | 江苏长晶浦联功率半导体有限公司 | 三维立体封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201330203A (zh) | 2013-07-16 |
| TWI453881B (zh) | 2014-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
| US8530345B2 (en) | Electrical contact alignment posts | |
| CN109390306A (zh) | 电子封装件 | |
| CN102593110B (zh) | 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法 | |
| TWI485829B (zh) | Lead frame and wafer flip chip package using this lead frame | |
| CN104078372B (zh) | 半导体装置的制造方法 | |
| US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN103199076A (zh) | 封装结构及其制法 | |
| US7846829B2 (en) | Stacked solder balls for integrated circuit device packaging and assembly | |
| CN103050466A (zh) | 半导体封装件及其制法 | |
| JP4829853B2 (ja) | 半導体ｐｏｐ装置 | |
| CN103137581B (zh) | 具有导电凸块的半导体装置、封装结构及制法 | |
| US9087843B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor element | |
| CN110164781A (zh) | 电子封装件的制法 | |
| JP6486855B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2019040924A (ja) | 配線基板及びその製造方法と電子装置 | |
| CN103715107A (zh) | 封装堆栈结构的制法 | |
| CN103515329B (zh) | 基板结构与使用该基板结构的半导体封装件 | |
| JP4995883B2 (ja) | 半導体フリップチップ構造体 | |
| US9735132B1 (en) | Semiconductor package | |
| CN218039167U (zh) | 指纹识别芯片的封装结构 | |
| CN111540722B (zh) | 芯片封装结构及封装方法 | |
| US10971474B1 (en) | Package integration for high bandwidth memory | |
| KR100309460B1 (ko) | 적층형칩사이즈패키지및그제조방법 | |
| TW201126671A (en) | Flip-chip package maintaining alignment during soldering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130710 |